KR20150131446A - 더미 웨이퍼 - Google Patents

더미 웨이퍼 Download PDF

Info

Publication number
KR20150131446A
KR20150131446A KR1020140057857A KR20140057857A KR20150131446A KR 20150131446 A KR20150131446 A KR 20150131446A KR 1020140057857 A KR1020140057857 A KR 1020140057857A KR 20140057857 A KR20140057857 A KR 20140057857A KR 20150131446 A KR20150131446 A KR 20150131446A
Authority
KR
South Korea
Prior art keywords
protruding patterns
patterns
protruding
group
substrate
Prior art date
Application number
KR1020140057857A
Other languages
English (en)
Other versions
KR102152441B1 (ko
Inventor
박태서
이현주
서인우
강태선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140057857A priority Critical patent/KR102152441B1/ko
Publication of KR20150131446A publication Critical patent/KR20150131446A/ko
Application granted granted Critical
Publication of KR102152441B1 publication Critical patent/KR102152441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 더미 웨이퍼에 관한 것으로, 상면 및 상기 상면에 대향하는 하면을 포함하는 기판 및 상기 상면으로부터 돌출되고, 상기 상면을 노출하는 개구부를 갖는 기둥 형상의 제1 돌출 패턴들을 포함하고, 상기 제1 돌출 패턴들은 제 1 방향으로 상호 이격되어 행을 이루는 제 1 그룹의 제1 돌출 패턴들 및 상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향과 교차하는 제 2 방향으로 이격되되, 상기 제 1 방향으로 상호 이격되어 행을 이루는 제 2 그룹의 제1 돌출 패턴들을 포함하고, 상기 제 2 그룹의 제1 돌출 패턴들은 상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향으로 시프트 되어 배치되는 더미 웨이퍼가 제공된다.

Description

더미 웨이퍼{Dummy wafer}
본 발명은 더미 웨이퍼에 관한 것으로, 상세하게는 패턴 구조를 포함하는 더미 웨이퍼에 관한 것이다.
일반적으로, 반도체 소자는 필름 형성 공정, 사진 공정, 식각 공정, 산화 공정, 확산 공정, 절단 공정 등 매우 다양한 여러 가지의 공정을 웨이퍼에 수행함으로써 제조된다. 이러한 반도체 소자를 제조하는 장비 중에서, 웨이퍼의 표면에 산화막, 질화막, 및 폴리 실리콘막 등 다양한 형태의 막을 형성하는 막 형성 장비가 널리 사용되고 있다.
이러한 막 형성 장비는 일반적으로, 다수개의 웨이퍼를 적재시킬 수 있는 웨이퍼 보트와, 이러한 웨이퍼 보트에 적재된 웨이퍼를 가공하기 위해 가공 환경을 조성하는 챔버 등을 구비하여 이루어진다. 특히, 이러한 막 형성 장비에서 가공 환경의 제어가 어려운 웨이퍼 보트의 상부와 하부에 적재되어 웨이퍼를 보호하는 동시에 일정한 가공 환경을 조성해 주는 것이 더미 웨이퍼이다.
한편, 최근 기판의 대구경화와 함께 생산성의 재고 및 낮은 소비전력을 얻기 위해 소자의 디자인 룰은 축소되고, 이에 따라 반도체 장치의 집적도가 증가하는 추세이다. 이러한 반도체 장치의 고집적화 경향에 따라 단위 셀이 차지하는 영역이 축소되고 패턴의 선폭이 감소하고 있다. 그에 따라 박막의 두께는 점점 작아지고 있으며, 박막의 두께 균일성(uniformity)의 향상이 요구되고 있다.
본 발명이 해결하고자 하는 과제는 일정한 표면적을 유지하면서 반복 사용할 수 있는 패턴 구조를 포함하는 더미 웨이퍼를 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명에 따른 더미 웨이퍼는 상면 및 상기 상면에 대향하는 하면을 포함하는 기판; 및 상기 상면으로부터 돌출되고, 상기 상면을 노출하는 개구부를 갖는 기둥 형상의 제1 돌출 패턴들을 포함하고, 상기 제1 돌출 패턴들은: 제 1 방향으로 상호 이격되어 행을 이루는 제 1 그룹의 제1 돌출 패턴들; 및 상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향과 교차하는 제 2 방향으로 이격되되, 상기 제 1 방향으로 상호 이격되어 행을 이루는 제 2 그룹의 제1 돌출 패턴들을 포함하고, 상기 제 2 그룹의 제1 돌출 패턴들은 상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향으로 시프트 되어 배치된다.
일 실시예에 따르면, 평면적 관점에서, 상기 제1 돌출 패턴들은 복수 개의 행과 열을 이루도록 배열되되, 서로 인접하는 상기 행들의 상기 제1 돌출 패턴들은 지그재그 형태로 배열될 수 있다.
일 실시예에 따르면, 상기 제1 돌출 패턴들 각각의 수평 단면은 원형 링 형상일 수 있다.
일 실시예에 따르면, 상기 제1 돌출 패턴들 각각의 수평 단면은 다각형 링 형상일 수 있다.
일 실시예에 따르면, 상기 다각형 링 형상은 삼각형 링, 사각형 링, 오각형 링, 육각형 링 또는 팔각형 링 형상을 포함할 수 있다.
일 실시예에 따르면, 상기 기판의 상기 하면에 제공되고, 상기 하면으로부터 돌출된 제2 돌출 패턴들을 더 포함하고, 상기 제2 돌출 패턴들은 상기 제1 돌출 패턴들과 동일 형상 및 동일 배열을 가질 수 있다.
상기 과제를 달성하기 위한 본 발명에 따른 더미 웨이퍼는 상면 및 상기 상면에 대향하는 하면을 포함하는 기판; 및 상기 상면으로부터 돌출된 라인 형태의 제1 돌출 패턴들을 포함하고, 상기 제1 돌출 패턴들은: 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 상호 이격되는 제1 그룹의 제1 돌출 패턴들; 및 상기 제2 방향으로 연장되고, 상기 제1 방향으로 상호 이격되는 제2 그룹의 제1 돌출 패턴들을 포함한다.
일 실시예에 따르면, 평면적 관점에서, 상기 제1 그룹의 제1 돌출 패턴들과 상기 제2 그룹의 제1 돌출 패턴들은 상기 제1 방향 및 상기 제2 방향으로 교대로 반복 배열될 수 있다.
일 실시예에 따르면, 상기 제1 돌출 패턴들은 제1 폭 및 상기 제1 폭보다 큰 제2 폭을 갖는 직육면체 형상일 수 있다.
일 실시예에 따르면, 상기 기판의 상기 하면에 제공되고, 상기 하면으로부터 돌출되는 제2 돌출 패턴을 더 포함하고, 상기 제2 돌출 패턴들은 상기 제1 돌출 패턴들과 동일 형상 및 동일 배열을 가질 수 있다.
본 발명의 실시예들에 따른 더미 웨이퍼들은 박막의 증착에 따른 더미 웨이퍼들의 표면적이 실질적으로 일정하게 유지될 수 있는 패턴 구조들을 포함할 수 있다. 또한, 이러한 패턴 구조들은 제품 웨이퍼의 표면적과 동일하도록 제조될 수 있다. 따라서, 증착로에 주입되는 가스는 균일한 표면적들을 갖는 웨이퍼들 상에 고르게 공급되어 제품 웨이퍼들의 두께 균일도를 향상시킬 수 있다. 즉, 더미 웨이퍼들과 인접한 제품 웨이퍼들의 두께 상향 문제를 해결할 수 있다. 이에 더하여, 인접한 패턴들 간의 피치를 충분히 크게 함으로써, 제품 웨이퍼들과의 표면적의 차이를 최소화하면서 더미 웨이퍼의 사용 횟수를 증대시킬 수 있다.
도 1은 더미 웨이퍼를 이용하여 박막을 증착하는 증착 설비의 일부를 나타내는 개략적인 단면도이다.
도 2는 본 발명의 실시예들에 따른 더미 웨이퍼를 설명하기 위한 개략적인 사시도이다.
도 3은 본 발명의 일 실시예에 따른 더미 웨이퍼를 설명하기 위한 평면도로서, 도 2의 A 부분을 확대한 도면이다.
도 4는 도 3의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 5a는 박막의 증착에 따른 더미 웨이퍼의 표면적의 변화를 설명하기 위한 도면으로서, 도 3의 B 부분을 확대한 도면이다.
도 5b는 도 5a의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 더미 웨이퍼의 변형예를 설명하기 위한 부분 평면도들로서, 도 3의 B 부분을 나타낸다.
도 7은 본 발명의 다른 실시예에 따른 더미 웨이퍼를 설명하기 위한 단면도로서, 도 3의 Ⅰ-Ⅰ' 선에 따른 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 더미 웨이퍼를 설명하기 위한 평면도로서, 도 2의 A 부분을 확대한 도면이다.
도 9는 도 8의 Ⅲ-Ⅲ' 선에 따른 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 더미 웨이퍼를 설명하기 위한 단면도로서, 도 8의 Ⅲ-Ⅲ' 선에 따른 단면도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 막(또는 층)이 다른 막(또는 층) 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막(또는 층) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막(또는 층)이 개재될 수도 있다 또한, 도면들에 있어서, 구성들의 크기 및 두께 등은 명확성을 위하여 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들(또는 층들) 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막(또는 층)을 다른 영역 또는 막(또는 층)과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제 1 막질로 언급된 막질이 다른 실시예에서는 제 2 막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 더미 웨이퍼를 이용하여 박막을 증착하는 증착 설비의 일부를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 수직의 증착로(미도시) 내부에 제공되는 증착 보트(1)가 준비된다. 이러한 증착 보트(1)에는 다수의 웨이퍼들이 적재될 수 있다. 증착 보트(1)는 상판 및 하판 부재들(3, 5)을 포함할 수 있다. 상판 및 하판 부재들(3, 5) 사이에는 다수 개의 로드들(7)이 제공될 수 있으며, 이러한 로드들은 웨이퍼의 가장 자리가 끼워지는 다수 개의 슬롯들(미도시)을 포함할 수 있다. 증착 보트(1)의 상부 및 하부에 더미 웨이퍼들(DW)이 적재될 수 있으며, 이들 사이에 제품 웨이퍼들(PW)이 적재될 수 있다.
증착로(미도시) 내에 증착 가스들이 주입되어 웨이퍼들(DW, PW)의 표면에 박막이 증착될 수 있다. 이 때, 더미 웨이퍼와 제품 웨이퍼 간의 표면적의 차이가 있는 경우, 예를 들면, 더미 웨이퍼(DW)가 NPW(non patterned wafer)인 경우, 더미 웨이퍼(DW)에 인접한 제품 웨이퍼(PW)의 두께가 상향되는 문제가 발생될 수 있다. 이는 더미 웨이퍼(DW)와 제품 웨이퍼(PW) 간의 표면적 차이에 따른 증착 가스의 소모량의 차이로 인해 증착로 내의 압력 변화가 발생하여 가스 흐름에 영향을 주기 때문이다. 따라서, 더미 웨이퍼들(DW)은 제품 웨이퍼들(PW)과 동일한 표면적을 갖도록 패턴 더미 웨이퍼(patterned dummy wafer)로 제공될 필요가 있다. 이에 더하여, 박막의 증착에도 불구하고 일정한 표면적을 유지함으로써, 제품 웨이퍼(PW)와의 표면적의 차이를 최소화면서 반복 사용할 수 있는 더미 웨이퍼(DW)의 제공이 필요로 된다.
본 발명의 실시예들에 따른 더미 웨이퍼는 상술한 필요들을 만족할 수 있는 패턴 구조를 포함하는 더미 웨이퍼로 제공될 수 있다. 이하, 도 2 내지 도 10을 참조하여, 본 발명의 실시예들에 따른 다양한 패턴 구조들 및 이를 포함하는 더미 웨이퍼에 대해 설명한다.
도 2는 본 발명의 실시예들에 따른 더미 웨이퍼(10)를 설명하기 위한 개략적인 사시도이다. 도 3은 본 발명의 일 실시예에 따른 더미 웨이퍼(10)를 설명하기 위한 평면도로서, 도 2의 A 부분을 확대한 도면이다. 도 4는 도 3의 Ⅰ-Ⅰ' 선에 따른 단면도이다. 도 5a는 박막의 증착에 따른 더미 웨이퍼(10)의 표면적의 변화를 설명하기 위한 도면으로서, 도 3의 B 부분을 확대한 도면이다. 도 5b는 도 5a의 Ⅱ-Ⅱ' 선에 따른 단면도이다.
도 2 내지 도 4를 참조하면, 복수의 패턴 영역들(PA)을 포함하는 기판(100)이 제공될 수 있다. 기판은 복수의 패턴 영역들(PA)이 제공되는 상면(101)과 이에 대향하는 하면(103)을 가질 수 있다. 기판(100)은 반도체 기판이거나 반도체 근거 구조(semiconductor based structure)일 수 있다. 일 예로, 기판(100)은 300㎜의 직경을 갖는 실리콘 기판일 수 있으나, 이에 제한되는 것은 아니다.
일 실시예에 있어서, 복수의 패턴 영역들(PA)에는 동일한 패턴 구조들이 제공될 수 있다. 일 예로, 각각의 복수의 패턴 영역들(PA)에는 제1 돌출 패턴들(110)이 제공될 수 있다. 제1 돌출 패턴들(110)은 기판(100)의 상면(101)으로부터 돌출된 기둥 형상이되, 기판(100)의 상면(101)을 노출하는 제1 개구부(H1)를 가질 수 있다. 이러한 제1 돌출 패턴들(110)의 수평 단면의 형상은 원형 링 형상 일 수 있다. 즉, 제1 돌출 패턴들(110)은 속이 빈 원기둥 형상일 수 있다. 이에 따라, 제1 돌출 패턴들(110)은 제1 외경(D1), 제1 내경(d1), 및 기판(100)의 상면(101)으로부터의 제1 높이(h1)를 가질 수 있다.
제1 돌출 패턴들(110)은 2차원적으로 배열될 수 있다. 구체적으로, 제1 돌출 패턴들(110)은 제 1 방향(이하 x 방향)으로 상호 이격되어 행을 이루는 제1 그룹의 돌출 패턴들(G1)과 제 1 그룹(G1)으로부터 x 방향과 교차하는 제 2 방향(이하 y 방향)으로 이격되는 제2 그룹의 돌출 패턴들(G2)을 포함할 수 있다. 이러한 제2 그룹의 돌출 패턴들(G2)은 x 방향으로 상호 이격되어 행을 이루되, 제1 그룹의 돌출 패턴들(G1)로부터 x 방향으로 시프트(shift) 되어 배치될 수 있다. 이 때, 시프트(shift) 된 거리는 제1 그룹의 돌출 패턴들(G1) 간의 제1 피치(pitch, P1)의 절반일 수 있다. 이에 따라, 제1 그룹의 돌출 패턴들(G1)과 제2 그룹의 돌출 패턴들(G2)은 y 방향으로 중첩되지 않을 수 있다. 즉, 평면적 관점에서, 제1 돌출 패턴들(110)은 복수 개의 행과 열을 이루도록 배열될 수 있으며, 서로 인접하는 행들의 제1 돌출 패턴들(110)은 일 방향으로 지그재그 형태로 배열될 수 있다. 일 실시예에 있어서, 제1 및 제2 그룹들(G1, G2) 간의 인접한 제1 돌출 패턴들(110) 사이의 제2 피치(P2)는 x 방향으로 인접한 제1 돌출 패턴들(110) 간의 제1 피치(P1)와 동일할 수 있다. 이러한 제1 돌출 패턴들(110)은 기판(100) 상에 마스크 패턴(미도시)을 형성하고, 이를 식각 마스크로하는 식각 공정을 수행하여 형성될 수 있다. 식각 공정에 의해, 기판(100) 내에 제1 리세스 영역(R1) 및 제1 개구부들(H1)이 형성될 수 있다. 제1 리세스 영역(R1)은 제1 돌출 패턴들(110)의 외측벽을 정의하고, 제1 개구부들(H1)은 제1 돌출 패턴들(110)의 내측벽을 정의할 수 있다.
제1 돌출 패턴들(110)의 크기 및 인접한 제1 돌출 패턴들(110) 간의 피치들(P1, P2)은 요구되는 더미 웨이퍼(10)의 표면적, 증착되는 박막의 두께, 요구되는 더미 웨이퍼(10)의 사용 횟수 등에 따라 다양하게 설계될 수 있다. 일 예로, 제1 돌출 패턴들(110)의 제1 내경(d1)은 0.5 내지 1 마이크로미터일 수 있고, 제1 높이(h1)는 2 내지 10 마이크로미터일 수 있다. 또한, 인접한 제1 돌출 패턴들(110) 간의 피치들(P1, P2)은 1 마이크로미터 이상일 수 있다.
본 발명의 일 실시예에 따른 더미 웨이퍼(10)가 원형 링 형상의 수평 단면을 갖는 원기둥 형상으로 제공되는 제1 돌출 패턴들(110)을 포함함으로써, 기판(100) 상에 박막을 증착하는 경우, 박막 증착 전의 더미 웨이퍼(10)의 표면적과 박막이 증착된 더미 웨이퍼(10)의 표면적의 차이가 실질적으로 없을 수 있다. 즉, 제1 돌출 패턴들(110)을 포함하는 더미 웨이퍼(10)는 박막의 증착에도 불구하고 실질적으로 일정한 표면적을 유지할 수 있다. 도 5a 및 도 5b를 참조하여 구체적으로 설명하면, 기판(100) 상에 일정한 두께(t)로 박막(120)이 증착된 경우, 박막(120)이 증착 된 제1 돌출 패턴(110)의 높이(h1a)는 제1 돌출 패턴(110)의 제1 높이(h1)와 동일할 수 있다. 한편, 박막(120)이 증착된 제1 돌출 패턴(110)의 외경(D1a)은 증착된 박막(120)의 두께(t)의 두배 만큼 증가(즉, D1a=D1+2t)되고, 박막(120)이 증착된 제1 돌출 패턴(110)의 내경(d1a)은 증착된 박막의 두께(t)의 두배 만큼 감소(d1a=d1-2t)될 수 있다. 결과적으로, 증가된 외경(D1a)에 따른 제1 돌출 패턴들(110)의 표면적의 증가는 감소된 내경(d1a)에 따른 제1 돌출 패턴들(110)의 표면적의 감소로 상쇄될 수 있다. 따라서, 제1 돌출 패턴들(110)을 포함하는 더미 웨이퍼(10)는 박막의 증착에도 불구하고 실질적으로 일정한 표면적을 유지할 수 있다.
더미 웨이퍼(10)의 일정한 표면적의 유지는 제1 돌출 패턴들(110)의 제1 제1 개구부(H1) 또는 제1 돌출 패턴들(110) 사이의 제1 리세스 영역(R1)이 박막의 증착에 따라 전부 채워지지 않을 때까지만 지속될 수 있다. 이 때, 제1 돌출 패턴들(110)의 제1 내경(d1) 및 인접한 제1 돌출 패턴들(110) 간의 피치들(P1, P2)을 충분히 크게 함으로써, 일정한 표면적을 유지하며 박막의 증착이 가능한 더미 웨이퍼(10)의 사용 횟수를 증대시킬 수 있다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 더미 웨이퍼(10)의 변형예를 설명하기 위한 부분 평면도들로서, 도 3의 B 부분을 나타낸다. 설명의 간소화를 위해 중복되는 구성의 설명은 생략한다.
도 1, 도 3, 도 6a 내지 도 6e를 참조하면, 제1 돌출 패턴들(110)의 수평 단면은 다각형의 링 형상을 가질 수 있다. 일 예로, 제1 돌출 패턴들(110)의 수평 단면은 삼각형 링, 사각형 링, 오각형 링, 육각형 링 또는 팔각형 링 형상일 수 있다. 이에 따라, 제1 돌출 패턴들(110)은 제1 개구부(H1)를 갖는 삼각 기둥, 사각 기둥, 오각 기둥, 육각 기둥 또는 팔각 기둥일 수 있다. 즉, 제1 돌출 패턴들(110)은 속이 빈 다각형 기둥 형상일 수 있다. 제1 돌출 패턴들(110)이 다각형 링 형상의 수평 단면을 갖는 다각형의 기둥 형상으로 제공됨으로써, 도 2 내지 도 5b에서 설명한 바와 같이, 박막 증착 전의 더미 웨이퍼(10)의 표면적과 박막이 증착된 더미 웨이퍼(10)의 표면적의 차이가 실질적으로 없을 수 있다. 이는 박막이 증착된 제1 돌출 패턴들(110)의 외측벽의 표면적의 증가와 내측벽의 표면적이 감소가 서로 상쇄되기 때문이다. 결론적으로, 도 6a 내지 도 6에 도시된 제1 돌출 패턴들(110)을 포함하는 더미 웨이퍼(10)는 박막의 증착에도 불구하고 실질적으로 일정한 표면적을 유지할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 더미 웨이퍼(10)를 설명하기 위한 단면도로서, 도 3의 Ⅰ-Ⅰ' 선에 따른 단면도이다. 설명의 간소화를 위해 중복되는 구성의 설명은 생략한다.
도 2, 도 3 및 도 7을 참조하면, 기판(100)의 하면(103)에 제2 돌출 패턴들(110a)이 제공될 수 있다. 제2 돌출 패턴들(110a)은 기판(100)의 상면(101)에 제공되는 제1 돌출 패턴들(110)과 동일한 형상을 가질 수 있다. 일 예로, 제2 돌출 패턴들(110a)은 기판(100)의 하면(103)으로부터 돌출된 기둥 형상이되, 기판(100)의 상면(103)을 노출하는 제2 개구부(H1a)를 가질 수 있다. 즉, 제2 돌출 패턴들(110a)은 원형 링 형상의 수평 단면을 갖는 원기둥 형상일 수 있다. 일 실시예에 있어서, 제2 돌출 패턴들(110a)의 크기는 제1 돌출 패턴들(110)과 동일할 수 있다. 일 예로, 제2 돌출 패턴들(110a)의 제2 외경(D2), 제2 내경(d2), 및 제2 높이(h2)는 각각 제1 돌출 패턴들(110)의 제1 외경(D1), 제1 내경(d1) 및 제1 높이(h1)와 동일할 수 있다. 다른 실시예에 있어서, 제2 돌출 패턴들(110a)의 크기는 제1 돌출 패턴들(110)과 다를 수 있다.
제2 돌출 패턴들(110a)은 제1 돌출 패턴들(110)과 동일한 배열 구조를 가질 수 있다. 즉, 제2 돌출 패턴들(110a)은 제1 돌출 패턴들(110) 같은 배열로 기판(100)의 하면(103)에 2차원적으로 배열될 수 있다. 제1 돌출 패턴들(110)과 제2 돌출 패턴들(110a)이 수직적으로 정렬되는 것으로 도시되었지만, 이에 한정되는 것은 아니다. 일 예로, 제1 및 제2 돌출 패턴들(110, 110a)은 수직적으로 중첩되지 않을 수 있다. 일 실시예에 있어서, 인접한 제2 돌출 패턴들(110a) 간의 피치(P1a)는 제1 돌출 패턴들(110)간의 피치들(P1, P2)과 동일할 수 있다. 도시된 바와 달리, 다른 실시예에 있어서, 인접한 제2 돌출 패턴들(110a) 간의 피치(P1a)는 제1 돌출 패턴들(110)간의 피치들(P1, P2)과 다를 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 더미 웨이퍼(10)를 설명하기 위한 평면도로서, 도 2의 A 부분을 확대한 도면이다. 도 9은 도 8의 Ⅲ-Ⅲ' 선에 따른 단면도이다. 설명의 간소화를 위해 중복되는 구성의 설명은 생략한다.
도 2, 도 8 및 도 9을 참조하면, 복수의 패턴 영역들(PA)에 제3 돌출 패턴들(130)이 제공될 수 있다. 제3 돌출 패턴들(130)은 기판(100)의 상면(101)으로부터 돌출된 직육면체의 형상을 가질 수 있다. 구체적으로, 제3 돌출 패턴들(130)은 단축 방향의 제1 폭(w1), 장축 방향의 제2 폭(w2) 및 기판(100)의 상면(101)으로부터의 제3 높이(h3)를 가질 수 있다. 이 때, 제3 돌출 패턴들(130)의 제2 폭(w2)은 제1 폭(w1)에 비해 상당히 클 수 있다. 즉, 제3 돌출 패턴들(130)은 장축 방향으로 연장되는 라인 형태의 직육면체일 수 있다. 인접한 제3 돌출 패턴들(130)은 단축 방향으로 상호 이격될 수 있다. 이러한 제3 돌출 패턴들(130)은 라인 및 스페이스(line and space) 형태의 패턴 구조를 형성할 수 있다.
일 실시예에 있어서, 제3 돌출 패턴들(130)은 y 방향으로 상호 이격되는 제1 그룹의 제3 돌출 패턴들(L1)과 x 방향으로 상호 이격되는 제2 그룹의 제3 돌출 패턴들(L2)을 포함할 수 있다. 상세하게, 제1 그룹의 제3 돌출 패턴들(L1)은 x 방향으로 연장되는 라인 형태의 직육면체 형상을 가지되, x 방향과 교차하는 y 방향으로 상호 이격될 수 있다. 제2 그룹의 제3 돌출 패턴들(L2)은 y 방향으로 연장되는 라인 형태의 직육면체 형상을 가지되, x 방향으로 상호 이격될 수 있다. 즉, 제1 및 제2 그룹의 제3 돌출 패턴들(L1, L2)은 라인 및 스페이스(line and space) 형태의 패턴 구조를 가지되 배열되는 방향을 달리할 수 있다. 이러한 제1 및 제2 그룹의 제3 돌출 패턴들(L1, L2)은, 평면적 관점에서, 2차원적으로 교대로 반복 배열될 수 있다. 즉, 제1 및 제 2 그룹의 제3 돌출 패턴들(L1, L2)은 x 방향 및 y 방향으로 교대로 반복 배열되는 격자 무늬(cross stripes 또는 check) 형태를 이룰 수 있다.
도시하지는 않았지만, 다른 실시예에서, 제3 돌출 패턴들(130)은 제1 그룹(L1) 또는 제2 그룹(L2) 중의 어느 한 그룹만을 포함할 수 있다. 일 예로, 복수의 패턴 영역들(PA)에는 제1 그룹의 제3 돌출 패턴들(L1)만이 2차원적으로 반복 배열될 수 있다.
제3 돌출 패턴들(130)의 크기와 인접한 제3 돌출 패턴들(130) 간의 제3 피치는 요구되는 더미 웨이퍼(10)의 표면적, 증착되는 박막의 두께, 요구되는 더미 웨이퍼(10)의 사용 횟수 등에 따라 다양하게 설계될 수 있다. 일 예로, 제3 돌출 패턴들(130)의 제1 폭(w1)은 0.5 마이크로미터일 수 있고, 제3 높이(h3)는 2 내지 10 마이크로미터일 수 있다. 단축 방향으로 인접한 제3 돌출 패턴들(130) 간의 피치(P3)는 1 마이크로미터 이상일 수 있다. 이 때, 제2 폭(w2)은 수백 마이크로미터 일 수 있다. 제2 폭(w2)이 제1 폭(w1)에 비해 상당히 크기 때문에 제1 폭(w1)을 갖는 면의 표면적(a1)은 제2 폭(w2)을 갖는 면의 표면적(a2)에 비해 무시될 수 있을 정도로 작을 수 있다. 제3 돌출 패턴들(130)은 기판(100) 상에 마스크 패턴(미도시)을 형성하고, 이를 식각 마스크로하는 식각 공정을 수행하여 형성될 수 있다. 식각 공정에 의해, 기판(100) 내에 제2 리세스 영역(R2)이 형성될 수 있다. 이러한 제2 리세스 영역(R2)은 제3 돌출 패턴들(130)의 외측벽을 정의할 수 있다.
제3 돌출 패턴들(130)이 라인 및 스페이서 형태의 패턴 구조, 즉 단축 방향으로 상호 이격된 라인 형태의 직육면체 형상들로 제공됨으로써, 기판(100) 상에 박막을 증착하는 경우, 박막 증착 전의 더미 웨이퍼의 표면적(10)과 박막이 증착된 더미 웨이퍼(10)의 표면적의 차이가 최소화될 수 있다. 즉, 제3 돌출 패턴들(130)을 포함하는 더미 웨이퍼(10)는 박막의 증착에도 불구하고 단축 방향으로 인접한 제3 돌출 패턴들(130) 사이의 공간이 전부 채워질 때까지 실질적으로 일정한 표면적을 유지할 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 더미 웨이퍼를 설명하기 위한 단면도로서, 도 8의 Ⅲ-Ⅲ' 선에 따른 단면도이다. 설명의 간소화를 위해 중복되는 구성의 설명은 생략한다.
도 2, 도 3 및 도 10을 참조하면, 기판(100)의 하면(103)에 제4 돌출 패턴들(130a)이 제공될 수 있다. 제4 돌출 패턴들(130a)은 제3 돌출 패턴들(130)과 동일한 형상을 가질 수 있다. 즉, 제4 돌출 패턴들(130a)은 기판(100)의 하면(103)으로부터 돌출된 직육면체의 형상을 가질 수 있다. 구체적으로, 제4 돌출 패턴들(130a)은 단축 방향의 제3 폭(w3), 장축 방향의 제4 폭(w4) 및 기판(100)의 하면(101)으로부터의 제4 높이(h4)를 가질 수 있다. 이 때, 제4 돌출 패턴들(130a)의 제4 폭(w4)은 제3 폭(w3)에 비해 상당히 클 수 있다. 즉, 제4 돌출 패턴들(130a)은 장축 방향으로 연장되는 라인 형태의 직육면체일 수 있다. 인접한 제4 돌출 패턴들(130a)은 단축 방향으로 상호 이격될 수 있다. 이러한 제4 돌출 패턴들(130a)은 라인 및 스페이스(line and space) 형태의 패턴 구조를 형성할 수 있다. 일 실시예에 있어서, 제4 돌출 패턴들(130a)의 크기는 제3 돌출 패턴들(130)과 동일할 수 있다. 일 예로, 제4 돌출 패턴들(130a)의 제3 폭(w3), 제4 폭(w4) 및 제4 높이(h4)는 각각 제1 돌출 패턴들(110)의 제1 폭(w1), 제2 폭(w2) 및 제3 높이(h3)와 동일할 수 있다. 다른 실시예에 있어서, 제4 돌출 패턴들(130a)의 크기는 제3 돌출 패턴들(130)과 다를 수 있다.
제4 돌출 패턴들(130a)은 제3 돌출 패턴들(130)과 동일한 배열 구조를 가질 수 있다. 즉, 제4 돌출 패턴들(130a)은 제3 돌출 패턴들(130) 같은 배열로 기판(100)의 하면(103)에 2차원적으로 배열될 수 있다. 제3 돌출 패턴들(130)과 제4 돌출 패턴들(130a)이 수직적으로 정렬되는 것으로 도시되었지만, 이에 한정되는 것은 아니다. 일 예로, 제3 및 제4 돌출 패턴들(130, 130a)은 수직적으로 중첩되지 않을 수 있다. 일 실시예에 있어서, 단축 방향으로 인접한 제4 돌출 패턴들(130a) 간의 피치(P3a)는 제3 돌출 패턴들(130)간의 피치(P3)와 동일할 수 있다. 도시된 바와 달리, 다른 실시예에 있어서, 제4 돌출 패턴들(130a) 간의 피치(P3a)는 제3 돌출 패턴들(130)간의 피치(P3)와 다를 수 있다.
본 발명의 또 다른 실시예에 따르면, 도 2의 패턴 영역들(PA)에는 서로 다른 패턴 구조들이 제공될 수 있다. 일 예로, 도 2의 패턴 영역들(PA) 각각에 도 3 및 도 4의 제1 돌출 패턴들(110)과, 도 8 및 도 9의 제3 돌출 패턴들(130)이 제공될 수 있다. 다른 예로, 도 2의 패턴 영역들(PA)의 일부에는 도 3 및 도 4의 제1 돌출 패턴들(110)이 제공될 수 있고, 나머지 부분에는 도 8 및 도 9의 제3 돌출 패턴들(130)이 제공될 수 있다.
본 발명의 실시예들에 따른 더미 웨이퍼들은 박막의 증착에 따른 더미 웨이퍼들의 표면적이 실질적으로 일정하게 유지될 수 있는 패턴 구조들(예를 들면, 제1 내지 제4 돌출 패턴들)을 포함할 수 있다. 또한, 이러한 패턴 구조들은 제품 웨이퍼의 표면적과 동일하도록 제조될 수 있다. 따라서, 증착로에 주입되는 가스는 균일한 표면적들을 갖는 웨이퍼들 상에 고르게 공급되어 제품 웨이퍼들의 두께 균일도를 향상시킬 수 있다. 즉, 더미 웨이퍼들과 인접한 제품 웨이퍼들의 두께 상향 문제를 해결할 수 있다. 이에 더하여, 인접한 패턴들 간의 피치를 충분히 크게 함으로써, 제품 웨이퍼들과의 표면적의 차이를 최소화하면서 더미 웨이퍼의 사용 횟수를 증대시킬 수 있다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 상면 및 상기 상면에 대향하는 하면을 포함하는 기판; 및
    상기 상면으로부터 돌출되고, 상기 상면을 노출하는 개구부를 갖는 기둥 형상의 제1 돌출 패턴들을 포함하고,
    상기 제1 돌출 패턴들은:
    제 1 방향으로 상호 이격되어 행을 이루는 제 1 그룹의 제1 돌출 패턴들; 및
    상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향과 교차하는 제 2 방향으로 이격되되, 상기 제 1 방향으로 상호 이격되어 행을 이루는 제 2 그룹의 제1 돌출 패턴들을 포함하고,
    상기 제 2 그룹의 제1 돌출 패턴들은 상기 제 1 그룹의 제1 돌출 패턴들로부터 상기 제 1 방향으로 시프트 되어 배치되는 더미 웨이퍼.
  2. 제 1 항에 있어서,
    평면적 관점에서, 상기 제1 돌출 패턴들은 복수 개의 행과 열을 이루도록 배열되되, 서로 인접하는 상기 행들의 상기 제1 돌출 패턴들은 지그재그 형태로 배열되는 더미 웨이퍼.
  3. 제 1 항에 있어서,
    상기 제1 돌출 패턴들 각각의 수평 단면은 원형 링 형상인 더미 웨이퍼.
  4. 제 1 항에 있어서,
    상기 제1 돌출 패턴들 각각의 수평 단면은 다각형 링 형상인 더미 웨이퍼.
  5. 제 5 항에 있어서,
    상기 다각형 링 형상은 삼각형 링, 사각형 링, 오각형 링, 육각형 링 또는 팔각형 링 형상을 포함하는 더미 웨이퍼.
  6. 제 1 항에 있어서,
    상기 기판의 상기 하면에 제공되고, 상기 하면으로부터 돌출된 제2 돌출 패턴들을 더 포함하고,
    상기 제2 돌출 패턴들은 상기 제1 돌출 패턴들과 동일 형상 및 동일 배열을 갖는 더미 웨이퍼.
  7. 상면 및 상기 상면에 대향하는 하면을 포함하는 기판; 및
    상기 상면으로부터 돌출된 라인 형태의 제1 돌출 패턴들을 포함하고,
    상기 제1 돌출 패턴들은:
    제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 상호 이격되는 제1 그룹의 제1 돌출 패턴들; 및
    상기 제2 방향으로 연장되고, 상기 제1 방향으로 상호 이격되는 제2 그룹의 제1 돌출 패턴들을 포함하는 더미 웨이퍼.
  8. 제 7 항에 있어서,
    평면적 관점에서, 상기 제1 그룹의 제1 돌출 패턴들과 상기 제2 그룹의 제1 돌출 패턴들은 상기 제1 방향 및 상기 제2 방향으로 교대로 반복 배열되는 더미 웨이퍼.
  9. 제 7 항에 있어서,
    상기 제1 돌출 패턴들은 제1 폭 및 상기 제1 폭보다 큰 제2 폭을 갖는 직육면체 형상인 더미 웨이퍼.
  10. 제 7 항에 있어서,
    상기 기판의 상기 하면에 제공되고, 상기 하면으로부터 돌출되는 제2 돌출 패턴을 더 포함하고,
    상기 제2 돌출 패턴들은 상기 제1 돌출 패턴들과 동일 형상 및 동일 배열을 갖는 더미 웨이퍼.
KR1020140057857A 2014-05-14 2014-05-14 패턴 더미 웨이퍼를 이용한 박막 증착 방법 KR102152441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140057857A KR102152441B1 (ko) 2014-05-14 2014-05-14 패턴 더미 웨이퍼를 이용한 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140057857A KR102152441B1 (ko) 2014-05-14 2014-05-14 패턴 더미 웨이퍼를 이용한 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20150131446A true KR20150131446A (ko) 2015-11-25
KR102152441B1 KR102152441B1 (ko) 2020-09-07

Family

ID=54845284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140057857A KR102152441B1 (ko) 2014-05-14 2014-05-14 패턴 더미 웨이퍼를 이용한 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102152441B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020189421A1 (ko) * 2019-03-20 2020-09-24
US11616120B2 (en) 2020-09-15 2023-03-28 Kioxia Corporation Semiconductor substrate, method of manufacturing semiconductor device, and method of manufacturing semiconductor substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224659B1 (ko) * 1996-05-17 1999-10-15 윤종용 종형 기상 성장 장치용 캡
KR20060038304A (ko) * 2004-10-29 2006-05-03 주식회사 하이닉스반도체 더미 웨이퍼를 사용한 증착 보트
JP2008047785A (ja) * 2006-08-21 2008-02-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2012134199A (ja) * 2010-12-20 2012-07-12 Tokyo Electron Ltd 炭素含有薄膜のスリミング方法及び酸化装置
US20120202355A1 (en) * 2011-02-07 2012-08-09 Spansion Llc Patterned dummy wafers loading in batch type cvd
JP2014011431A (ja) * 2012-07-03 2014-01-20 Hitachi High-Technologies Corp 微細構造転写装置、微細構造転写スタンパ及び微細構造転写方法
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224659B1 (ko) * 1996-05-17 1999-10-15 윤종용 종형 기상 성장 장치용 캡
KR20060038304A (ko) * 2004-10-29 2006-05-03 주식회사 하이닉스반도체 더미 웨이퍼를 사용한 증착 보트
JP2008047785A (ja) * 2006-08-21 2008-02-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2012134199A (ja) * 2010-12-20 2012-07-12 Tokyo Electron Ltd 炭素含有薄膜のスリミング方法及び酸化装置
US20120202355A1 (en) * 2011-02-07 2012-08-09 Spansion Llc Patterned dummy wafers loading in batch type cvd
JP2014011431A (ja) * 2012-07-03 2014-01-20 Hitachi High-Technologies Corp 微細構造転写装置、微細構造転写スタンパ及び微細構造転写方法
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020189421A1 (ko) * 2019-03-20 2020-09-24
WO2020189421A1 (ja) * 2019-03-20 2020-09-24 株式会社 東芝 半導体ウェハおよび半導体装置の製造方法
KR20210124397A (ko) * 2019-03-20 2021-10-14 가부시끼가이샤 도시바 반도체 웨이퍼 및 반도체 장치의 제조 방법
CN113544815A (zh) * 2019-03-20 2021-10-22 株式会社东芝 半导体晶圆及半导体装置的制造方法
EP3944288A4 (en) * 2019-03-20 2022-11-16 Kabushiki Kaisha Toshiba SEMICONDUCTOR WAFER AND SEMICONDUCTOR DEVICE FABRICATION METHOD
US11616120B2 (en) 2020-09-15 2023-03-28 Kioxia Corporation Semiconductor substrate, method of manufacturing semiconductor device, and method of manufacturing semiconductor substrate
TWI797548B (zh) * 2020-09-15 2023-04-01 日商鎧俠股份有限公司 半導體基板、半導體基板之製造方法及半導體裝置之製造方法

Also Published As

Publication number Publication date
KR102152441B1 (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
US11404640B2 (en) Vapor deposition mask, frame-equipped vapor deposition mask, and method for producing organic semiconductor element
WO2017204194A1 (ja) 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び有機ｅｌディスプレイの製造方法
KR102420015B1 (ko) Cs-ald 장치의 샤워헤드
JP2020014004A (ja) ウェハ処理機器の化学制御機構
US20210159414A1 (en) Method for producing vapor deposition mask, vapor deposition mask producing apparatus, laser mask and method for producing organic semiconductor element
US11840754B2 (en) Vapor deposition mask, method for producing organic semiconductor element, and method for producing organic el display
US9111963B2 (en) Method for manufacturing semiconductor memory device and semiconductor memory device
JP7327969B2 (ja) 蒸着用マスク
US10041170B2 (en) Dummy wafer, thin-film forming method, and method of fabricating a semiconductor device using the same
KR101941077B1 (ko) 증착용 마스크 및 이를 포함하는 증착 설비
KR102152441B1 (ko) 패턴 더미 웨이퍼를 이용한 박막 증착 방법
KR102649143B1 (ko) 마스크 프레임 조립체 및 그 제조방법
CN111554686B (zh) 半导体结构及其制备方法、光刻掩膜版
US9679901B1 (en) Semiconductor device and manufacturing method thereof
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
US20200083241A1 (en) Semiconductor device and method of manufacturing the same
JP2019023348A (ja) 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及び蒸着マスクの製造方法
CN103681624B (zh) 叠对标记及其形成方法
JP2008277731A (ja) 半導体素子及びその製造方法
KR101100934B1 (ko) 반도체소자 및 그 제조방법
US20220028884A1 (en) Semiconductor storage device
KR20090011901A (ko) 반도체 소자의 형성방법
US20230321970A1 (en) Interbonded Components, Method for Detaching Components from Interbonded Components, and Method for Producing Interbonded Components
US20230282510A1 (en) Semiconductor device manufacturing method
KR100998489B1 (ko) 고집적 상변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant