KR101100934B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR101100934B1
KR101100934B1 KR1020090048437A KR20090048437A KR101100934B1 KR 101100934 B1 KR101100934 B1 KR 101100934B1 KR 1020090048437 A KR1020090048437 A KR 1020090048437A KR 20090048437 A KR20090048437 A KR 20090048437A KR 101100934 B1 KR101100934 B1 KR 101100934B1
Authority
KR
South Korea
Prior art keywords
pattern
dummy
active
gate pattern
active pattern
Prior art date
Application number
KR1020090048437A
Other languages
English (en)
Other versions
KR20100129865A (ko
Inventor
이상희
조갑환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090048437A priority Critical patent/KR101100934B1/ko
Publication of KR20100129865A publication Critical patent/KR20100129865A/ko
Application granted granted Critical
Publication of KR101100934B1 publication Critical patent/KR101100934B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

실시예는 반도체소자 및 그 제조방법에 관한 것이다.
실시예에 따른 반도체소자는 액티브패턴의 일측에 형성된 더미 액티브패턴; 상기 액티브 패턴 상에 형성된 게이트패턴; 및 상기 게이트패턴 일측에 형성된 더미 게이트패턴;을 포함하고, 상기 더미 게이트패턴은 더미 액티브패턴을 둘러싸는 형태로 형성되며, 상기 더미 액티브패턴은 제1 거리의 스페이스를 두고 형성된 복수의 제1 더미 액티브패턴들을 포함하는 제1 군의 더미 액티브패턴을 포함할 수 있다.
반도체 소자, 더미 패턴

Description

반도체소자 및 그 제조방법{Seimconductor and Method for Manufacturing the same}
실시예는 반도체소자 및 그 제조방법에 관한 것이다.
반도체 소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.
그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미패턴(Dummy Pattern)을 메인패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.
한편, 종래기술에 의하면 더미 패턴을 대규모 패턴으로 형성함으로써 좁은 영역에 균일한 더미 패턴을 형성할 수 없는 문제가 있었다.
또한, 종래기술에 의하면 더미패턴 형성시의 활성영역의 저항이 증가하는 문제가 있었다.
한편, 종래기술에 의하면 더미 폴리패턴들이 액티브 폴리패턴들의 길이에 대응되는 길이(L)로 형성되는 경우, 공정상에서 발생하는 파티클(Paticle) 등에 의해 액티브 폴리패턴이 더미 폴리패턴들을 경유하여 다른 폴리패턴과 경로를 형성함으로써 쇼트(Short)되는 불량이 증가하는 문제가 있다.
실시예는 새로운 모양의 더미패턴을 제공할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 패턴의 균일성을 확보할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 패턴의 밀도를 높일 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 설계공정 및 제조공정을 단순화할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 좁은 영역과 넓은 영역에 모두 균일한 패턴을 형성할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 더미패턴 형성시의 활성영역의 저항의 증가를 저지할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 더미 게이트패턴에 의해 쇼트 불량이 발생하는 것을 방지할 수 있는 반도체 소자 및 그 제조방법을 제공하고자 한다.
실시예에 따른 반도체소자는 액티브패턴의 일측에 형성된 더미 액티브패턴; 상기 액티브 패턴 상에 형성된 게이트패턴; 및 상기 게이트패턴 일측에 형성된 더미 게이트패턴;을 포함하고, 상기 더미 게이트패턴은 더미 액티브패턴을 둘러싸는 형태로 형성되며, 상기 더미 액티브패턴은 제1 거리의 스페이스를 두고 형성된 복수의 제1 더미 액티브패턴들을 포함하는 제1 군의 더미 액티브패턴을 포함할 수 있다.
또한, 실시예에 따른 반도체소자의 제조방법은 액티브패턴의 일측에 더미 액티브패턴을 형성하는 단계; 상기 액티브 패턴 상에 게이트패턴을 형성하는 단계; 및 상기 게이트패턴 일측에 더미 게이트패턴을 형성하는 단계;를 포함하고, 상기 더미 게이트패턴은 더미 액티브패턴을 둘러싸는 형태로 형성되며, 상기 더미 액티브패턴은 제1 거리의 스페이스를 두고 형성된 복수의 제1 더미 액티브패턴들을 포함하는 제1 군의 더미 액티브패턴을 포함할 수 있다.
실시예에 따른 반도체소자 및 그 제조방법에 의하면, 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 실시예에 의하면 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 실시예는 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 설계공정 및 제조공정을 단순화할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 좁은 영역과 넓은 영역에 모두 균일한 패턴을 형성할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미패턴 형성시의 활성영역의 저항의 증가를 저지할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미 패턴의 전기적인 연결을 차단하여 더미 게이트패턴에 의해 쇼트 불 량이 발생하는 것을 방지할 수 있다.
이하, 실시예에 따른 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(실시예)
도 1은 실시예에 따른 반도체소자의 평면도이며, 도 2은 실시예에 따른 반도체소자의 단면도이고, 도 3은 실시예에 따른 반도체소자의 더미 액티브패턴의 확대도이다.
실시예에 따른 반도체소자는 액티브패턴(110)의 일측에 형성된 더미 액티브패턴(120); 상기 액티브패턴(110) 상에 형성된 게이트패턴(210); 및 상기 게이트패턴(210) 일측에 형성된 더미 게이트패턴(220);을 포함하고, 상기 더미 게이트패턴(220)은 상기 더미 액티브패턴(120)을 둘러싸는 형태로 형성될 수 있다.
실시예에서 게이트패턴은 폴리패턴일 수 있으나 이에 한정되는 것은 아니다.
실시예에 따른 반도체소자 및 그 제조방법에 의하면, 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 실시예에 의하면 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패 턴을 형성함으로써 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 실시예는 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 설계공정 및 제조공정을 단순화할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 좁은 영역과 넓은 영역에 모두 균일한 패턴을 형성할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미패턴 형성시의 활성영역의 저항의 증가를 저지할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미 패턴의 전기적인 연결을 차단하여 더미 게이트패턴에 의해 쇼트 불량이 발생하는 것을 방지할 수 있다.
이하, 도면을 참조하여 실시예에 따른 반도체소자의 제조방법을 설명한다.
우선, 액티브패턴(110) 형성한 후 상기 액티브패턴(110)의 일측에 더미 액티브패턴(120)을 형성한다.
도 3은 더미 액티브패턴(120)의 부분 확대도이다.
실시예는 도 3과 같이, 제1 거리(spacing)(A)를 두고 형성된 복수의 제1 더미 액티브패턴(122)들을 포함하는 제1 군의 더미 액티브패턴(120)을 포함할 수 있다.
도 3은 실시예에서 제1 더미 패턴(122)은 4개로 형성되는 예이나 이에 한정되는 것이 아니며, 2개, 6개 등 복수로 형성될 수도 있다.
실시예에서 상기 제1 더미 액티브패턴(122) 사이의 제1 거리(A)는 반도체제조 공정상 패턴 간 최소 간격(Minimum Spacing) 이상의 거리일 수 있다.
실시예에서 상기 제1 더미 액티브패턴(122)들은 2n개(단, n은 1 이상의 정수)로 형성될 수 있다. 예들 들어, 상기 제1 더미 액티브패턴(122)들은 2개로 형성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에서, 상기 제1 더미 액티브패턴(122)은 같은 모양, 예를 들어 정사각형으로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 더미 액티브패턴들이 같은 모양을 가짐으로써 더미 패턴의 디자인과 반도체제조공정의 신속 정확성을 도모할 수 있고, 나아가 패턴의 균일성과 패턴밀도의 극대화를 도모할 수 있다.
또한, 실시예에서 상기 제1 더미 액티브패턴(122)은 같은 크기를 가질 수 있다. 상기 더미 액티브패턴들이 같은 모양에 같은 크기를 가지는 경우 더미 패턴의 디자인과 반도체제조공정의 신속 정확성을 도모할 수 있고, 나아가 패턴의 균일성과 패턴밀도의 극대화를 도모할 수 있다.
상기 더미 액티브패턴들이 같은 모양과 같은 크기를 가짐으로써 더미 패턴의 디자인과 반도체제조공정의 신속 정확성을 도모할 수 있고, 나아가 패턴의 균일성과 패턴밀도의 극대화를 도모할 수 있다.
실시예에서 상기 제1 더미 액티브패턴(122)은 다각형일 수 있다. 예들 들어, 상기 제1 더미 액티브패턴(122)은 정사각형일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 실시예에서 제1 더미 패턴(122)들은 직사각형으로 형성될수도 있다.
상기 제1 더미 액티브패턴(122)은 정사각형인 경우에는 상기 제1 거리(A)가 상기 제1 더미 액티브패턴(122)의 폭(With)(X)의 1/16 내지 3/4이 됨으로써 패턴의 밀도를 높일 수 있다. 예들 들어, 상기 제1 더미 액티브패턴(122) 사이의 제1 거리(A)가 상기 제1 더미 액티브패턴(122)의 폭(With)(X)의 1/2일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 더미 액티브패턴(122)의 폭(With)(X)은 반도체제조 공정상 패턴의 최소 선폭(Minimum Width) 또는 최소 크기(Minimum Width) 이상일 수 있다.
다음으로, 도 2와 같이 상기 액티브패턴(110) 상에 게이트패턴(210)을 형성할 수 있다.
이후, 도 2와 같이 상기 게이트패턴(210) 일측에 더미 게이트패턴(220)을 형성한다.
이때, 상기 더미 게이트패턴(220)은 상기 더미 액티브패턴(120)을 둘러싸는 형태로 형성할 수 있다.
또한, 상기 더미 게이트패턴(220)은 상기 더미 액티브패턴(120)과 수직으로 상하간에 엇갈리어 형성될 수 있다.
또한, 상기 더미 게이트패턴(220)은 상기 더미 액티브패턴(120)과 수직으로 상하간에 겹치지 않도록 형성될 수 있다.
실시예에서 더미 액티브패턴(120) 사이에 최소한 어느 한 방향에 대하여 둘 이상 전기적으로 분할된 더미 게이트패턴(220)이 배치된다.
이와 같이, 더미 게이트패턴(220)은 분할되어 배치됨으로써 공정상 파티 클(Paticle)이 발생하여도 더미 게이트패턴(220)을 경우하여 서로 다른 게이트패턴(210)이 쇼트(Short)되는 불량은 감소하게 된다.
또한, 실시예에 의하면 더미 게이트패턴(220)의 길이가 종래에 비해 짧아지므로 폭이 감소하더라도 안정적으로 형성하기가 쉬워진다.
실시예에서 더미 게이트 패턴(220)은 사각형으로 도시되어 있으나 이에 한정되는 것이 아니다.
예를 들어, 실시예에서 더미 게이트패턴(220)은 원형으로 형성될 수 있으며, 이에 따라 원형으로 형성된 더미 게이트 패턴에 의해 마스크 또는 레티클과 광학렌즈(도시되어 있지 않음)를 통하여 광을 조사하는 과정에서 바 형태보다 초점조정 등에서 유리하다. 따라서 더미 게이트패턴을 형성할 때 더미 게이트패턴이 커지는 것을 방지할 수 있고 이에 따라 미세한 더미 게이트 패턴을 형성하여 패턴을 균일성을 높일 수 있다.
또한, 실시예에서 더미 액티브 패턴(210)은 사각형으로 도시되어 있으나 이에 한정되는 것이 아니며, 원형으로 형성될 수 있다.
실시예에 따른 반도체소자 및 그 제조방법에 의하면, 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 패턴의 균일성을 더욱 높일 수 있다.
또한, 실시예에 의하면 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.
또한, 실시예는 더미 액티브패턴과 같은 폭을 같도록 더미 게이트패턴을 형성함으로써 설계공정 및 제조공정을 단순화할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 좁은 영역과 넓은 영역에 모두 균일한 패턴을 형성할 수 있다.
예를 들어, 도 1의 B 영역과 같이 종래기술에 의하여 더미 패터닝하는 경우 더미 패턴이 존재하지 못하는 영역에도 소규모의 더미 액티브 패턴(122a)과 소규모의 더미 게이트패턴(220a)을 포함하는 군 패턴을 형성함으로써 좁은 영역에도 균일한 더미패턴을 형성할 수 있고, 나아가 넓은 영역에도 균일한 더미 패턴을 형성할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미패턴 형성시의 활성영역의 저항의 증가를 저지할 수 있다.
또한, 실시예는 더미 패턴을 일정한 소규모 패턴을 포함하는 군 패턴을 형성함으로써 더미 패턴의 전기적인 연결을 차단하여 더미 게이트패턴에 의해 쇼트 불량이 발생하는 것을 방지할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 실시예에 따른 반도체소자의 평면도.
도 2은 실시예에 따른 반도체소자의 단면도.
도 3은 실시예에 따른 반도체소자의 더미 액티브패턴의 확대도.

Claims (12)

  1. 액티브패턴의 일측에 형성된 더미 액티브패턴;
    상기 액티브 패턴 상에 형성된 게이트패턴; 및
    상기 게이트패턴 일측에 형성된 더미 게이트패턴;을 포함하고,
    상기 더미 게이트패턴은 더미 액티브패턴을 둘러싸는 형태로 형성되며, 상기 더미 액티브패턴은 제1 거리의 스페이스를 두고 형성된 복수의 제1 더미 액티브패턴들을 포함하는 제1 군의 더미 액티브패턴을 포함하는 반도체소자.
  2. 제1 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 공간적으로 상하간에 엇갈리어 형성되는 반도체소자.
  3. 제1 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 공간적으로 상하간에 겹치지 않는 반도체소자.
  4. 제1 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 세로폭이 같은 반도체소자.
  5. 삭제
  6. 액티브패턴의 일측에 더미 액티브패턴을 형성하는 단계;
    상기 액티브 패턴 상에 게이트패턴을 형성하는 단계; 및
    상기 게이트패턴 일측에 더미 게이트패턴을 형성하는 단계;를 포함하고,
    상기 더미 게이트패턴은 더미 액티브패턴을 둘러싸는 형태로 형성되며, 상기 더미 액티브패턴은 제1 거리의 스페이스를 두고 형성된 복수의 제1 더미 액티브패턴들을 포함하는 제1 군의 더미 액티브패턴을 포함하는 반도체소자의 제조방법.
  7. 제6 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 공간적으로 상하간에 엇갈리어 형성되는 반도체소자의 제조방법.
  8. 제6 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 공간적으로 상하간에 겹치지 않는 반도체소자의 제조방법.
  9. 제6 항에 있어서,
    상기 더미 게이트패턴은 상기 더미 액티브패턴과 세로폭이 같은 반도체소자 의 제조방법.
  10. 삭제
  11. 제6 항에 있어서,
    상기 더미 게이트패턴은
    상면이 원형인 반도체소자의 제조방법.
  12. 제6 항에 있어서,
    상기 더미 액티브패턴은
    상면이 원형인 반도체소자의 제조방법.
KR1020090048437A 2009-06-02 2009-06-02 반도체소자 및 그 제조방법 KR101100934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090048437A KR101100934B1 (ko) 2009-06-02 2009-06-02 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090048437A KR101100934B1 (ko) 2009-06-02 2009-06-02 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100129865A KR20100129865A (ko) 2010-12-10
KR101100934B1 true KR101100934B1 (ko) 2012-01-02

Family

ID=43506340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048437A KR101100934B1 (ko) 2009-06-02 2009-06-02 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101100934B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083492B1 (ko) 2013-09-26 2020-03-02 삼성전자 주식회사 ＦｉｎＦＥＴ 소자를 위한 더미 셀 어레이 및 이를 포함한 반도체 집적 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004690A (ko) * 2001-06-04 2004-01-13 모토로라 인코포레이티드 더미 피쳐들 및 그것의 구조를 사용하여 집적 회로디바이스를 형성하는 방법
KR20040038820A (ko) * 2002-10-31 2004-05-08 후지쯔 가부시끼가이샤 반도체 장치
KR20050069364A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 더미층
KR20080099716A (ko) * 2007-05-10 2008-11-13 동부일렉트로닉스 주식회사 마스크의 설계방법과 반도체 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004690A (ko) * 2001-06-04 2004-01-13 모토로라 인코포레이티드 더미 피쳐들 및 그것의 구조를 사용하여 집적 회로디바이스를 형성하는 방법
KR20040038820A (ko) * 2002-10-31 2004-05-08 후지쯔 가부시끼가이샤 반도체 장치
KR20050069364A (ko) * 2003-12-31 2005-07-05 동부아남반도체 주식회사 반도체 소자의 더미층
KR20080099716A (ko) * 2007-05-10 2008-11-13 동부일렉트로닉스 주식회사 마스크의 설계방법과 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20100129865A (ko) 2010-12-10

Similar Documents

Publication Publication Date Title
KR100687883B1 (ko) 이중 노광용 포토마스크 및 이를 이용한 이중 노광 방법
US20220317578A1 (en) Method for manufacturing semiconductor structure
US9006911B2 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
CN104281010B (zh) 形成方法和基板
KR101100934B1 (ko) 반도체소자 및 그 제조방법
CN1782868B (zh) 光掩模及用此制造图案的方法
US8685630B2 (en) Methods of forming a pattern in a material and methods of forming openings in a material to be patterned
JP2013080196A (ja) 露光用レチクル、露光方法および半導体ウエハの製造方法
KR20100097509A (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
US20110217843A1 (en) Patterning mask and method of formation of mask using step double patterning
JP2008277731A (ja) 半導体素子及びその製造方法
KR100849359B1 (ko) 마스크의 설계방법
US20080182415A1 (en) Semiconductor device and method for fabricating the same
KR101904228B1 (ko) 2-행 홀들을 패터닝하는 해상을 향상시키기 위한 방법 및 마스크
US10679940B2 (en) Mask and metal wiring of a semiconductor device formed using the same
US7964325B2 (en) Mask and method for forming a semiconductor device using the same
KR20110101404A (ko) 반도체 소자의 제조 방법
US8029949B2 (en) Photomask for forming contact hole in semiconductor device
KR100894393B1 (ko) 마스크의 설계방법 및 반도체소자
KR100906050B1 (ko) 정렬 마크
JP5077559B2 (ja) ショットマップ作成方法および半導体装置の製造方法
JP2012073378A (ja) ステンシルマスク及び露光方法
KR20060013811A (ko) 오버레이 키
KR101090468B1 (ko) 컨택홀 형성을 위한 포토마스크 및 이를 이용한 컨택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee