CN102569085A - 金属氧化物半导体管的制作方法 - Google Patents
金属氧化物半导体管的制作方法 Download PDFInfo
- Publication number
- CN102569085A CN102569085A CN2010106120687A CN201010612068A CN102569085A CN 102569085 A CN102569085 A CN 102569085A CN 2010106120687 A CN2010106120687 A CN 2010106120687A CN 201010612068 A CN201010612068 A CN 201010612068A CN 102569085 A CN102569085 A CN 102569085A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- oxide
- layer
- etching
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种金属氧化物半导体(MOS)管的制作方法，该方法包括：在半导体衬底上依次形成栅氧化层和多晶硅栅极；在所述多晶硅栅极及半导体衬底的表面依次沉积第一氧化层、氮化层和第二氧化层；各向异性刻蚀第二氧化层，刻蚀停止在氮化层上；进行灰化和湿法去除刻蚀第二氧化层过程中产生的聚合物；各向异性刻蚀氮化层，刻蚀停止在第一氧化层上；经过各向异性刻蚀，保留多晶硅栅极两侧的第一氧化层、氮化层和第二氧化层，形成氧化物-氮化物-氧化物(ONO)侧壁层；以多晶硅栅极和ONO侧壁层为掩膜对半导体衬底进行离子注入，形成源漏极。采用本发明的方法能够提高MOS管ONO侧壁层的特征尺寸均匀性。
Description
技术领域
本发明涉及半导体器件制造技术，特别涉及一种金属氧化物半导体(MOS)管的制作方法。
背景技术
目前，在半导体器件的制造工艺中，P型金属氧化物半导体(PMOS)管、NMOS管、或者由PMOS管和NMOS管共同构成的互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)管成为构成芯片的基本器件。
现有技术中MOS管的制作方法，包括以下步骤：
步骤11、在半导体衬底100上依次形成栅氧化层101和多晶硅栅极102；
具体地，在半导体衬底100上依次生长栅氧化层和沉积多晶硅层，然后对多晶硅层和栅氧化层进行刻蚀，形成栅氧化层101和多晶硅栅极102。
步骤12、在所述多晶硅栅极102及半导体衬底100的表面依次沉积第一氧化层、氮化层和第二氧化层；
步骤13、各向异性刻蚀第二氧化层，刻蚀停止在氮化层上；各向异性刻蚀氮化层，刻蚀停止在第一氧化层上；经过各向异性刻蚀，保留多晶硅栅极102两侧的第一氧化层103、氮化层104和第二氧化层105，形成氧化物-氮化物-氧化物(ONO)侧壁层；
其中，沉积的第一氧化层很薄，所以经过氮化层的异向刻蚀，第一氧化层部分消耗，恰好形成位于多晶硅栅极102两侧的第一氧化层103。
步骤14、以多晶硅栅极102和ONO侧壁层为掩膜对半导体衬底100进行离子注入，形成源漏极106。
其中，如果形成PMOS管，PMOS管用空穴作为多数载流子，所以PMOS管的源极和漏极为P型，注入的离子为硼；如果形成NMOS管，NMOS管用电子作为多数载流子，所以NMOS管的源极和漏极为N型，注入的离子为磷。
根据上述描述，图1为现有技术形成的MOS管的结构示意图。
需要说明的是，在现有技术的步骤13中，刻蚀第二氧化层时，采用刻蚀选择比很高的气体，即该气体在刻蚀第二氧化层的同时基本不刻蚀到氮化层；刻蚀氮化层时，也采用刻蚀选择比很高的气体，即该气体在刻蚀氮化层的同时基本不刻蚀到第一氧化层，这样就可以很好地对工艺进行控制，准确把握刻蚀时间。但是由于上述两步刻蚀由于采用了刻蚀选择比很高的气体，所以在刻蚀过程中会产生大量的有机聚合物(polymer)，这些聚合物附着在形成过程的ONO侧壁层上，阻碍ONO侧壁层的刻蚀，而且这些聚合物大大改变了刻蚀形成ONO侧壁层的刻蚀速率，因此形成的每个MOS管的ONO侧壁层的特征尺寸就会差异很大，ONO侧壁层的特征尺寸如图1中双向箭头所指示的范围。MOS管的ONO侧壁层的特征尺寸不均匀，意味着MOS管的饱和电流不均匀。根据常识，要求单位范围内的各个MOS管具有均匀的饱和电流，因此要求MOS管的ONO侧壁层的特征尺寸具有高的均匀性是本发明需要解决的关键问题。
发明内容
有鉴于此，本发明解决的技术问题是：提高MOS管ONO侧壁层的特征尺寸均匀性。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种金属氧化物半导体管的制作方法，该方法包括：
在半导体衬底上依次形成栅氧化层和多晶硅栅极；
在所述多晶硅栅极及半导体衬底的表面依次沉积第一氧化层、氮化层和第二氧化层；
各向异性刻蚀第二氧化层，刻蚀停止在氮化层上；
进行灰化和湿法去除刻蚀第二氧化层过程中产生的聚合物；
各向异性刻蚀氮化层，刻蚀停止在第一氧化层上；经过各向异性刻蚀，保留多晶硅栅极两侧的第一氧化层、氮化层和第二氧化层，形成氧化物-氮化物-氧化物ONO侧壁层；
以多晶硅栅极和ONO侧壁层为掩膜对半导体衬底进行离子注入，形成源漏极。
所述灰化采用氧气O2或者臭氧O3。
所述灰化进一步包括二亚胺N2H2和四氟化碳CF4。
所述灰化的反应腔内压力为300～1000毫托mt；O2或O3的流量为1000～8000标准立方厘米每分钟sccm，N2H2的流量为0～1000sccm，CF4的流量为0～100sccm。
所述湿法去除聚合物采用氨水和双氧水，然后采用盐酸和双氧水。
所述氨水、双氧水和水的比例范围为NH4OH∶H2O2∶H2O＝1∶2∶50～1∶2∶500；所述盐酸、双氧水和水的比例范围为HCl∶H2O2∶H2O＝1∶1∶50～1∶1∶300。
所述形成ONO侧壁层之后，形成源漏极之前，该方法进一步包括：去除多晶硅栅极两侧的第二氧化层。
所述去除多晶硅栅极两侧的第二氧化层采用稀氢氟酸，浓度为49％的氢氟酸与水的比例范围为49％HF∶H2O＝1∶100～1∶500。
由上述的技术方案可见，在形成ONO侧壁层的两步刻蚀之间加入聚合物的去除步骤，即在异向刻蚀第二氧化层和异向刻蚀氮化层的步骤之间加入聚合物的去除步骤，聚合物的有效去除，不再阻碍ONO侧壁层的继续刻蚀，也不会有聚合物附着在ONO侧壁层上，因此形成的每个MOS管的ONO侧壁层的特征尺寸大致相同，即MOS管的ONO侧壁层的特征尺寸均匀性很高。
附图说明
图1为现有技术形成的MOS管的结构示意图。
图2为本发明MOS管的制作方法的流程示意图。
图3为现有技术和本发明相比，所形成的NMOS管饱和电流均匀性的比较示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明MOS管的制作方法，包括以下步骤，流程示意图如图2所示。
步骤21、在半导体衬底100上依次形成栅氧化层101和多晶硅栅极102；
具体地，在半导体衬底100上依次生长栅氧化层和沉积多晶硅层，然后对多晶硅层和栅氧化层进行刻蚀，形成栅氧化层101和多晶硅栅极102。
步骤22、在所述多晶硅栅极102及半导体衬底100的表面依次沉积第一氧化层、氮化层和第二氧化层；
本发明实施例中，所沉积的第一氧化层的厚度为60～300埃，氮化层的厚度为120～500埃，第二氧化层的厚度为150～400埃。
步骤23、各向异性刻蚀第二氧化层，刻蚀停止在氮化层上；
步骤24、进行灰化和湿法去除刻蚀第二氧化层过程中产生的聚合物；
上述聚合物在刻蚀第二氧化层的过程中产生，为去除聚合物，灰化可以采用氧气(O2)或者臭氧(O3)；具体地，可以结合二亚胺(N2H2)和四氟化碳(CF4)进行灰化反应，其中，灰化反应时反应腔内的压力为300～1000毫托(mt)；O2(或O3)的流量为1000～8000标准立方厘米每分钟(sccm)，N2H2的流量为0～1000sccm，CF4的流量为0～100sccm。
湿法去除分为两步进行，第一步采用氨水和双氧水，第二步采用盐酸和双氧水，其中氨水、双氧水和水的比例范围为NH4OH∶H2O2∶H2O＝1∶2∶50～1∶2∶500；盐酸、双氧水和水的比例范围为HCl∶H2O2∶H2O＝1∶1∶50～1∶1∶300。
步骤25、各向异性刻蚀氮化层，刻蚀停止在第一氧化层上；经过各向异性刻蚀，保留多晶硅栅极102两侧的第一氧化层103、氮化层104和第二氧化层105，形成ONO侧壁层；
其中，沉积的第一氧化层很薄，所以经过氮化层的异向刻蚀，第一氧化层部分消耗，恰好形成位于多晶硅栅极102两侧的第一氧化层103。
步骤26、以多晶硅栅极102和ONO侧壁层为掩膜对半导体衬底100进行离子注入，形成源漏极106。
其中，如果形成PMOS管，PMOS管用空穴作为多数载流子，所以PMOS管的源极和漏极为P型，注入的离子为硼；如果形成NMOS管，NMOS管用电子作为多数载流子，所以NMOS管的源极和漏极为N型，注入的离子为磷。
刻蚀第二氧化层时，采用刻蚀选择比很高的气体，即该气体在刻蚀第二氧化层的同时基本不刻蚀到氮化层；刻蚀氮化层时，也采用刻蚀选择比很高的气体，即该气体在刻蚀氮化层的同时基本不刻蚀到第一氧化层，这样就可以很好地对工艺进行控制，准确把握刻蚀时间。
根据本发明MOS管的制作方法，在形成ONO侧壁层的两步刻蚀之间加入聚合物的去除步骤，聚合物的有效去除，不再阻碍ONO侧壁层的继续刻蚀，也不会有聚合物附着在ONO侧壁层上，因此形成的每个MOS管的ONO侧壁层的特征尺寸大致相同，即MOS管的ONO侧壁层的特征尺寸均匀性很高，从而达到了本发明的目的。需要说明的是，虽然在步骤25中刻蚀氮化层也会产生聚合物，但由于步骤24已经进行了聚合物去除，这时与现有技术相比，聚合物量已经大大减少，基本不会影响到侧壁层的特征尺寸，所以能够得到尺寸均匀的MOS管ONO侧壁层。
以NMOS管为例，图3为现有技术和本发明相比，所形成的NMOS管饱和电流均匀性的比较示意图。图3中，横坐标表示晶片ID，纵坐标表示饱和电流(微安每微米)，每条竖线上的点表示该晶片上所测量的多个NMOS管所对应的饱和电流值。从图3可以看出，在本实施例中，本发明中(左竖线表示)NMOS管饱和电流分布范围大约为500～610微安每微米，现有技术中(右竖线表示)NMOS管饱和电流分布范围大约为480～660微安每微米。也就是说采用本发明的方法后，所形成的NMOS管的饱和电流分布范围明显比现有技术的NMOS管的饱和电流分布范围窄。
均匀性指标sigma，指的是同一晶片上不同NMOS管的各个数据标准方差，代表着饱和电流均匀性，这个值越小越好，意味着饱和电流均匀性越高，也就是说NMOS管的ONO侧壁层的特征尺寸均匀性就越高。经过计算得到在上述实施例中，本发明中均匀性指标sigma＝23.9875，现有技术中均匀性指标sigma＝31.7708，明显说明采用本发明的方法后ONO侧壁层的特征尺寸均匀性大大提高。
进一步地，为了后续在形成MOS管之后，在MOS管上沉积层间介质层(ILD)时，使每个MOS管之间的ILD能够很好地填充，即具有好的空隙填充(gap fill)能力，本发明在形成ONO侧壁层后，将ONO侧壁层最外层的第二氧化层105去除，这样每个MOS管之间的间隔相对大一些，ILD填充时不会由于过窄的MOS管间隔，导致ILD填充不进去，而出现孔洞(vold)。
其中，第二氧化层105的去除采用稀氢氟酸，浓度为49％的氢氟酸(49％HF)与水(H2O)的比例范围为49％HF∶H2O＝1∶100～1∶500。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (8)
1.一种金属氧化物半导体管的制作方法，该方法包括：
在半导体衬底上依次形成栅氧化层和多晶硅栅极；
在所述多晶硅栅极及半导体衬底的表面依次沉积第一氧化层、氮化层和第二氧化层；
各向异性刻蚀第二氧化层，刻蚀停止在氮化层上；
进行灰化和湿法去除刻蚀第二氧化层过程中产生的聚合物；
各向异性刻蚀氮化层，刻蚀停止在第一氧化层上；经过各向异性刻蚀，保留多晶硅栅极两侧的第一氧化层、氮化层和第二氧化层，形成氧化物-氮化物-氧化物ONO侧壁层；
以多晶硅栅极和ONO侧壁层为掩膜对半导体衬底进行离子注入，形成源漏极。
2.如权利要求1所述的方法，其特征在于，所述灰化采用氧气O2或者臭氧O3。
3.如权利要求2所述的方法，其特征在于，所述灰化进一步包括二亚胺N2H2和四氟化碳CF4。
4.如权利要求3所述的方法，其特征在于，所述灰化的反应腔内压力为300～1000毫托mt；O2或O3的流量为1000～8000标准立方厘米每分钟sccm，N2H2的流量为0～1000sccm，CF4的流量为0～100sccm。
5.如权利要求1所述的方法，其特征在于，所述湿法去除聚合物采用氨水和双氧水，然后采用盐酸和双氧水。
6.如权利要求5所述的方法，其特征在于，所述氨水、双氧水和水的比例范围为NH4OH∶H2O2∶H2O＝1∶2∶50～1∶2∶500；所述盐酸、双氧水和水的比例范围为HCl∶H2O2∶H2O＝1∶1∶50～1∶1∶300。
7.如权利要求1所述的方法，其特征在于，所述形成ONO侧壁层之后，形成源漏极之前，该方法进一步包括：去除多晶硅栅极两侧的第二氧化层。
8.如权利要求7所述的方法，其特征在于，所述去除多晶硅栅极两侧的第二氧化层采用稀氢氟酸，浓度为49％的氢氟酸与水的比例范围为49％HF∶H2O＝1∶100～1∶500。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106120687A CN102569085A (zh) | 2010-12-29 | 2010-12-29 | 金属氧化物半导体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106120687A CN102569085A (zh) | 2010-12-29 | 2010-12-29 | 金属氧化物半导体管的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569085A true CN102569085A (zh) | 2012-07-11 |
Family
ID=46414192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010106120687A Pending CN102569085A (zh) | 2010-12-29 | 2010-12-29 | 金属氧化物半导体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569085A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851799A (zh) * | 2014-02-13 | 2015-08-19 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW428245B (en) * | 1999-06-04 | 2001-04-01 | United Microelectronics Corp | Method for cleaning via on the semiconductor wafer |
| US20030040192A1 (en) * | 2001-08-21 | 2003-02-27 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| CN1850363A (zh) * | 2005-12-05 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 去除刻蚀后聚合物的单片清洗装置及清洗方法 |
| US20090127627A1 (en) * | 2007-11-21 | 2009-05-21 | Renesas Technology Corp. | Semiconductor device and manufacturing method of the same |
| CN101853813A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
-
2010
- 2010-12-29 CN CN2010106120687A patent/CN102569085A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW428245B (en) * | 1999-06-04 | 2001-04-01 | United Microelectronics Corp | Method for cleaning via on the semiconductor wafer |
| US20030040192A1 (en) * | 2001-08-21 | 2003-02-27 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| CN1850363A (zh) * | 2005-12-05 | 2006-10-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 去除刻蚀后聚合物的单片清洗装置及清洗方法 |
| US20090127627A1 (en) * | 2007-11-21 | 2009-05-21 | Renesas Technology Corp. | Semiconductor device and manufacturing method of the same |
| CN101853813A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851799A (zh) * | 2014-02-13 | 2015-08-19 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
| CN104851799B (zh) * | 2014-02-13 | 2017-09-05 | 北大方正集团有限公司 | 一种变掺杂区的形成方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| TW201517167A (zh) | 使用同步射頻脈衝以蝕刻材料之方法 | |
| US9780000B2 (en) | Method for forming spacers for a transitor gate | |
| CN102446724B (zh) | 一种制作栅极的方法 | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| CN102569085A (zh) | 金属氧化物半导体管的制作方法 | |
| CN102034704A (zh) | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 | |
| US7666762B2 (en) | Method for fabricating semiconductor device | |
| CN101989576A (zh) | 半导体器件的制作方法 | |
| CN103187269A (zh) | 晶体管的形成方法 | |
| US7023046B2 (en) | Undoped oxide liner/BPSG for improved data retention | |
| CN102054778B (zh) | 互补金属氧化物半导体结构的制作方法 | |
| US20090068823A1 (en) | Plasma Ion Doping Method and Apparatus | |
| US20200013628A1 (en) | Self-limiting selective etching systems and methods | |
| CN105161414B (zh) | 栅极硬掩模层的去除方法 | |
| CN100585817C (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
| CN101752292B (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20010075177A (ko) | 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법 | |
| CN113539971B (zh) | 半导体结构及其形成方法 | |
| CN102810478B (zh) | 晶体管的形成方法 | |
| KR100933809B1 (ko) | 듀얼 게이트 산화막 형성 방법 | |
| KR100792401B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN106876322A (zh) | 一种硅的深沟槽形成方法和半导体结构 | |
| CN102842505B (zh) | 一种场效应管及场效应管制造方法 | |
| KR100348313B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |