CN102810478B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN102810478B CN102810478B CN201110145405.0A CN201110145405A CN102810478B CN 102810478 B CN102810478 B CN 102810478B CN 201110145405 A CN201110145405 A CN 201110145405A CN 102810478 B CN102810478 B CN 102810478B
- Authority
- CN
- China
- Prior art keywords
- side wall
- opening
- transistor
- semiconductor substrate
- sacrifice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种晶体管的形成方法,包括提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;形成覆盖所述栅极结构两侧和第一开口的侧壁的第一牺牲侧墙、以及覆盖所述第一牺牲侧墙的第二牺牲侧墙;以所述第一牺牲侧墙、第二牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;去除所述第一牺牲侧墙和第二牺牲侧墙;刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;去除所述保护层。本发明实施例形成的晶体管的第二开口的深度均匀一致,晶体管的稳定性高。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管的形成方法。
背景技术
在超大规模集成电路中,通常采用应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner),在PMOS晶体管上形成压应力衬垫层(compressive stress liner),从而增大NMOS晶体管和PMOS晶体管的载流子迁移率,增大了驱动电流,提高了电路的响应速度。据研究,使用双应力衬垫技术的集成电路能够带来24%的速度提升。
现有技术中,晶体管的形成方法为:
请参考图1,提供半导体衬底100,形成位于所述半导体衬底100表面栅绝缘层103,形成覆盖所述栅绝缘层103的栅电极层105,在所述半导体衬底100表面形成与位于所述栅绝缘层103、栅电极层105两侧且与其接触的侧墙107;
请参考图2,以所述侧墙107为掩膜在所述半导体衬底100内形成第一开口111;
请参考图3,采用湿法刻蚀工艺刻蚀所述第一开口底部和侧壁的半导体衬底100形成第二开口112;
请参考图4,在所述第二开口112内填充满硅锗,形成应力层113。
现有技术中,对于不同特征尺寸的第一开口,在采用湿法刻蚀工艺刻蚀所述第一开口底部和侧壁的半导体衬底形成第二开口后形成的晶体管的性能不稳定。
更多关于晶体管及其形成方法见公开号为“CN101789447A”的申请文件。
发明内容
本发明解决的问题是提供一种增强晶体管的稳定性的晶体管的形成方法。
为解决上述问题,本发明提供了一种晶体管的形成方法,包括:
提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;
形成覆盖所述栅极结构两侧和第一开口的侧壁的第一牺牲侧墙、以及覆盖所述第一牺牲侧墙的第二牺牲侧墙;
以所述第一牺牲侧墙、第二牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
去除所述第一牺牲侧墙和第二牺牲侧墙;
刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
去除所述保护层。
可选地,所述栅极结构包括:位于所述半导体衬底表面的栅介质层、位于所述栅介质层表面的栅电极层及位于所述栅介质层和栅电极层两侧的半导体衬底表面的侧墙。
可选地,所述栅电极层的材料为多晶硅或金属材料。
可选地,所述第一牺牲侧墙的材料与侧墙的材料不同,且所述第二牺牲侧墙的材料与第一牺牲侧墙、保护层的材料不同。
可选地,所述第一牺牲侧墙的材料为多晶硅,第二牺牲侧墙的材料为氮化硅或所述第一牺牲侧墙的材料为氧化硅,第二牺牲侧墙的材料为氮化硅。所述保护层的材料为氧化硅,所述保护层的厚度为50~200
可选地,所述保护层的形成工艺为等离子体氧化工艺或热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
可选地,去除所述保护层的方法为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
可选地,去除所述第一牺牲侧墙和第二牺牲侧墙的方法为湿法刻蚀或等离子体轰击去除工艺。
可选地,所述第一开口的深度为500~700所述第一开口的形成工艺为干法刻蚀。
可选地,所述第二开口的形状为“∑”,所述第二开口的形成工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为四甲基氢氧化氨。
与现有技术相比,本发明的实施例具有以下优点:
本发明实施例的在形成第二开口之前,氧化所述第一开口底部的半导体衬底生成保护层,所述保护层可以作为湿法刻蚀形成第二开口时的刻蚀阻挡层,由于有保护层对所述保护层以下的半导体衬底进行保护,因此即使第一开口的特征尺寸不同,形成的第二开口的深度仍然保持一致,使得晶体管的稳定性增强。
进一步的,本发明的实施例在形成所述保护层之前,还在栅极结构两侧和第一开口的侧壁形成第一牺牲侧墙和第二牺牲侧墙,所述第一牺牲侧墙和第二牺牲侧墙在后续形成保护层时,保护所述第一开口侧壁的半导体衬底没有被氧化,利于后续形成“∑”形状的第二开口,增加晶体管的沟道区的应力,提高载流子迁移率,从而加快晶体管的响应速度。
附图说明
图1~图4是现有技术的晶体管的形成方法的剖面结构的过程示意图;
图5是本发明实施例的晶体管的形成方法的流程示意图;
图6~图11是本发明实施例的晶体管的形成方法的剖面结构的过程示意图。
具体实施方式
由背景技术可知,现有的晶体管的形成方法在形成第一开口后,直接采用湿法刻蚀形成第二开口,由于所述第一开口的特征尺寸不同,造成后续形成的第二开口的深浅不一,影响晶体管的稳定性。
本发明实施例的发明人发现,现有技术的晶体管的形成方法造成晶体管的性能不稳定的原因是,特征尺寸大的第一开口的底部刻蚀的速度较快,因此与特征尺寸大的第一开口对应的第二开口的深度大于与特征尺寸小的第一开口对应的第二开口的深度,形成的第二开口的深浅不一,导致了晶体管的性能不稳定。本发明实施例的发明人经过研究后发现,在第一开口的底部形成一层保护层,所述保护层作为后续形成第二开口时的刻蚀阻挡层,使得保护层底部的半导体衬底不被刻蚀,从而使得形成的第二开口具有相同的深度,增强晶体管的稳定性。
为了使本领域技术人员更好的理解本发明,下面结合附图以及具体实施例对本发明进行详细说明。
需要说明的是,本发明所提供的晶体管形成方法既可以用于形成PMOS晶体管,也可以用于形成NMOS晶体管,在形成PMOS晶体管和形成NMOS晶体管的工艺中,不同之处在于应力层的材料不一样。
本发明实施例的发明人提供了一种晶体管的形成方法,请参考图5,包括:
步骤S201,提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;
步骤S203,形成覆盖所述栅极结构两侧和第一开口的侧壁的第一牺牲侧墙、以及覆盖所述第一牺牲侧墙的第二牺牲侧墙;
步骤S205,以所述第一牺牲侧墙、第二牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
步骤S207,去除所述第一牺牲侧墙和第二牺牲侧墙;
步骤S209,刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
步骤S211,去除所述保护层,填充满所述第二开口形成应力层。
执行步骤S201,请参考图6,提供半导体衬底300,形成位于所述半导体衬底300表面的栅极结构(未标示),以所述栅极结构为掩膜在所述半导体衬底300内形成第一开口311。
所述半导体衬底300为单晶硅。在本发明的实施例中,所述半导体衬底300的晶向为<100>或<110>。
所述栅极结构包括位于所述半导体衬底300表面的栅介质层303、位于所述栅介质层303表面的栅电极层305及位于所述栅介质层303和栅电极层305两侧的半导体衬底300表面的侧墙307。
其中,所述栅介质层303的材料为二氧化硅或高K(high-k)材料;所述栅电极层305的材料为多晶硅或金属材料,所述金属材料的选择与晶体管的类型有关,例如PMOS晶体管所选用的金属为TiN、TaN、Ti和Al的组合,NMOS晶体管所选用的金属为TiAl、TiN、Ti和Al的组合;所述侧墙307的材料为氮化硅。
所述栅极结构的形成步骤为:采用沉积工艺或者热氧化工艺在所述半导体衬底300表面形成栅介质层303;采用沉积工艺,例如物理或化学沉积工艺在所述栅介质层303表面形成栅电极层305;采用沉积、刻蚀工艺在所述栅介质层303和栅电极层305两侧且与其接触的半导体衬底300表面形成侧墙307。
所述半导体衬底300内形成有多个第一开口311,所述第一开口311的特征尺寸可以相同,也可以不同;所述第一开口311的深度相同,为500~700所述第一开口311的形成工艺为干法刻蚀。所述第一开口311的形成步骤为:以所述栅极结构为掩膜,采用干法刻蚀工艺刻蚀所述半导体衬底300,形成第一开口311。
需要说明的是,所述特征尺寸指的是第一开口311沿半导体衬底300表面的方向的长度。在本发明的实施例中,多个第一开口311的特征尺寸不同。
执行步骤S203,请参考图7,形成覆盖所述栅极结构两侧和第一开口311的侧壁的第一牺牲侧墙313、以及覆盖所述第一牺牲侧墙313的第二牺牲侧墙315。
所述第一牺牲侧墙313和第二牺牲侧墙315用于保护第一开口311的侧壁的半导体衬底300在后续形成保护层时不被氧化。为了避免后续去除所述第一牺牲侧墙313时,破坏了栅极结构的侧墙307和后续形成的保护层,所述第一牺牲侧墙313的材料应该与侧墙307的材料不同,且所述第二牺牲侧墙315的材料与第一牺牲侧墙313、保护层的材料不同。在本发明的实施例中,所述第一牺牲侧墙313的材料为多晶硅,在后续形成保护层时,所述第一牺牲侧墙313极易被氧化成氧化硅,使得后续去除第一牺牲侧墙313时保护层也遭到破坏,影响形成的晶体管的性能。因此,为避免第一牺牲侧墙313被氧化,还需要形成覆盖所述第一牺牲侧墙313的氮化硅薄膜作为第二牺牲侧墙315。
在本发明的另一实施例中,所述第一牺牲侧墙313的材料为氧化硅,所述第一牺牲侧墙313的材料与后续形成的保护层的材料相同,若只在栅极结构两侧形成第一牺牲侧墙313,则在后续去除第一牺牲侧墙313时会破坏保护层,影响形成的晶体管的性能。因此,为避免后续去除所述第一牺牲侧墙313时破坏到保护层,所述第一牺牲侧墙313的厚度小于后续形成的作为保护层的氧化硅的厚度,且还需要形成覆盖所述第一牺牲侧墙313的氮化硅薄膜作为第二牺牲侧墙315。
其中,所述第一牺牲侧墙313的形成步骤为:采用沉积工艺,例如物理、化学气相沉积或原子气相沉积工艺形成覆盖所述栅极结构两侧和第一开口311的侧壁的第一牺牲薄膜,然后采用回刻蚀工艺刻蚀所述第一牺牲薄膜形成第一牺牲侧墙313。
所述第二牺牲层315的形成工艺为沉积、刻蚀工艺。具体形成步骤参考所述第一牺牲侧墙313的形成步骤。
需要说明的是,在本发明的其他实施例中,也可以先在所述栅极结构两侧沉积第一牺牲薄膜和第二牺牲薄膜,然后采用回刻蚀工艺刻蚀所述第一牺牲薄膜、第二牺牲薄膜形成第一牺牲侧墙和第二牺牲侧墙。
执行步骤S205,请参考图8,以所述第一牺牲侧墙313、第二牺牲侧墙315为掩膜氧化所述第一开口311底部的半导体衬底300形成保护层317。
所述保护层317的材料为氧化硅,用于作为后续刻蚀形成第二开口时的刻蚀阻挡层,保护后续形成第二开口时保护层317底部的半导体衬底300不被刻蚀,形成的第二开口的深度均匀一致。
本发明实施例的发明人经过研究后发现,所述保护层317的厚度的大小与是否能够很好的保护所述保护层317底部的半导体衬底300有关。所述保护层317的厚度太薄,不能很好的保护所述保护层317底部的半导体衬底300;所述保护层317的厚度太厚,不利于节省工艺时间,因此,在本发明的实施例中,所述保护层317的厚度为50~200
在本发明的一个实施例中,所述保护层317的形成工艺为热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
在本发明的另一实施例中,所述保护层317的形成工艺为等离子体氧化工艺,具体为:在射频等离子体环境中通入氧气,氧化所述单晶硅形成氧化薄膜,作为保护层。
执行步骤S207,请参考图9,依次去除第二牺牲侧墙和所述第一牺牲侧墙。
依次去除第二牺牲侧墙和第一牺牲侧墙,暴露出第一开口311侧壁的半导体衬底300,利于后续形成第二开口。
在本发明的实施例中,以所述第一牺牲侧墙为多晶硅,第二牺牲侧墙的材料为氮化硅为例,所述去除第二牺牲侧墙和所述第一牺牲侧墙的工艺为湿法刻蚀,具体步骤为:采用磷酸去除所述第二牺牲侧墙,暴露出第一牺牲侧墙;采用硝酸和氢氟酸的混合液或者氨水去除所述第一牺牲侧墙,暴露出栅极结构。
在本发明的另一实施例中,所述第一牺牲侧墙为氧化硅,第二牺牲侧墙的材料为氮化硅,所述去除第二牺牲侧墙和所述第一牺牲侧墙的工艺为湿法刻蚀,具体步骤为:采用磷酸去除所述第二牺牲侧墙,暴露出第一牺牲侧墙;采用氢氟酸去除所述第一牺牲侧墙,暴露出栅极结构。
需要说明的是,在本发明的又一实施例中,所述去除第二牺牲侧墙和所述第一牺牲侧墙的工艺还可以为等离子体轰击去除工艺。
执行步骤S209,请参考图10,刻蚀所述第一开口侧壁的半导体衬底300形成第二开口319。
所述第二开口319的形状为“∑”,用于使得第二开口319更加靠近沟道区,使得沟道区的应力增大,提高载流子的迁移率,从而提高晶体管的响应速率。本发明实施例的发明人经过研究后发现,湿法刻蚀工艺中采用的化学试剂在腐蚀半导体衬底300的单晶硅时,对于不同晶向的单晶硅的腐蚀速率不同,可以形成形状为“∑”的第二开口319。
在本发明的实施例中,以沿<100>晶向生长的单晶硅的半导体衬底300为例,采用四甲基氢氧化氨(TMAH)的化学试剂对第一开口的侧壁的半导体衬底300进行腐蚀,所述化学试剂沿晶向为<110>腐蚀半导体衬底300的速度最快,沿<110>晶向的半导体衬底300被腐蚀的厚度为15~20nm,而沿其他晶向的腐蚀速率较小,且晶向为<111>方向的腐蚀速率最小,最终形成“∑”形状的第二开口319。
在湿法刻蚀形成第二开口319时,由于有保护层317的保护,所述保护层317底部的半导体衬底300不会被腐蚀,从而使得形成的第二开口319的深度均匀一致,不存在深浅不一的情况,晶体管的稳定性好。
执行步骤S211,请参考图11,去除所述保护层,填充满所述第二开口形成应力层321。
去除所述保护层的工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
在去除所述保护层后,向所述第二开口中填充锗硅,形成应力层321。由于硅、锗具有相同的晶格结构,即“金刚石”结构,在室温下,锗的晶格常数大于硅的晶格常数,所以对于PMOS晶体管,在第二开口内形成硅锗(SiGe),可以引入硅和锗硅之间晶格失配形成的压应力,进一步提高压应力,提高PMOS晶体管的性能。相应地,对于NMOS晶体管,在第二开口内形成碳硅(SiC)可以引入硅和碳硅之间晶格失配形成的拉应力,进一步提高拉应力,提高NMOS晶体管的性能。
综上,本发明实施例的在形成第二开口之前,氧化所述第一开口底部的半导体衬底生成保护层,所述保护层可以作为湿法刻蚀形成第二开口时的刻蚀阻挡层,由于有保护层对所述保护层以下的半导体衬底进行保护,因此即使第一开口的特征尺寸不同,形成的第二开口的深度仍然保持一致,使得晶体管的稳定性增强。
进一步的,本发明的实施例在形成所述保护层之前,还在栅极结构两侧和第一开口的侧壁形成第一牺牲侧墙和第二牺牲侧墙,所述第一牺牲侧墙和第二牺牲侧墙在后续形成保护层时,保护所述第一开口侧壁的半导体衬底没有被氧化,利于后续形成“∑”形状的第二开口,增加晶体管的沟道区的应力,提高载流子迁移率,从而加快晶体管的响应速度。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (11)
1.一种晶体管的形成方法,包括:
提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成多个第一开口,至少部分所述第一开口的特征尺寸不同;
其特征在于,还包括:
形成覆盖所述栅极结构两侧和第一开口的侧壁的第一牺牲侧墙、以及覆盖所述第一牺牲侧墙的第二牺牲侧墙;
以所述第一牺牲侧墙、第二牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
去除所述第一牺牲侧墙和第二牺牲侧墙;
刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
去除所述保护层。
2.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述栅极结构包括:位于所述半导体衬底表面的栅介质层、位于所述栅介质层表面的栅电极层及位于所述栅介质层和栅电极层两侧的半导体衬底表面的侧墙。
3.一种如权利要求2所述的晶体管的形成方法,其特征在于,所述栅电极层的材料为多晶硅或金属材料。
4.一种如权利要求2所述的晶体管的形成方法,其特征在于,所述第一牺牲侧墙的材料与侧墙的材料不同,且所述第二牺牲侧墙的材料与第一牺牲侧墙、保护层的材料不同。
5.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述第一牺牲侧墙的材料为多晶硅,第二牺牲侧墙的材料为氮化硅或所述第一牺牲侧墙的材料为氧化硅,第二牺牲侧墙的材料为氮化硅。
6.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述保护层的材料为氧化硅,所述保护层的厚度为
7.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述保护层的形成工艺为等离子体氧化工艺或热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
8.一种如权利要求1所述的晶体管的形成方法,其特征在于,去除所述保护层的方法为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
9.一种如权利要求1所述的晶体管的形成方法,其特征在于,去除所述第一牺牲侧墙和第二牺牲侧墙的方法为湿法刻蚀或等离子体轰击去除工艺。
10.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述第一开口的深度为所述第一开口的形成工艺为干法刻蚀。
11.一种如权利要求1所述的晶体管的形成方法,其特征在于,所述第二开口的形状为“∑”,所述第二开口的形成工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为四甲基氢氧化氨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110145405.0A CN102810478B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110145405.0A CN102810478B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102810478A CN102810478A (zh) | 2012-12-05 |
CN102810478B true CN102810478B (zh) | 2015-03-11 |
Family
ID=47234158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110145405.0A Active CN102810478B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102810478B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117690927B (zh) * | 2024-02-04 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845048A (en) * | 1986-06-12 | 1989-07-04 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
CN1832131A (zh) * | 2005-02-28 | 2006-09-13 | 海力士半导体有限公司 | 制造半导体器件的方法 |
CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101872725A (zh) * | 2009-04-23 | 2010-10-27 | 中国台湾积体电路制造股份有限公司 | 半导体结构的制造方法与半导体元件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784076B2 (en) * | 2002-04-08 | 2004-08-31 | Micron Technology, Inc. | Process for making a silicon-on-insulator ledge by implanting ions from silicon source |
US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
-
2011
- 2011-05-31 CN CN201110145405.0A patent/CN102810478B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4845048A (en) * | 1986-06-12 | 1989-07-04 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device |
CN1832131A (zh) * | 2005-02-28 | 2006-09-13 | 海力士半导体有限公司 | 制造半导体器件的方法 |
CN101355035A (zh) * | 2007-07-27 | 2009-01-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
CN101872725A (zh) * | 2009-04-23 | 2010-10-27 | 中国台湾积体电路制造股份有限公司 | 半导体结构的制造方法与半导体元件 |
Also Published As
Publication number | Publication date |
---|---|
CN102810478A (zh) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI484633B (zh) | 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法 | |
US20080233722A1 (en) | Method of forming selective area compound semiconductor epitaxial layer | |
CN102810481B (zh) | 半导体器件的制造方法 | |
US8232171B2 (en) | Structure with isotropic silicon recess profile in nanoscale dimensions | |
CN104616979B (zh) | 半导体器件的形成方法 | |
US8450167B2 (en) | Method of fabricating semiconductor devices | |
US20090075441A1 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
CN101393862B (zh) | 栅极侧壁层的制造方法及半导体器件的制造方法 | |
CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
CN103779278A (zh) | Cmos管的形成方法 | |
CN103871968A (zh) | Mos晶体管的制作方法 | |
US10153349B2 (en) | Methods and structures for a split gate memory cell structure | |
CN103367399B (zh) | 晶体管及晶体管的形成方法 | |
US20070161244A1 (en) | Method and apparatus for post silicide spacer removal | |
CN102810478B (zh) | 晶体管的形成方法 | |
CN102810513B (zh) | 晶体管的形成方法 | |
CN102487006B (zh) | 半导体器件及其形成方法 | |
CN102867749B (zh) | Mos晶体管的形成方法 | |
CN103187269A (zh) | 晶体管的形成方法 | |
CN102856258B (zh) | 半导体器件的形成方法 | |
CN102956456B (zh) | 一种半导体器件的制造方法 | |
CN105826232B (zh) | 半导体结构的形成方法 | |
CN103794482A (zh) | 金属栅极的形成方法 | |
CN103367159A (zh) | 半导体结构的形成方法 | |
CN102479721B (zh) | 晶体管及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |