CN117690927B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN117690927B CN117690927B CN202410154885.4A CN202410154885A CN117690927B CN 117690927 B CN117690927 B CN 117690927B CN 202410154885 A CN202410154885 A CN 202410154885A CN 117690927 B CN117690927 B CN 117690927B
- Authority
- CN
- China
- Prior art keywords
- side wall
- voltage
- low
- medium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 31
- 238000005137 deposition process Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 139
- 230000000694 effects Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 1
- 229960004583 pranlukast Drugs 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及一种半导体结构及其制备方法，半导体结构包括中压晶体管以及低压晶体管，中压晶体管包括位于衬底上的中压有源层，以及位于中压有源层两侧的中压侧墙结构；中压侧墙结构包括沿远离中压有源层依次层叠的第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及第四子中压侧墙；低压晶体管包括位于衬底上的低压有源层，以及位于低压有源层两侧的低压侧墙结构；低压侧墙结构包括沿远离低压有源层依次层叠的第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙；其中，沿第一方向相邻的中压晶体管之间的距离大于沿第一方向相邻的低压晶体管之间的距离。能够实现在中压晶体管有较快响应速度的同时，低压晶体管有较低的功耗和稳定性。
Description
技术领域
本申请涉及半导体制造技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
在金属氧化物半导体场效应晶体管（Metal Oxide Semiconductor Field EffectTransistor，MOSFET，简称MOS）中，响应速度和稳定性通常是需要进行权衡的两个方面。提高响应速度可能会对稳定性产生一些影响，而增强稳定性又可能会牺牲一部分响应速度。
而现有芯片技术中，通常会涉及不同器件之间性能需求不同的情况，例如在中压MOS管与低压MOS管之间，需要中压MOS管有较快响应速度的同时，也需要低压MOS管有较低的功耗和稳定性。此时，侧墙结构往往是MOS管结构中控制电场和影响器件稳定性的重点。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体结构及其制备方法，能够实现在中压晶体管有较快响应速度的同时，低压晶体管有较低的功耗和稳定性。
为了解决上述技术问题及其他问题，根据一些实施例，本申请的一方面提供了一种半导体结构，包括中压晶体管以及低压晶体管，中压晶体管包括位于衬底上的中压有源层，以及位于中压有源层两侧的中压侧墙结构；中压侧墙结构包括沿远离中压有源层依次层叠的第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及第四子中压侧墙；低压晶体管包括位于衬底上的低压有源层，以及位于低压有源层两侧的低压侧墙结构；低压侧墙结构包括沿远离低压有源层依次层叠的第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙；其中，沿第一方向相邻的中压晶体管之间的距离大于沿第一方向相邻的低压晶体管之间的距离。
在一些实施例中，第三子中压侧墙延伸覆盖衬底的上表面。
在一些实施例中，第一子中压侧墙包括氮化硅层；第二子中压侧墙包括氧化硅层；第三子中压侧墙包括氮化硅层；第四子中压侧墙包括氮氧化硅层。
根据一些实施例，本申请的另一方面提供了一种半导体结构的制备方法，在一些实施例中，包括：
提供衬底，衬底上包括中压有源层以及低压有源层，沿第一方向相邻的中压有源层之间的距离大于沿第一方向相邻的低压有源层之间的距离；
于中压有源层的两侧形成中压初始侧墙结构，中压初始侧墙结构包括沿远离中压有源层依次层叠的第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及初始侧墙层；
于低压有源层的两侧形成低压初始侧墙结构，低压初始侧墙结构包括低压侧墙结构以及牺牲侧墙层，低压侧墙结构包括沿远离低压有源层依次层叠的第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙，低压有源层与低压侧墙结构构成低压晶体管；
去除牺牲侧墙层及部分初始侧墙层，剩余的初始侧墙层构成第四子中压侧墙，第四子中压侧墙与第一子中压侧墙、第二子中压侧墙以及第三子中压侧墙共同构成中压侧墙结构，中压侧墙结构与中压有源层构成中压晶体管。
在一些实施例中，去除牺牲侧墙层及部分初始侧墙层基于一次性刻蚀工艺。
在一些实施例中，形成中压初始侧墙结构与形成低压初始侧墙结构基于一次性沉积工艺。
在一些实施例中，去除牺牲侧墙层及部分初始侧墙层，包括：
形成沿衬底厚度方向层叠的第一牺牲层及第二牺牲层，第一牺牲层覆盖低压有源层的顶面、低压初始侧墙结构的外表面、中压有源层的顶面、中压初始侧墙结构的外表面以及衬底的上表面；
形成刻蚀缝隙，刻蚀缝隙位于衬底与相邻的低压晶体管之间的第一牺牲层之间；
基于刻蚀缝隙去除牺牲侧墙层，并去除第一牺牲层、第二牺牲层以及部分初始侧墙层。
在一些实施例中，基于刻蚀缝隙去除牺牲侧墙层，并去除第一牺牲层、第二牺牲层以及部分初始侧墙层之前，方法还包括：回刻第二牺牲层，以使第二牺牲层沿衬底厚度方向的厚度小于第二牺牲层沿第一方向的厚度。
在一些实施例中，形成刻蚀缝隙，包括：采用退火工艺处理半导体结构，以形成刻蚀缝隙。
本发明意想不到的技术效果是：通过设置沿第一方向相邻的中压晶体管之间的距离大于沿第一方向相邻的低压晶体管之间的距离，使二者具有不同的侧墙结构。由于低压晶体管中，低压侧墙结构包括第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙，能够提供更好的传导特性和稳定性，从而改善器件的整体性能和可靠性。由于中压晶体管中，中压侧墙结构包括第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及第四子中压侧墙，增加的第四子中压侧墙能够提供更好的电场控制能力，并且减少侧壁效应，从而改善器件的开关特性和电流控制。如此，由于具有四层子侧墙的中压侧墙结构具有较小的通道侧壁电容，有利于提高器件速度；并且，更小的侧壁电容能够加快载流子的响应和移动，从而实现更快的开关速度和更短的响应时间。因此，本实施例中的半导体结构，在中压晶体管有较快响应速度的同时，低压晶体管有较低的功耗和稳定性。并且，本实施例中的半导体结构的制备方法不需要用到额外的光罩，工艺简单，应用成本较低。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开一实施例中提供的一种半导体结构的截面示意图；
图2为本公开一实施例中提供的一种半导体结构制备方法的流程示意图；
图3为本公开一实施例中提供的一种半导体结构制备方法中步骤S10、步骤S30、步骤S50所得结构的截面示意图；
图4为本公开一实施例中提供的一种半导体结构制备方法中步骤S71及S73所得结构的截面示意图；
图5为本公开一实施例中提供的一种半导体结构制备方法中步骤S74所得结构的截面示意图；
图6为本公开一实施例中提供的一种半导体结构制备方法中步骤S75所得结构的截面示意图。
附图标记说明：
10、衬底；20、中压晶体管；21、中压有源层；22、中压侧墙结构；221、第一子中压侧墙；222、第二子中压侧墙；223、第三子中压侧墙；224、第四子中压侧墙；23、中压初始侧墙结构；231、初始侧墙层；30、低压晶体管；31、低压有源层；32、低压侧墙结构；321、第一子低压侧墙；322、第二子低压侧墙；323、第三子低压侧墙；33、低压初始侧墙结构；331、牺牲侧墙层；41、第一牺牲层；42、第二牺牲层；50、刻蚀缝隙。
具体实施方式
为了便于理解本申请，下面将参阅相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参考图1，根据一些实施例，本申请的一方面提供了一种半导体结构，包括中压晶体管20以及低压晶体管30，中压晶体管20包括位于衬底10上的中压有源层21，以及位于中压有源层21两侧的中压侧墙结构22；中压侧墙结构22包括沿远离中压有源层21依次层叠的第一子中压侧墙221、第二子中压侧墙222、第三子中压侧墙223以及第四子中压侧墙224；低压晶体管30包括位于衬底10上的低压有源层31，以及位于低压有源层31两侧的低压侧墙结构32；低压侧墙结构32包括沿远离低压有源层31依次层叠的第一子低压侧墙321、第二子低压侧墙322以及第三子低压侧墙323；其中，沿第一方向相邻的中压晶体管20之间的距离D1大于沿第一方向相邻的低压晶体管30之间的距离D2。
请继续参考图1，在上述实施例的半导体结构中，通过设置沿第一方向相邻的中压晶体管20之间的距离大于沿第一方向相邻的低压晶体管30之间的距离，使二者具有不同的侧墙结构。由于低压晶体管30中，低压侧墙结构32包括第一子低压侧墙321、第二子低压侧墙322以及第三子低压侧墙323，能够提供更好的传导特性和稳定性，从而改善器件的整体性能和可靠性。由于中压晶体管20中，中压侧墙结构22包括第一子中压侧墙221、第二子中压侧墙222、第三子中压侧墙223以及第四子中压侧墙224，增加的第四子中压侧墙224能够提供更好的电场控制能力，并且减少侧壁效应，从而改善器件的开关特性和电流控制。如此，由于具有四层子侧墙的中压侧墙结构22具有较小的通道侧壁电容，有利于提高器件速度；并且，更小的侧壁电容能够加快载流子的响应和移动，从而实现更快的开关速度和更短的响应时间。因此，本实施例中的半导体结构，在中压晶体管20有较快响应速度的同时，低压晶体管30有较低的功耗和稳定性。
示例地，第一方向可以为如图1所示的X方向。Y方向为衬底10的厚度方向，并与X方向垂直。
示例地，沿第一方向相邻的中压晶体管20之间的距离D1，可以为沿第一方向相邻的中压有源区之间的距离D1；相应地，沿第一方向相邻的低压晶体管30之间的距离D2，可以为沿第一方向相邻的低压有源区之间的距离D2。
请继续参考图1，在一些实施例中，第三子中压侧墙223延伸覆盖衬底10的上表面，能够在形成中压晶体管20时，保证第三子中压侧墙223与衬底10之间不产生缝隙，从而确保第四子中压侧墙224不被刻蚀。并且，第三子中压侧墙223延伸覆盖衬底10的上表面，有利于中压晶体管20的电性调整。
请继续参考图1，在一些实施例中，中压侧墙结构22与低压侧墙结构32的制备过程至少共用一次性刻蚀工艺。可以理解，中压晶体管20以及低压晶体管30形成在同一衬底10上，中压侧墙结构22与低压侧墙结构32的制备过程至少共用一次性刻蚀工艺，能够简化工艺流程。
请继续参考图1，在一些实施例中，第一子中压侧墙221包括氮化硅层；第二子中压侧墙222包括氧化硅层；第三子中压侧墙223包括氮化硅层；第四子中压侧墙224包括氮氧化硅层。相较于相关技术中的ONO侧墙结构，增加的氮氧化硅层第四子中压侧墙224能够提供更好的电场控制能力，并且减少侧壁效应，从而改善器件的开关特性和电流控制。由于具有ONON四层子侧墙的中压侧墙结构22具有较小的通道侧壁电容，有利于提高器件速度；并且，更小的侧壁电容能够加快载流子的响应和移动，从而实现更快的开关速度和更短的响应时间。
请继续参考图1，在一些实施例中，第一子低压侧墙321包括氮化硅层；第二子低压侧墙322包括氧化硅层，第三子低压侧墙323包括氮化硅层。ONO结构能够提供更好的传导特性和稳定性，从而改善器件的整体性能和可靠性。因此，能够实现在中压晶体管20有较快响应速度的同时，低压晶体管30有较低的功耗和稳定性。
请继续参考图1，在一些实施例中，第四子中压侧墙224沿第一方向的厚度为115埃至135埃，例如，第四子中压侧墙224沿第一方向的厚度为115埃、120埃、125埃、135埃或135埃等。
本公开还提供了一种半导体结构的制备方法，用于制备上述半导体结构。
请参考图2至图6结合进行理解，根据一些实施例，半导体结构的制备方法包括：
步骤S10：如图3所示，提供衬底10，衬底10上包括中压有源层21以及低压有源层31，沿第一方向相邻的中压有源层21之间的距离D1大于沿第一方向相邻的低压有源层31之间的距离D2；
步骤S30：如图3所示，于中压有源层21的两侧形成中压初始侧墙结构23，中压初始侧墙结构23包括沿远离中压有源层21依次层叠的第一子中压侧墙221、第二子中压侧墙222、第三子中压侧墙223以及初始侧墙层231；
步骤S50：如图3所示，于低压有源层31的两侧形成低压初始侧墙结构33，低压初始侧墙结构33包括低压侧墙结构32以及牺牲侧墙层331，低压侧墙结构32包括沿远离低压有源层31依次层叠的第一子低压侧墙321、第二子低压侧墙322以及第三子低压侧墙323，低压有源层31与低压侧墙结构32构成低压晶体管30；
步骤S70：如图4至图6所示，去除牺牲侧墙层331及部分初始侧墙层231，剩余的初始侧墙层231构成第四子中压侧墙224，第四子中压侧墙224与第一子中压侧墙221、第二子中压侧墙222以及第三子中压侧墙223共同构成中压侧墙结构22，中压侧墙结构22与中压有源层21构成中压晶体管20。
应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，虽然图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一些实施例中，在步骤S10中，衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10是为制作半导体器件提供机械支撑和电性能的半导体结构，衬底10可以为单层结构，也可以为多层结构。例如，衬底10可以为III/V半导体衬底10或II/VI半导体衬底10。本领域的技术人员可以根据衬底10上形成的晶体管类型选择衬底10的类型，因此衬底10的类型不应限制本公开的保护范围。
示例地，在步骤S30中，第一子中压侧墙221沿第一方向的厚度为15埃至25埃，例如，第一子中压侧墙221沿第一方向的厚度为15埃、17.5埃、20埃、22.5埃或25埃等；第二子中压侧墙222沿第一方向的厚度为50埃至70埃，例如，第二子中压侧墙222沿第一方向的厚度为50埃、55埃、60埃、65埃或70埃等；第三子中压侧墙223沿第一方向的厚度为80埃至120埃，例如，第三子中压侧墙223沿第一方向的厚度为80埃、90埃、100埃、110埃或120埃等，第三子中压侧墙223延伸覆盖衬底10的部分沿衬底10厚度方向的厚度为100埃至140埃，例如，第三子中压侧墙223延伸覆盖衬底10的部分沿衬底10厚度方向的厚度为100埃、110埃、120埃、130埃或140埃等；初始侧墙层231沿第一方向的厚度为140埃至160埃，例如，初始侧墙层231沿第一方向的厚度为140埃、145埃、150埃、155埃或160埃等。
示例地，第一子低压侧墙321沿第一方向的厚度为15埃至25埃，例如，第一子低压侧墙321沿第一方向的厚度为15埃、17.5埃、20埃、22.5埃或25埃等；第二子低压侧墙322沿第一方向的厚度为50埃至70埃，例如，第二子低压侧墙322沿第一方向的厚度为50埃、55埃、60埃、65埃或70埃等；第三子低压侧墙323沿第一方向的厚度为80埃至120埃，例如，第三子低压侧墙323沿第一方向的厚度为80埃、90埃、100埃、110埃或120埃等；牺牲侧墙层331沿第一方向的厚度为140埃至160埃，例如，牺牲侧墙层331沿第一方向的厚度为140埃、145埃、150埃、155埃或160埃等。
在一些实施例中，在步骤S30及步骤S50中，形成中压初始侧墙结构23与形成低压初始侧墙结构33基于一次性沉积工艺。可以理解为，形成第一子中压侧墙221与第一子低压侧墙321基于一次性沉积工艺，形成第二子中压侧墙222与第二子低压侧墙322基于一次性沉积工艺，形成第三子中压侧墙223与第三子低压侧墙323基于一次性沉积工艺，形成初始侧墙层231与牺牲侧墙层331基于一次性沉积工艺。
示例地，可以采用化学气相沉积或物理气相沉积等工艺形成中压初始侧墙结构23与形成低压初始侧墙结构33，化学气相沉积工艺方法可以包括常压化学气相沉积法、低压化学气相沉积法或等离子增强化学气相沉积法中的一种或几种。
在一些实施例中，在步骤S70中，去除牺牲侧墙层331及部分初始侧墙层231基于一次性刻蚀工艺。刻蚀工艺可以包括但不限于干法刻蚀工艺及/或湿法刻蚀工艺。干法刻蚀工艺可以包括但不限于反应离子刻蚀（RIE）及感应耦合等离子体刻蚀（ICP）等中一种或多种。
在一些实施例中，步骤S70，去除牺牲侧墙层331及部分初始侧墙层231，包括：
步骤S71：如图4所示，形成沿衬底10厚度方向层叠的第一牺牲层41及第二牺牲层42，第一牺牲层41覆盖低压有源层31的顶面、低压初始侧墙结构33的外表面、中压有源层21的顶面、中压初始侧墙结构23的外表面以及衬底10的上表面；
步骤S73：如图4所示，形成刻蚀缝隙50，刻蚀缝隙50位于衬底10与相邻的低压晶体管30之间的第一牺牲层41之间；
步骤S75：如图6所示，基于刻蚀缝隙50去除牺牲侧墙层331，并去除第一牺牲层41、第二牺牲层42以及部分初始侧墙层231。
示例地，在步骤S71中，第一牺牲的厚度为70埃至80埃，例如，第一牺牲的厚度为70埃、72.5埃、75埃、77.5埃或80埃等；第二牺牲的厚度为240埃至260埃，例如，第一牺牲的厚度为240埃、245埃、250埃、255埃或260埃等。
在一些实施例中，步骤S73，形成刻蚀缝隙50，包括：采用退火工艺处理半导体结构，以形成刻蚀缝隙50。示例地，退火工艺包括激光退火工艺或尖峰退火工艺等。
值得说明的是，刻蚀缝隙50的形成为退火工艺时产生的应力传导，导致相邻的低压晶体管30之间的第一牺牲层41拱起来脱离于衬底10，而由于相邻的中压晶体管20之间的距离较远，导致应力无法传导，所以相邻的中压晶体管20之间不会产生缝隙。并且，第三子中压侧墙223延伸覆盖衬底10的上表面，使得相邻的中压晶体管20之间的膜层较厚，也能够克服应力的传导。
可以理解，由于衬底10与相邻的低压晶体管30之间的第一牺牲层41之间存在刻蚀缝隙50，因此在步骤S75中，基于刻蚀缝隙50去除牺牲侧墙层331并去除第一牺牲层41、第二牺牲层42以及部分初始侧墙层231时，位于低压晶体管30部分的第一牺牲层41、第二牺牲层42去除的速度较快，以至于牺牲侧墙层331被完全去除的时候，初始侧墙层231仅沿第一方向被去除掉部分而没有完全去除，以形成第四子中压侧墙224。
示例地，保留的初始侧墙层231，也即第四子中压侧墙224沿第一方向的厚度为120埃至130埃，例如，第四子中压侧墙224沿第一方向的厚度为120埃、122.5埃、125埃、127.5埃或130埃等。
在一些实施例中，步骤S75，基于刻蚀缝隙50去除牺牲侧墙层331，并去除第一牺牲层41、第二牺牲层42以及部分初始侧墙层231之前，步骤S73，形成刻蚀缝隙50之后，方法还包括：
步骤S74：如图5所示，回刻第二牺牲层42，以使第二牺牲层42沿衬底10厚度方向的厚度小于第二牺牲层42沿第一方向的厚度。
示例地，回刻后的第二牺牲层42沿衬底10厚度方向的厚度为140埃至160埃，例如，回刻后的第二牺牲层42沿衬底10厚度方向的厚度为140埃、145埃、150埃、155埃或160埃等。
本发明意想不到的技术效果是：通过设置沿第一方向相邻的中压晶体管之间的距离大于沿第一方向相邻的低压晶体管之间的距离，使二者具有不同的侧墙结构。由于低压晶体管中，低压侧墙结构包括第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙，能够提供更好的传导特性和稳定性，从而改善器件的整体性能和可靠性。由于中压晶体管中，中压侧墙结构包括第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及第四子中压侧墙，增加的第四子中压侧墙能够提供更好的电场控制能力，并且减少侧壁效应，从而改善器件的开关特性和电流控制。如此，由于具有四层子侧墙的中压侧墙结构具有较小的通道侧壁电容，有利于提高器件速度；并且，更小的侧壁电容能够加快载流子的响应和移动，从而实现更快的开关速度和更短的响应时间。因此，本实施例中的半导体结构，在中压晶体管有较快响应速度的同时，低压晶体管有较低的功耗和稳定性。并且，本实施例中的半导体结构的制备方法不需要用到额外的光罩，工艺简单，应用成本较低。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对公开专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。
Claims (10)
1.一种半导体结构，其特征在于，包括：
中压晶体管，所述中压晶体管包括位于衬底上的中压有源层，以及位于所述中压有源层两侧的中压侧墙结构；所述中压侧墙结构包括沿远离所述中压有源层依次层叠的第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及第四子中压侧墙；
低压晶体管，所述低压晶体管包括位于衬底上的低压有源层，以及位于所述低压有源层两侧的低压侧墙结构；所述低压侧墙结构包括沿远离所述低压有源层依次层叠的第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙；所述中压侧墙结构与所述低压侧墙结构的制备过程至少共用一次性刻蚀工艺；
其中，沿第一方向相邻的所述中压晶体管之间的距离大于沿所述第一方向相邻的所述低压晶体管之间的距离。
2.如权利要求1所述的半导体结构，其特征在于，所述第三子中压侧墙延伸覆盖所述衬底的上表面。
3.如权利要求1所述的半导体结构，其特征在于：
所述第一子中压侧墙包括氮化硅层；
所述第二子中压侧墙包括氧化硅层；
所述第三子中压侧墙包括氮化硅层；
所述第四子中压侧墙包括氮氧化硅层。
4.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底上包括中压有源层以及低压有源层，沿第一方向相邻的所述中压有源层之间的距离大于沿所述第一方向相邻的所述低压有源层之间的距离；
于所述中压有源层的两侧形成中压初始侧墙结构，所述中压初始侧墙结构包括沿远离所述中压有源层依次层叠的第一子中压侧墙、第二子中压侧墙、第三子中压侧墙以及初始侧墙层；
于所述低压有源层的两侧形成低压初始侧墙结构，所述低压初始侧墙结构包括低压侧墙结构以及牺牲侧墙层，所述低压侧墙结构包括沿远离所述低压有源层依次层叠的第一子低压侧墙、第二子低压侧墙以及第三子低压侧墙，所述低压有源层与所述低压侧墙结构构成低压晶体管；
去除所述牺牲侧墙层及部分所述初始侧墙层，剩余的所述初始侧墙层构成第四子中压侧墙，所述第四子中压侧墙与所述第一子中压侧墙、所述第二子中压侧墙以及所述第三子中压侧墙共同构成中压侧墙结构，所述中压侧墙结构与所述中压有源层构成中压晶体管；
其中，去除所述牺牲侧墙层及部分所述初始侧墙层，包括：
形成沿所述衬底厚度方向层叠的第一牺牲层及第二牺牲层，所述第一牺牲层覆盖所述低压有源层的顶面、所述低压初始侧墙结构的外表面、所述中压有源层的顶面、所述中压初始侧墙结构的外表面以及衬底的上表面；
形成刻蚀缝隙，所述刻蚀缝隙位于所述衬底与相邻的所述低压晶体管之间的所述第一牺牲层之间；
基于所述刻蚀缝隙去除所述牺牲侧墙层，并去除所述第一牺牲层、所述第二牺牲层以及部分所述初始侧墙层。
5.如权利要求4所述的半导体结构的制备方法，其特征在于，去除所述牺牲侧墙层及部分所述初始侧墙层基于一次性刻蚀工艺。
6.如权利要求4所述的半导体结构的制备方法，其特征在于，形成所述中压初始侧墙结构与形成所述低压初始侧墙结构基于一次性沉积工艺。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，形成所述中压初始侧墙结构与形成所述低压初始侧墙结构基于一次性沉积工艺，包括：
形成所述第一子中压侧墙与所述第一子低压侧墙基于一次性沉积工艺；
形成所述第二子中压侧墙与所述第二子低压侧墙基于一次性沉积工艺；
形成所述第三子中压侧墙与形成所述第三子低压侧墙基于一次性沉积工艺；
形成所述初始侧墙层与所述牺牲侧墙层基于一次性沉积工艺。
8.如权利要求5所述的半导体结构的制备方法，其特征在于，去除所述牺牲侧墙层及部分所述初始侧墙层基于一次性刻蚀工艺，包括：
采用干法刻蚀工艺及/或湿法刻蚀工艺，去除所述牺牲侧墙层及部分所述初始侧墙层。
9.如权利要求5所述的半导体结构的制备方法，其特征在于，基于所述刻蚀缝隙去除所述牺牲侧墙层，并去除所述第一牺牲层、所述第二牺牲层以及部分所述初始侧墙层之前，还包括：
回刻所述第二牺牲层，以使所述第二牺牲层沿所述衬底厚度方向的厚度小于所述第二牺牲层沿所述第一方向的厚度。
10.如权利要求5所述的半导体结构的制备方法，其特征在于，形成刻蚀缝隙，包括：
采用退火工艺处理所述半导体结构，以形成所述刻蚀缝隙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410154885.4A CN117690927B (zh) | 2024-02-04 | 2024-02-04 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410154885.4A CN117690927B (zh) | 2024-02-04 | 2024-02-04 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117690927A CN117690927A (zh) | 2024-03-12 |
| CN117690927B true CN117690927B (zh) | 2024-06-07 |
Family
ID=90130420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410154885.4A Active CN117690927B (zh) | 2024-02-04 | 2024-02-04 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117690927B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100074654A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 플래시 소자의 형성 방법 |
| CN102544098A (zh) * | 2010-12-31 | 2012-07-04 | 中国科学院微电子研究所 | Mos晶体管及其形成方法 |
| CN102810478A (zh) * | 2011-05-31 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| CN106952813A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN111739927A (zh) * | 2019-03-25 | 2020-10-02 | 三星电子株式会社 | 半导体器件和制造半导体器件的方法 |
| CN113097138A (zh) * | 2021-03-27 | 2021-07-09 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| CN113690144A (zh) * | 2021-09-15 | 2021-11-23 | 长江存储科技有限责任公司 | Mos晶体管及其制造方法与包含mos晶体管的三维存储器 |
| CN114267639A (zh) * | 2021-12-03 | 2022-04-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN114496921A (zh) * | 2022-02-08 | 2022-05-13 | 长江存储科技有限责任公司 | 半导体器件的制作方法以及半导体器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101435588B1 (ko) * | 2008-06-23 | 2014-09-25 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| US11387361B2 (en) * | 2020-02-06 | 2022-07-12 | Vanguard International Semiconductor Corporation | Semiconductor structure and method for forming the same |
| US20220139782A1 (en) * | 2020-11-03 | 2022-05-05 | Stmicroelectronics (Rousset) Sas | Method for manufacturing mos transistors comprising dielectric spacers and corresponding integrated circuit |
-
2024
- 2024-02-04 CN CN202410154885.4A patent/CN117690927B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100074654A (ko) * | 2008-12-24 | 2010-07-02 | 주식회사 하이닉스반도체 | 플래시 소자의 형성 방법 |
| CN102544098A (zh) * | 2010-12-31 | 2012-07-04 | 中国科学院微电子研究所 | Mos晶体管及其形成方法 |
| CN102810478A (zh) * | 2011-05-31 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
| CN106952813A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN111739927A (zh) * | 2019-03-25 | 2020-10-02 | 三星电子株式会社 | 半导体器件和制造半导体器件的方法 |
| CN113097138A (zh) * | 2021-03-27 | 2021-07-09 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| CN113690144A (zh) * | 2021-09-15 | 2021-11-23 | 长江存储科技有限责任公司 | Mos晶体管及其制造方法与包含mos晶体管的三维存储器 |
| CN114267639A (zh) * | 2021-12-03 | 2022-04-01 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
| CN114496921A (zh) * | 2022-02-08 | 2022-05-13 | 长江存储科技有限责任公司 | 半导体器件的制作方法以及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117690927A (zh) | 2024-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4767946B2 (ja) | 異なるゲート誘電体を用いたｎｍｏｓ及びｐｍｏｓトランジスタを具備する相補型金属酸化物半導体集積回路 | |
| CN1292473C (zh) | 混合平面和FinFET CMOS器件 | |
| US8735999B2 (en) | Semiconductor device | |
| US8093659B2 (en) | Three-dimensional stacked-fin-MOS device with multiple gate regions | |
| US11916141B2 (en) | Method for fabricating shield gate MOSFET | |
| KR100771865B1 (ko) | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 | |
| KR20050073542A (ko) | 내부 스페이서를 포함하는 ｆｅｔ 실리사이드 게이트구조물을 형성하는 방법 | |
| TW201729242A (zh) | 半導體裝置及其製造方法 | |
| US8664111B2 (en) | Method of patterning a semiconductor device with hard mask | |
| TWI701724B (zh) | 半導體裝置與其製作方法 | |
| US20070069282A1 (en) | Semiconductor device having gate insulating layers with differing thicknesses | |
| CN112563267A (zh) | 半导体装置 | |
| JP2023550247A (ja) | ナノワイヤ・コアを有する強誘電体電界効果トランジスタ | |
| US6350696B1 (en) | Spacer etch method for semiconductor device | |
| CN117690927B (zh) | 半导体结构及其制备方法 | |
| TWI451533B (zh) | 嵌入式快閃記憶體的製造方法 | |
| US8211774B2 (en) | Method for forming semiconductor structure | |
| US20190019869A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7468300B2 (en) | Semiconductor device having high voltage MOS transistor and fabrication method thereof | |
| CN117119784B (zh) | 半导体结构及其制备方法 | |
| US11658240B2 (en) | Semiconductor transistors on multi-layered substrates | |
| US20230230883A1 (en) | Method of manufacturing semiconductor device | |
| TWI553866B (zh) | 半導體裝置及其製造方法 | |
| US20050112824A1 (en) | Method of forming gate oxide layers with multiple thicknesses on substrate | |
| CN118553618A (zh) | 半导体结构的制备方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |