CN102810513B - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN102810513B CN102810513B CN201110145352.2A CN201110145352A CN102810513B CN 102810513 B CN102810513 B CN 102810513B CN 201110145352 A CN201110145352 A CN 201110145352A CN 102810513 B CN102810513 B CN 102810513B
- Authority
- CN
- China
- Prior art keywords
- side wall
- opening
- semiconductor substrate
- protective layer
- transistorized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种晶体管的形成方法,包括:提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;形成覆盖所述栅极结构两侧和第一开口的侧壁的牺牲侧墙;以所述牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;去除所述牺牲侧墙;刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;去除所述保护层。本发明实施例的晶体管的形成工艺简单,并且晶体管的稳定性增强。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管的形成方法。
背景技术
在超大规模集成电路中,通常采用应力衬垫技术在NMOS晶体管上形成张应力衬垫层(tensile stress liner),在PMOS晶体管上形成压应力衬垫层(compressive stress liner),从而增大NMOS晶体管和PMOS晶体管的载流子迁移率,增大了驱动电流,提高了电路的响应速度。据研究,使用双应力衬垫技术的集成电路能够带来24%的速度提升。
现有技术中,晶体管的形成方法为:
请参考图1,提供半导体衬底100,形成位于所述半导体衬底100表面栅绝缘层103,形成覆盖所述栅绝缘层103的栅电极层105,在所述半导体衬底100表面形成与位于所述栅绝缘层103、栅电极层105两侧且与其接触的侧墙107;
请参考图2,以所述侧墙107为掩膜在所述半导体衬底100内形成第一开口111;
请参考图3,采用湿法刻蚀工艺刻蚀所述第一开口底部和侧壁的半导体衬底100形成第二开口112;
请参考图4,在所述第二开口112内填充满硅锗,形成应力层113。
现有技术中,对于不同特征尺寸的第一开口,在采用湿法刻蚀工艺刻蚀所述第一开口底部和侧壁的半导体衬底形成第二开口后形成的晶体管的性能不稳定。
更多关于晶体管及其形成方法见公开号为“CN101789447A”的申请文件。
发明内容
本发明解决的问题是提供一种增强晶体管的稳定性的晶体管的形成方法。
为解决上述问题,本发明提供了一种晶体管的形成方法,包括:
提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;
形成覆盖所述栅极结构两侧和第一开口的侧壁的牺牲侧墙;
以所述牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
去除所述牺牲侧墙;
刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
去除所述保护层。
可选地,所述牺牲侧墙的材料与保护层的材料不同,所述牺牲侧墙的材料为HfO2或ZrO2。
可选地,所述牺牲侧墙的形成工艺为物理沉积、化学气相沉积或原子气相沉积中的一种。
可选地,去除所述牺牲侧墙的工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂对牺牲侧墙和保护层的刻蚀选择比大于2.5。
可选地,所述湿法刻蚀采用的化学试剂包括溶剂、卤素酸和表面活性剂。
可选地,所述溶剂的含量为大于50%;所述卤素酸的含量为0.0001%~10%;所述表面活性剂的含量为0.1%~10%。
可选地,所述溶剂至少为水、高氯酸、酒精、四氢呋喃、硫酸、二甲基亚砜中的一种;所述卤素酸至少为HF、HBr、HI、H3ClO4中的一种。
可选地,去除所述牺牲侧墙的工艺为等离子体轰击去除。
可选地,所述保护层的材料为氧化硅,所述保护层的厚度为50~200
可选地,所述保护层的形成工艺为等离子体氧化工艺或热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
可选地,去除所述保护层的方法为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
可选地,所述第二开口的形状为“∑”,所述第二开口的形成工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为四甲基氢氧化氨。
可选地,所述栅极结构包括:位于所述半导体衬底表面的栅介质层、位于所述栅介质层表面的栅电极层及位于所述栅介质层和栅电极层两侧的半导体衬底表面的侧墙。
可选地,所述栅电极层的材料为多晶硅或金属材料。
与现有技术相比,本发明具有以下优点:
本发明实施例在形成第二开口之前,氧化所述第一开口底部的半导体衬底生成保护层,所述保护层可以作为湿法刻蚀形成第二开口时的刻蚀阻挡层,由于有保护层对所述保护层以下的半导体衬底进行保护,因此即使第一开口的特征尺寸不同,形成的第二开口的深度仍然保持一致,使得晶体管的稳定性增强。
进一步的,本发明的实施例在形成所述保护层之前,还在栅极结构两侧和第一开口的侧壁形成牺牲侧墙,所述牺牲侧墙在后续形成保护层时,保护所述第一开口侧壁的半导体衬底没有被氧化,利于后续形成“∑”形状的第二开口,增加晶体管的沟道区的应力,提高载流子迁移率,从而加快晶体管的响应速度。由于本发明实施例只需形成一道牺牲侧墙,形成工艺简单。
附图说明
图1~图4是现有技术的晶体管的形成方法的剖面结构的过程示意图;
图5是本发明实施例的晶体管的形成方法的流程示意图;
图6~图11是本发明实施例的晶体管的形成方法的剖面结构的过程示意图。
具体实施方式
由背景技术可知,现有的晶体管的形成方法在形成第一开口后,直接采用湿法刻蚀形成第二开口,由于所述第一开口的特征尺寸不同,造成后续形成的第二开口的深浅不一,影响晶体管的稳定性。
本发明实施例的发明人发现,现有技术的晶体管的形成方法造成晶体管的性能不稳定的原因是,特征尺寸大的第一开口的底部刻蚀的速度较快,因此与特征尺寸大的第一开口对应的第二开口的深度大于与特征尺寸小的第一开口对应的第二开口的深度,形成的第二开口的深浅不一,导致了晶体管的性能不稳定。本发明实施例的发明人经过研究后发现,在第一开口的底部形成一层保护层,所述保护层作为后续形成第二开口时的刻蚀阻挡层,使得保护层底部的半导体衬底不被刻蚀,从而使得形成的第二开口具有相同的深度,增强晶体管的稳定性。
本发明实施例的发明人经过进一步研究后发现,为保护第一开口侧壁的半导体衬底在后续不被氧化,以利于后续形成第二开口,需要在第一开口的侧壁形成牺牲侧墙,而为了使所述牺牲侧墙在后续更加容易去除,而不影响保护层和栅极结构的侧墙,所述牺牲侧墙的材料与保护层和栅极结构的侧墙不同。本发明实施例的发明人考虑可以通过在栅极结构两侧和第一开口的侧壁形成第一牺牲侧墙和第二牺牲侧墙来解决上述问题,然而工艺过程复杂,不利于节省工艺。本发明实施例的发明人经过进一步研究后发现,可以只在栅极结构两侧和第一开口的侧壁形成一层牺牲侧墙,同样可以起到保护第一开口侧壁的半导体衬底的作用,且在后续容易去除,并且成型工艺简单。
为了使本领域技术人员更好的理解本发明,下面结合附图以及具体实施例对本发明进行详细说明。
需要说明的是,本发明所提供的晶体管形成方法既可以用于形成PMOS晶体管,也可以用于形成NMOS晶体管,在形成PMOS晶体管和形成NMOS晶体管的工艺中,不同之处在于应力层的材料不一样。
本发明实施例的发明人提供了一种晶体管的形成方法,请参考图5,包括:
步骤S201,提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;
步骤S203,形成覆盖所述栅极结构两侧和第一开口的侧壁的牺牲侧墙;
步骤S205,以所述牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
步骤S207,去除所述牺牲侧墙;
步骤S209,刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
步骤S211,去除所述保护层,填充满所述第二开口形成应力层。
执行步骤S201,请参考图6,提供半导体衬底300,形成位于所述半导体衬底300表面的栅极结构(未标示),以所述栅极结构为掩膜在所述半导体衬底300内形成第一开口311。
所述半导体衬底300为单晶硅。在本发明的实施例中,所述半导体衬底300的晶向为<100>或<110>。
所述栅极结构包括位于所述半导体衬底300表面的栅介质层303、位于所述栅介质层303表面的栅电极层305及位于所述栅介质层303和栅电极层305两侧的半导体衬底300表面的侧墙307。
其中,所述栅介质层303的材料为二氧化硅或高K(high-k)材料;所述栅电极层305的材料为多晶硅或金属材料,所述金属材料的选择与晶体管的类型有关,例如PMOS晶体管所选用的金属为TiN、TaN、Ti和Al的组合,NMOS晶体管所选用的金属为TiAl、TiN、Ti和Al的组合;所述侧墙307的材料为氮化硅。
所述栅极结构的形成步骤为:采用沉积工艺或热氧化工艺在所述半导体衬底300表面形成栅介质层303;采用沉积工艺,例如物理或化学沉积工艺在所述栅介质层303表面形成栅电极层305;采用沉积、刻蚀工艺在所述栅介质层303和栅电极层305两侧且与其接触的半导体衬底300表面形成侧墙307。
所述半导体衬底300内形成有多个第一开口311,所述第一开口311的特征尺寸可以相同,也可以不同;所述第一开口311的深度相同,为500~700所述第一开口311的形成工艺为干法刻蚀。所述第一开口311的形成步骤为:以所述栅极结构为掩膜,采用干法刻蚀工艺刻蚀所述半导体衬底300,形成第一开口311。
需要说明的是,所述特征尺寸指的是第一开口311沿半导体衬底300表面的方向的长度。在本发明的实施例中,多个第一开口311的特征尺寸不同。
执行步骤S203,请参考图7,形成覆盖所述栅极结构两侧和第一开口311的侧壁的牺牲侧墙313。
所述牺牲侧墙313用于保护第一开口311的侧壁的半导体衬底300在后续形成保护层时不被氧化。为了避免后续去除所述牺牲侧墙313时不破坏栅极结构的侧墙307和后续形成的保护层,所述牺牲侧墙313的材料应该与侧墙307、保护层的材料不同。
在本发明的实施例中,本发明实施例的发明人经过研究后发现,当选择HfO2或ZrO2作为所述牺牲侧墙313的材料时,可以只形成一道牺牲侧墙313,所述牺牲侧墙313既能在形成保护层时保护第一开口311侧壁的半导体衬底300,又不会在后续去除牺牲侧墙313破坏栅极结构的侧墙307和保护层,并且节省了工艺步骤,工艺简单。
所述牺牲侧墙313的形成步骤为:采用沉积工艺,例如物理、化学气相沉积或原子气相沉积工艺形成覆盖所述栅极结构两侧和第一开口311的侧壁的牺牲薄膜,然后采用回刻蚀工艺刻蚀所述牺牲薄膜形成牺牲侧墙313。
执行步骤S205,请参考图8,以所述牺牲侧墙313为掩膜氧化所述第一开口311底部的半导体衬底300形成保护层317。
所述保护层317的材料为氧化硅,用于作为后续刻蚀形成第二开口时的刻蚀阻挡层,保护后续形成第二开口时保护层317底部的半导体衬底300不被刻蚀,形成的第二开口的深度均匀一致。
本发明实施例的发明人经过研究后发现,所述保护层3 17的厚度的大小与是否能够很好的保护所述保护层317底部的半导体衬底300有关。所述保护层317的厚度太薄,不能很好的保护所述保护层317底部的半导体衬底300;所述保护层317的厚度太厚,不利于节省工艺时间,因此,在本发明的实施例中,所述保护层317的厚度为50~200
在本发明的一个实施例中,所述保护层317的形成工艺为热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
在本发明的另一实施例中,所述保护层317的形成工艺为等离子体氧化工艺,具体为:在射频等离子体环境中通入氧气,氧化所述单晶硅形成氧化薄膜,作为保护层。
执行步骤S207,请参考图9,去除所述牺牲侧墙。
去除所述牺牲侧墙,用于暴露出第一开口311侧壁的半导体衬底300,利于后续形成第二开口。
在本发明的实施例中,去除所述牺牲侧墙的工艺为湿法刻蚀,本发明实施例的发明人经过研究后发现,所述湿法刻蚀采用的化学试剂对牺牲侧墙和保护层的刻蚀选择比大于2.5,即可在不破坏保护层的情况下完全去除所述牺牲侧墙。所述湿法刻蚀采用的化学试剂包括溶剂、卤素酸和表面活性剂。其中,所述溶剂至少为水(H2O)、高氯酸(HClO4)、酒精、四氢呋喃(THF)、硫酸(H2SO4)、二甲基亚砜(DMSO)中的一种;所述卤素酸至少为HF、HBr、HI、H3ClO4中的一种。
并且,经过进一步研究,本发明实施例的发明人发现,所述溶剂的含量为大于50%;所述卤素酸的含量为0.0001%~10%;所述表面活性剂的含量为0.1%~10%时,去除所述牺牲侧墙的效果最好,且耗时最短。
需要说明的是,在本发明的另一实施例中,所述去除牺牲侧墙的工艺还可以为等离子体轰击去除工艺。
步骤S209,刻蚀所述第一开口的侧壁的半导体衬底300形成第二开口319。
所述第二开口319的形状为“∑”,用于使得第二开口319更加靠近沟道区,使得沟道区的应力增大,提高载流子的迁移率,从而提高晶体管的响应速率。本发明实施例的发明人经过研究后发现,湿法刻蚀工艺中采用的化学试剂在腐蚀半导体衬底300的单晶硅时,对于不同晶向的单晶硅的腐蚀速率不同,可以形成形状为“∑”的第二开口319。
在本发明的实施例中,以沿<100>晶向生长的单晶硅的半导体衬底300为例,采用四甲基氢氧化氨(TMAH)的化学试剂对第一开口的侧壁的半导体衬底300进行腐蚀,所述化学试剂沿晶向为<110>腐蚀半导体衬底300的速度最快,沿<110>晶向的半导体衬底300被腐蚀的厚度为15~20nm,而沿其他晶向的腐蚀速率较小,且晶向为<111>方向的腐蚀速率最小,最终形成“∑”形状的第二开口319。
在湿法刻蚀形成第二开口319时,由于有保护层317的保护,所述保护层317底部的半导体衬底300不会被腐蚀,从而使得形成的第二开口319的深度均匀一致,不存在深浅不一的情况,晶体管的稳定性好。
执行步骤S211,请参考图11,去除所述保护层,填充满所述第二开口形成应力层321。
去除所述保护层的工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
在去除所述保护层后,向所述第二开口中填充锗硅,形成应力层321。由于硅、锗具有相同的晶格结构,即“金刚石”结构,在室温下,锗的晶格常数大于硅的晶格常数,所以对于PMOS晶体管,在第二开口内形成硅锗(SiGe),可以引入硅和锗硅之间晶格失配形成的压应力,进一步提高压应力,提高PMOS晶体管的性能。相应地,对于NMOS晶体管,在第二开口内形成碳硅(SiC)可以引入硅和碳硅之间晶格失配形成的拉应力,进一步提高拉应力,提高NMOS晶体管的性能。
综上,本发明实施例在形成第二开口之前,氧化所述第一开口底部的半导体衬底生成保护层,所述保护层可以作为湿法刻蚀形成第二开口时的刻蚀阻挡层,由于有保护层对所述保护层以下的半导体衬底进行保护,因此即使第一开口的特征尺寸不同,形成的第二开口的深度仍然保持一致,使得晶体管的稳定性增强。
进一步的,本发明的实施例在形成所述保护层之前,还在栅极结构两侧和第一开口的侧壁形成牺牲侧墙,所述牺牲侧墙在后续形成保护层时,保护所述第一开口侧壁的半导体衬底没有被氧化,利于后续形成“∑”形状的第二开口,增加晶体管的沟道区的应力,提高载流子迁移率,从而加快晶体管的响应速度。由于本发明实施例只需形成一道牺牲侧墙,形成工艺简单。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (13)
1.一种晶体管的形成方法,包括:
提供半导体衬底,形成位于所述半导体衬底表面的栅极结构,以所述栅极结构为掩膜在所述半导体衬底内形成第一开口;
其特征在于,还包括:
形成覆盖所述栅极结构两侧和第一开口的侧壁的牺牲侧墙,所述牺牲侧墙的材料与保护层的材料不同,所述牺牲侧墙的材料为HfO2或ZrO2;
以所述牺牲侧墙为掩膜氧化所述第一开口底部的半导体衬底形成保护层;
去除所述牺牲侧墙;
刻蚀所述第一开口的侧壁的半导体衬底形成第二开口;
去除所述保护层。
2.如权利要求1所述的晶体管的形成方法,其特征在于,所述牺牲侧墙的形成工艺为物理沉积或化学气相沉积中的一种。
3.如权利要求1所述的晶体管的形成方法,其特征在于,去除所述牺牲侧墙的工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂对牺牲侧墙和保护层的刻蚀选择比大于2.5。
4.如权利要求3所述的晶体管的形成方法,其特征在于,所述湿法刻蚀采用的化学试剂包括溶剂、卤素酸和表面活性剂。
5.如权利要求4所述的晶体管的形成方法,其特征在于,所述溶剂的含量为大于50%;所述卤素酸的含量为0.0001%~10%;所述表面活性剂的含量为0.1%~10%。
6.如权利要求4所述的晶体管的形成方法,其特征在于,所述溶剂至少为水、高氯酸、酒精、四氢呋喃、硫酸、二甲基亚砜中的一种;所述卤素酸至少为HF、HBr、HI、H3ClO4中的一种。
7.如权利要求1所述的晶体管的形成方法,其特征在于,去除所述牺牲侧墙的工艺为等离子体轰击去除。
8.如权利要求1所述的晶体管的形成方法,其特征在于,所述保护层的材料为氧化硅,所述保护层的厚度为
9.如权利要求1所述的晶体管的形成方法,其特征在于,所述保护层的形成工艺为等离子体氧化工艺或热氧化工艺,所述热氧化工艺的形成步骤为:在温度大于855K的条件下,通入氧气对所述半导体衬底的硅表面进行氧化。
10.如权利要求1所述的晶体管的形成方法,其特征在于,去除所述保护层的方法为湿法刻蚀,所述湿法刻蚀采用的化学试剂为氢氟酸。
11.如权利要求1所述的晶体管的形成方法,其特征在于,所述第二开口的形状为“∑”,所述第二开口的形成工艺为湿法刻蚀,所述湿法刻蚀采用的化学试剂为四甲基氢氧化氨。
12.如权利要求1所述的晶体管的形成方法,其特征在于,所述栅极结构包括:位于所述半导体衬底表面的栅介质层、位于所述栅介质层表面的栅电极层及位于所述栅介质层和栅电极层两侧的半导体衬底表面的侧墙。
13.如权利要求12所述的晶体管的形成方法,其特征在于,所述栅电极层的材料为多晶硅或金属材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110145352.2A CN102810513B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110145352.2A CN102810513B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102810513A CN102810513A (zh) | 2012-12-05 |
CN102810513B true CN102810513B (zh) | 2014-09-24 |
Family
ID=47234187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110145352.2A Active CN102810513B (zh) | 2011-05-31 | 2011-05-31 | 晶体管的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102810513B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022063B (zh) * | 2013-03-01 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 浅槽的形成方法 |
US9093555B2 (en) * | 2013-07-25 | 2015-07-28 | Texas Instruments Incorporated | Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved EPI profile |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1902736A (zh) * | 2003-12-30 | 2007-01-24 | 英特尔公司 | 用于衬底的各向异性蚀刻的非晶蚀刻停止 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784076B2 (en) * | 2002-04-08 | 2004-08-31 | Micron Technology, Inc. | Process for making a silicon-on-insulator ledge by implanting ions from silicon source |
KR100639679B1 (ko) * | 2004-11-26 | 2006-10-30 | 삼성전자주식회사 | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 |
US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
-
2011
- 2011-05-31 CN CN201110145352.2A patent/CN102810513B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1902736A (zh) * | 2003-12-30 | 2007-01-24 | 英特尔公司 | 用于衬底的各向异性蚀刻的非晶蚀刻停止 |
Also Published As
Publication number | Publication date |
---|---|
CN102810513A (zh) | 2012-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI484633B (zh) | 用於多通道場效電晶體之中間產物及用於獲得中間產物的方法 | |
US9425318B1 (en) | Integrated circuits with fets having nanowires and methods of manufacturing the same | |
US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
US8232171B2 (en) | Structure with isotropic silicon recess profile in nanoscale dimensions | |
US8716095B2 (en) | Manufacturing method of gate stack and semiconductor device | |
US8349675B2 (en) | Method for forming a gate electrode | |
US8450167B2 (en) | Method of fabricating semiconductor devices | |
CN105470132A (zh) | 鳍式场效应管的形成方法 | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
US20120168829A1 (en) | Mos transistor and method for forming the same | |
CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
US20140110793A1 (en) | Cmos transistor and fabrication method | |
CN105097533A (zh) | 半导体结构的形成方法 | |
CN102810513B (zh) | 晶体管的形成方法 | |
JP4834304B2 (ja) | 半導体素子の製造方法 | |
CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
US8704332B2 (en) | Metal oxide semiconductor field effect transistor (MOSFET) gate termination | |
CN102956456B (zh) | 一种半导体器件的制造方法 | |
CN102867749B (zh) | Mos晶体管的形成方法 | |
CN103794482B (zh) | 金属栅极的形成方法 | |
CN102810478B (zh) | 晶体管的形成方法 | |
US7795089B2 (en) | Forming a semiconductor device having epitaxially grown source and drain regions | |
CN110729360B (zh) | 一种纳米管器件及其制造方法 | |
CN103367159A (zh) | 半导体结构的形成方法 | |
CN103000505B (zh) | 多栅器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |