CN110729360B - 一种纳米管器件及其制造方法 - Google Patents
一种纳米管器件及其制造方法 Download PDFInfo
- Publication number
- CN110729360B CN110729360B CN201911025958.5A CN201911025958A CN110729360B CN 110729360 B CN110729360 B CN 110729360B CN 201911025958 A CN201911025958 A CN 201911025958A CN 110729360 B CN110729360 B CN 110729360B
- Authority
- CN
- China
- Prior art keywords
- annular
- channel region
- region
- forming
- source drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002071 nanotube Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 20
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 61
- 239000003989 dielectric material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010041 TiAlC Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Theoretical Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种纳米管器件及其制造方法，提供衬底，所述衬底中形成有第一源漏区；在所述第一源漏区上形成环形柱，所述环形柱包括环形沟道区；在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极；在所述环形沟道区上形成第二源漏区。该方法中，通过在纳米管的内外两侧壁上均形成栅电极，从而在纳米管的纵向内外两侧形成源区‑栅极‑漏区的纳米管器件结构，增加了栅的面积，改善栅控能力，使得器件具有更强的驱动电流，并且其制造难度低，与现有工艺具有良好兼容性，利于实现纳米管器件的量产化。
Description
技术领域
本发明涉及半导体器件及其制造领域，特别涉及一种纳米管器件及其制造方法。
背景技术
随着集成电路制造工艺的不断发展，半导体器件特别是场效应晶体管(MOSFET)的关键尺寸不断减小，甚至已经降低至7nm及以下节点，而器件的短沟道效应愈发显著，传统的平面器件已经无法达到器件在性能和集成度方面的要求。
目前，提出了立体器件结构，通过增加栅的数量和沟道面积改善栅控能力，使得器件具有更强的驱动电流，从而能够有效抑制短沟道效应。纳米管器件是一种三维结构的立体器件，其具有更大的沟道面积、更好的栅控能力和更低的能耗，是面向7nm及以下节点器件最具潜力的解决方案。然而，纳米管结构在工艺实现上较为复杂，降低制造难度，与现有工艺有良好的兼容性，是实现纳米管器件能够量产化的关键问题。
发明内容
有鉴于此，本发明的目的在于提供一种纳米管器件及其制造方法，简化了纳米管器件的制造工艺，且与现有工艺具有良好兼容性。
为实现上述目的，本发明有如下技术方案：
一种纳米管器件的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有第一源漏区；
在所述第一源漏区上形成环形柱，所述环形柱包括环形沟道区；
在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极；
在所述环形沟道区上形成第二源漏区。
可选的，在所述第一源漏区上形成环形柱，包括：
在所述衬底上形成凸柱以及包围所述凸柱的牺牲沟道区；
进行第一覆盖层的填充；
去除所述牺牲沟道区，以形成环形开口；
通过外延生长在所述环形开口中依次形成第一源漏延伸区、环形沟道区以及第二源漏延伸区；
去除所述凸柱以及第一覆盖层。
可选的，在所述衬底上形成凸柱以及包围所述凸柱的牺牲沟道区，包括：
利用光刻及刻蚀技术，在所述第一源漏区上形成凸柱；
利用侧墙工艺，在所述凸柱的侧壁上形成包围所述凸柱的牺牲沟道区。
可选的，在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极，包括：
在所述环形柱的内外表面上形成栅介质层；
在所述环形沟道区之外的衬底上形成介质隔离层，所述介质隔离层的厚度不小于第一源漏延伸区的高度；
在所述环形沟道区的内外壁上形成栅极。
可选的，在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极之后，还包括：
进行第二覆盖层的填充；
在所述环形沟道区上形成第二源漏区，包括：
通过外延生长，在所述环形沟道区上形成第二源漏区。
可选的，所述环形沟道区的壁厚范围为2-30nm。
一种纳米管器件，其特征在于，包括：
衬底；
所述衬底中的第一源漏区；
所述第一源漏区上的环形柱，所述环形柱包括环形沟道区；
所述环形沟道区内壁以及外壁上依次层叠的环形的栅介质层以及栅极；
所述环形沟道区上的第二源漏区。
可选的，所述环形柱为外延结构，还包括环形沟道区下的第一源漏延伸区以及环形沟道区上的第二源漏延伸区。
可选的，所述环形沟道区的壁厚范围为2-30nm。
可选的，所述环形柱的材料为硅、锗或硅锗。
本发明实施例提供的纳米管器件及其制造方法，先在衬底上形成第一源漏区，在第一源漏区上形成包括环形沟道区的环形柱，而后在环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及环形的栅极，这样，在沟道区的内侧和外侧均形成了栅电极，然后，在环形沟道区上形成第二源漏区。该方法中，通过在纳米管的内外两侧壁上均形成栅电极，从而在纳米管的纵向内外两侧形成源区-栅极-漏区的纳米管器件结构，增加了栅的面积，改善栅控能力，使得器件具有更强的驱动电流，并且其制造难度低，与现有工艺具有良好兼容性，利于实现纳米管器件的量产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据本发明实施例的纳米管器件的制造方法的流程示意图；
图2-3示出了根据本发明实施例的制造方法形成纳米管器件的过程中的器件剖面结构示意图；
图4示出了根据本发明实施例的制造方法形成纳米管器件的过程中的器件俯视图；
图5-13示出了根据本发明实施例的制造方法形成纳米管器件的过程中的器件剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，纳米管器件是一种三维结构的立体器件，其具有更大的沟道面积、更好的栅控能力和更低的能耗，是面向7nm及以下节点器件最具潜力的解决方案。然而，纳米管结构在工艺上实现较为复杂，降低制造难度，与现有工艺有良好的兼容性，是实现纳米管器件能够量产化的关键问题。
为此，本申请提出了一种纳米管器件及其制造方法，先在衬底上形成第一源漏区，在第一源漏区上形成包括环形沟道区的环形柱，而后在环性沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极，这样，在沟道区内侧和外侧均形成了环形的栅电极，然后，在环形沟道区上形成第二源漏区。该方法中，通过在纳米管内外两侧壁上均形成环形的栅电极，然后在纳米管的端部形成源漏区，从而在纳米管的内外两侧形成源区-栅极-漏区的纳米管器件结构，增加了栅的面积，改善栅控能力，使得器件具有更强的驱动电流，并且其制造难度低，与现有工艺具有良好兼容性，利于实现纳米管器件的量产化。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图图1和附图2-13对具体的实施例进行详细的描述。
参考图1和图2所示，在步骤S01，提供衬底100，所述衬底100中形成有第一源漏区110。
在本发明实施例中，所述衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)、三五族化合物及二四族化合物半导体等。在其他实施例中，所述衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。
在衬底100上形成第一源漏区110，具体为，可以在衬底100上覆盖掩膜层，然后去除需要形成有第一源漏区110的衬底100上的掩膜层，或者直接在形成第一源漏区110以外的区域覆盖掩膜层，而后，根据所需的器件类型，进行离子注入在衬底100中进行N型或P型掺杂，并通过退火激活掺杂，从而形成第一源漏区110，其中，N型掺杂的掺杂离子例如可以为N、P、As或S等，P型掺杂的掺杂离子例如可以为B、Al、Ga或In等。
需要说明的是，本申请中，为了便于描述，将器件的源漏区记做第一源漏区和第二源漏区，其中，第一源漏区110为器件源漏区中的一个，第二源漏区为源漏区中的另一个。
在步骤S02中，在所述第一源漏区110上形成环形柱130，所述环形柱130包括环形沟道区112，参考图13所示。
本申请实施例中，环形柱130包括第一源漏延伸区111、环形沟道区112以及第二源漏延伸区113，第一源漏延伸区111是第一源漏区110的延伸部，第二源漏延伸区113是第二源漏区120的延伸部，与第一和第二源漏区120具有相同的掺杂类型和更轻的掺杂浓度，第一源漏延伸区111以及第二源漏延伸区113可以采用外延生长工艺形成，延伸区的材料可以为硅、锗、硅锗等。环形沟道区113可以包括半导体材料，诸如多晶硅和单晶硅，半导体材料可以为非掺杂材料或者包括P型或N型杂质的材料。
本申请实施例中，在第一源漏区110上形成环形柱130，具体步骤可以包括，在步骤S201中，在衬底100上形成凸柱101以及包围所述凸柱101的牺牲沟道区102，参考图3所示。
本申请实施例中，具体的，首先，在衬底100上形成介质层，例如可以采用等离子体增强化学气相沉积(PCVD)、原子层沉积(ALD)等沉积方法，介质层可以为单层或者叠层结构，例如可以为氧化硅层，而后在介质层上形成掩膜层，并利用光刻技术将图案转移至掩膜层中，之后，在掩膜层的遮蔽下，刻蚀介质层，可以采用光刻及刻蚀技术，例如各向异性刻蚀，在第一源漏区110上形成凸柱101，凸柱的形状例如可以基本为圆形、椭圆形或方形等，参考图2所示。
而后，可以利用侧墙工艺，在所述凸柱101的侧壁上形成包围凸柱101的牺牲沟道区102。具体的，可以采用原子层沉积(ALD)或者化学气相沉积(CVD)方法沉积牺牲层材料，此时会在凸柱104的侧壁及顶部以及衬底100上沉积牺牲层材料，参考图2所示，而后，采用各向异性刻蚀，去除凸柱101顶部以及衬底100上的牺牲层材料，从而仅在凸柱101的侧壁上形成牺牲沟道区102，牺牲沟道区102的材料可以与凸柱101的材料不同，可以为硅、硅氧化物、硅碳化物或者硅氮化物等，参考图3和图4所示，图4为形成包围所述凸柱101的牺牲沟道区102后器件的俯视结构图。
在步骤S202中，进行第一覆盖层103的填充，参考图5所示。
本申请实施例中，进行第一覆盖层103的填充，第一覆盖层103可以形成于衬底100上以及牺牲沟道区102的侧壁，具体的，可以通过合适的沉积方法沉积第一覆盖层103，而后，可以采用化学机械研磨方法去除凸柱101顶部以及牺牲沟道区102顶部的第一覆盖层103，从而漏出凸柱101以及牺牲沟道区102。第一覆盖层103用于在后续形成环形开口120’时，起到固定环形开口120’的作用。第一覆盖层103的材料例如可以为未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料等。
在步骤S203中，去除所述牺牲沟道区102，以形成环形开口102’，参考图6所示。
本申请实施例中，去除牺牲沟道区102，从而在第一覆盖层103和凸柱101之间形成环形开口102’，牺牲沟道区102的材料可以选择与第一覆盖层103以及凸柱101的材料均不相同，例如第一覆盖层103以及凸柱101的材料为未掺杂的氧化硅(SiO2)，牺牲沟道区102的材料为氮化硅。具体的可以采用干法刻蚀，例如等离子体刻蚀，或者，利用湿法腐蚀，例如采用的溶液可以为磷酸，磷酸与氮化硅反应，选择性去除所述牺牲沟道区102，从而形成环形开口102’。
在步骤S204中，通过外延生长在所述环形开口102’中依次形成第一源漏延伸区111、环形沟道区112以及第二源漏延伸区113，参考图7所示。
本申请实施例中，在去除牺牲沟道区102，形成环形开口102’后，填充环形开口102’，在环形开口102’内依次形成第一源漏延伸区111、环形沟道区112以及第二源漏延伸区113，可以采用外延生长工艺，例如分子束外延(MBE)、选择型外延生长(SEG)等。
具体的，可以为在环形开口102’中外延生长第一源漏延伸区111，可以采用在延伸区生长的同时进行原位掺杂，形成第一源漏延伸区111，掺杂的类型与第一源漏区110的掺杂类型相同，掺杂浓度低于第一源漏区110的掺杂浓度，可以选择N型掺杂或P型掺杂，N型掺杂的掺杂离子例如可以为N、P、As或S等，P型掺杂的掺杂离子例如可以为B、Al、Ga或In等。
在环形开口102’内的第一源漏延伸区111上形成环形沟道区112，通过外延生长的工艺，例如可以使用分子束外延(MBE)、选择性外延生长(SEG)等工艺形成环形沟道区112，环形沟道区112的材料可以是硅、锗、硅锗等高迁移率的半导体材料。环形沟道区112的环形结构使得沟道的面积增加，从而在后续沟道区上形成栅极时，增加了栅极的面积。在具体的实施例中，环形沟道区112的壁厚范围可以为2-30nm。
在环形开口102’内继续外延生长第二源漏延伸区113，例如可以采用在延伸区生长的同时进行原位掺杂，从而形成第二源漏延伸区113，掺杂的类型与第二源漏区120的掺杂类型相同，掺杂浓度低于第二源漏区120的掺杂浓度，可以选择N型掺杂或P型掺杂，N型掺杂的掺杂离子例如可以为N、P、As或S等，P型掺杂的掺杂离子例如可以为B、Al、Ga或In等。
在环形开口102’内依次形成第一源漏延伸区111、环形沟道区112以及第二源漏延伸区113，环形开口102’被填充，从而形成环形柱130。
在步骤S205中，去除所述凸柱101以及第一覆盖层103，参考图8所示。
本申请实施例中，去除凸柱101以及第一覆盖层103，具体可以包括，可以采用干法刻蚀，例如反应离子刻蚀，选择性去除凸柱以及第一覆盖层，从而，形成包括第一源漏延伸区111、环形沟道区112以及第二源漏延伸区113的环形柱130，该环形柱为纵向的环形沟道器件结构，参考图8所示。
在步骤S03中，在所述环形沟道区112的内壁以及外壁上依次形成环形的栅介质层114以及栅极115，参考图11所示。
本申请实施例中，在步骤S301中，在所述环形柱130的内外表面上形成栅介质层114，参考图9所示。
在环形柱130上沉积栅介质材料，可以采用原子层沉积(ALD)、物理气相沉积(PVD)或旋涂工艺沉积介质材料，而后可以利用各向异性刻蚀，例如反应离子刻蚀技术，去除环形柱130顶部的栅介质材料以及衬底100表面上的栅介质材料，从而在环形柱130的内外两侧的侧壁上均形成环形的栅介质层114，栅介质层可以为高k介质材料(例如，和氧化硅相比，具有高介电常数的材料)或其他合适的介质材料，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO、ZrO2、Al2O3、La2O3等中的一种或多种。
在步骤S302中，在所述环形沟道区112之外的衬底100上形成介质隔离层104，所述介质隔离层104的厚度不小于第一源漏延伸区111的高度，参考图10所示。
本申请实施例中，在环形沟道区112之外的衬底100上形成介质隔离层104，可以采用原子层沉积(ALD)方法，介质隔离层104可以为单层或者叠层结构，介质隔离层104的材料可以是介电常数较低的材料，可以是比高k介质材料具有更低介电常数的介质材料，例如可以为氧化硅、氮化硅或氮氧化硅等，沉积的介质隔离层104的厚度可以与第一源漏延伸区111的高度相同，也可以大于第一源漏延伸区111的高度。
在步骤S303中，在所述环形沟道区112的内外壁上形成栅极115，参考图11所示。
本申请实施例中，在环形沟道区112内外壁上的栅介质层114上形成环形的栅极115，从而在环形沟道区112的内壁以及外壁上均形成栅极115，从而形成了环形的栅极115，增大了栅极的面积。栅极115可以为金属栅极，可以为一层或多层结构，可以包括金属材料或多晶硅或他们的组合，金属材料例如Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、TiNSi、Al、TiAl、TiAlCx等等中的一种或多种。
可以在沉积栅极材料之后，通过利用各向异性刻蚀，例如反应离子刻蚀技术，去除环形沟道区112之外的栅极材料，从而，仅在环形沟道区112的内外壁上形成栅极115，如图11所示。
在步骤S04中，在所述环形沟道区112上形成第二源漏区120，参考13所示。
本申请实施例中，具体的，可以为，在环形沟道区112的内壁以及外壁上依次形成环形的栅介质层114以及栅极115之后，进行第二覆盖层105的填充，可以通过合适的沉积方法沉积第二覆盖层105，而后，可以采用化学机械研磨方法去除环形柱130顶部以及栅介质层114顶部的第二覆盖层105，从而漏出第二源漏延伸区113。第二覆盖层105的材料例如可以为未掺杂的氧化硅(SiO2)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料等。
而后，在沟道区112上形成第二源漏区120，可以从第二源漏延伸区113的端部外延生长出第二源漏区120，外延生长时，可以进行原位掺杂，对于不同的器件可以形成不同的外延源漏区，对于N型器件，例如可以形成外延硅的源漏区，对于P型器件，例如，可以形成外延硅锗的源漏区。
至此，就形成了本申请实施例的纳米管器件。
本申请实施例提供了一种纳米管器件的制造方法，在衬底上形成第一源漏区，在源漏区上形成环形柱，环形柱包括环形沟道区，而后在环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极，在环形沟道区上形成第二源漏区。本申请实施例中，通过形成包括环形沟道区的环形柱，而后在环形柱内的环形沟道区的内壁以及外壁上均形成栅介质层和栅极，从而在纳米管的内侧和外侧形成源极-栅极-漏极的纳米管器件结构，增加了栅的面积，使得器件具有更强的驱动电流，简化了制造工艺，提高了器件的性能。
基于以上纳米管器件的制造方法，本申请实施例还提供了一种纳米管器件，参考图13所示，本申请实施例提供的纳米管器件包括：
衬底100；
所述衬底100中的第一源漏区110；
所述第一源漏区110上的环形柱130，所述环形柱110包括环形沟道区112；
所述环形沟道区112内壁以及外壁上依次层叠的环形的栅介质层114以及栅极115；
所述环形沟道区112上的第二源漏区130。
可选的，所述环形柱130为外延结构，还包括环形沟道区112下的第一源漏延伸区111以及环形沟道区111上的第二源漏延伸区130。
可选的，所述环形沟道区112的壁厚范围为2-30nm。
可选的，所述环形柱130的材料为硅、锗或硅锗。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种纳米管器件的制造方法，其特征在于，包括：
提供衬底，所述衬底中形成有第一源漏区；
在所述第一源漏区上形成环形柱，所述环形柱包括环形沟道区；
在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极；
在所述环形沟道区上形成第二源漏区；
在所述第一源漏区上形成环形柱，包括：
在所述衬底上形成凸柱以及包围所述凸柱的牺牲沟道区；
进行第一覆盖层的填充；
去除所述牺牲沟道区，以形成环形开口；
通过外延生长在所述环形开口中依次形成第一源漏延伸区、环形沟道区以及第二源漏延伸区；
去除所述凸柱以及第一覆盖层。
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成凸柱以及包围所述凸柱的牺牲沟道区，包括：
利用光刻及刻蚀技术，在所述第一源漏区上形成凸柱；
利用侧墙工艺，在所述凸柱的侧壁上形成包围所述凸柱的牺牲沟道区。
3.根据权利要求1所述的制造方法，其特征在于，在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极，包括：
在所述环形柱的内外表面上形成栅介质层；
在所述环形沟道区之外的衬底上形成介质隔离层，所述介质隔离层的厚度不小于第一源漏延伸区的高度；
在所述环形沟道区的内外壁上形成栅极。
4.根据权利要求1所述的制造方法，其特征在于，在所述环形沟道区的内壁以及外壁上依次形成环形的栅介质层以及栅极之后，还包括：
进行第二覆盖层的填充；
在所述环形沟道区上形成第二源漏区，包括：
通过外延生长，在所述环形沟道区上形成第二源漏区。
5.根据权利要求1-4中任一项所述的制造方法，其特征在于，所述环形沟道区的壁厚范围为2-30nm。
6.一种纳米管器件，其特征在于，包括：
衬底；
所述衬底中的第一源漏区；
所述第一源漏区上的环形柱，所述环形柱包括环形沟道区；
所述环形沟道区内壁以及外壁上依次层叠的环形的栅介质层以及栅极；
所述环形沟道区上的第二源漏区；
在所述第一源漏区上形成环形柱，包括：
在所述衬底上形成凸柱以及包围所述凸柱的牺牲沟道区；
进行第一覆盖层的填充；
去除所述牺牲沟道区，以形成环形开口；
通过外延生长在所述环形开口中依次形成第一源漏延伸区、环形沟道区以及第二源漏延伸区；
去除所述凸柱以及第一覆盖层。
7.根据权利要求6所述的纳米管器件，其特征在于，所述环形柱为外延结构，还包括环形沟道区下的第一源漏延伸区以及环形沟道区上的第二源漏延伸区。
8.根据权利要求6所述的纳米管器件，其特征在于，所述环形沟道区的壁厚范围为2-30nm。
9.根据权利要求6所述的纳米管器件，其特征在于，所述环形柱的材料为硅、锗或硅锗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911025958.5A CN110729360B (zh) | 2019-10-25 | 2019-10-25 | 一种纳米管器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911025958.5A CN110729360B (zh) | 2019-10-25 | 2019-10-25 | 一种纳米管器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729360A CN110729360A (zh) | 2020-01-24 |
| CN110729360B true CN110729360B (zh) | 2022-12-09 |
Family
ID=69223290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911025958.5A Active CN110729360B (zh) | 2019-10-25 | 2019-10-25 | 一种纳米管器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729360B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113299761A (zh) * | 2021-05-12 | 2021-08-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3197134B2 (ja) * | 1994-01-18 | 2001-08-13 | 株式会社東芝 | 半導体装置 |
| US8871576B2 (en) * | 2011-02-28 | 2014-10-28 | International Business Machines Corporation | Silicon nanotube MOSFET |
| CN103094190B (zh) * | 2011-11-01 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 互连层中空气间隙的形成方法 |
| CN102569405B (zh) * | 2012-01-17 | 2014-02-19 | 清华大学 | 具有准同轴电缆结构的隧穿晶体管及其形成方法 |
| US20140231914A1 (en) * | 2013-02-19 | 2014-08-21 | Applied Materials, Inc. | Fin field effect transistor fabricated with hollow replacement channel |
| US9437698B2 (en) * | 2014-09-04 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company Lmited | Semiconductor device including a gate structure wrapped around a fin structure |
| CN109461756B (zh) * | 2017-09-06 | 2021-05-14 | 中国科学院微电子研究所 | Mram及其制造方法及包括mram的电子设备 |
| CN109712878B (zh) * | 2018-12-28 | 2020-12-11 | 上海集成电路研发中心有限公司 | 场效应管及半导体器件的制造方法 |
-
2019
- 2019-10-25 CN CN201911025958.5A patent/CN110729360B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729360A (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622464B2 (en) | Integrated circuit structure with substrate isolation and un-doped channel | |
| KR101729439B1 (ko) | 매립된 절연체층을 가진 finfet 및 그 형성 방법 | |
| US10103264B2 (en) | Channel strain control for nonplanar compound semiconductor devices | |
| US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| US9660052B2 (en) | Strained source and drain (SSD) structure and method for forming the same | |
| KR20120022464A (ko) | 반도체 장치의 제조방법 | |
| TWI643258B (zh) | 半導體元件與其製造方法 | |
| US7678675B2 (en) | Structure and method for a triple-gate transistor with reverse STI | |
| US20240097011A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20130224944A1 (en) | Methods for fabricating integrated circuits using tailored chamfered gate liner profiles | |
| CN110729360B (zh) | 一种纳米管器件及其制造方法 | |
| US20180053762A1 (en) | Semiconductor device and manufacturing method thereof | |
| US9773707B2 (en) | Method for manufacturing semiconductor device | |
| CN111599760B (zh) | 一种半导体器件及其制造方法 | |
| CN111599758A (zh) | 一种半导体器件及其制造方法 | |
| CN111613584A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |