CN109712878B - 场效应管及半导体器件的制造方法 - Google Patents

Abstract

本发明提供了一种场效应管及半导体器件的制造方法，所述场效应管的制造方法包括：形成中空的半导体环柱于一衬底上；形成第一源漏极于所述衬底上；形成第二介电质层于所述第一源漏极上；形成填充在所述半导体环柱内的第一栅极和围绕在所述半导体环柱的外侧的第二栅极；形成第三介电质层于所述栅极层上；形成第二源漏极于所述第三介电质层上；以及，形成分别与所述第一源漏极、所述第二源漏极、所述第一栅极和所述第二栅极电连接的导电接触结构。本发明提供的技术方案实现了对半导体环柱内的电场的双重控制，使得在场效应管的尺寸缩小的同时，还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应，进而提升半导体器件的性能。

Description

场效应管及半导体器件的制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种场效应管及半导体器件的制造方法。

背景技术

场效应管(Field Effect Transistor，FET)是一种电压控制型半导体器件，按照摩尔定律，场效应管的尺寸在不断地缩小，到了40nm工艺节点后，平面CMOS器件出现了栅控能力不足、短沟道效应严重等问题，不能满足产业要求，此时，研发的三维器件鳍式场效应管(FinFET)通过三面栅控提高了栅控能力，减小了短沟道效应。而当半导体发展到7nm工艺节点后，沟道长度缩短到20nm以下，半导体材料输运的量子效应逐渐凸显，势必需要寻找其他途径来改善和消除量子效应带来的不利影响，此时，研发的纳米线场效应管采用围栅包围的方式，最大限度地提高了器件的栅控能力，改善了亚阈值特性。所以，从平面CMOS器件到三维FinFET器件，场效应管的尺寸不断缩小，功耗面积比大大减小，器件性能大大提高，但同时也伴随出现了栅控能力不足、短沟道效应严重等问题，对器件的性能也产生很大的影响。

因此，为了解决伴随场效应管的尺寸的缩小而出现的栅控能力不足、短沟道效应严重等问题，需要一种新的场效应管及半导体器件的制造方法。

发明内容

本发明的目的在于提供一种场效应管及半导体器件的制造方法，使得在场效应管的尺寸缩小的同时，还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应，进而提升半导体器件的性能。

为实现上述目的，本发明提供了一种场效应管的制造方法，包括：

提供一衬底，在所述衬底上形成中空的半导体环柱；

形成第一源漏极于所述衬底上，所述第一源漏极围绕在所述半导体环柱外侧并与所述半导体环柱电性相连，且所述第一源漏极的顶表面低于所述半导体环柱的顶表面；

形成第二介电质层于所述第一源漏极上，所述第二介电质层围绕在所述半导体环柱外侧并填充在所述半导体环柱内，且所述第二介电质层的顶表面低于所述半导体环柱的顶表面；

形成栅极层于所述第二介电质层上，所述栅极层填充在所述半导体环柱内的部分为第一栅极，所述栅极层围绕在所述半导体环柱的外侧的部分为第二栅极，且所述栅极层的顶表面低于所述半导体环柱的顶表面；

形成第三介电质层于所述栅极层上，所述第三介电质层暴露出所述半导体环柱顶部的部分高度；

形成第二源漏极于所述第三介电质层上，所述第二源漏极围绕在所述半导体环柱的顶部外侧并与所述半导体环柱电性相连，所述第二源漏极和所述栅极层通过所述第三介电质层绝缘隔离；以及，

形成分别与所述第一源漏极、所述第二源漏极、所述第一栅极和所述第二栅极电连接的导电接触结构，各个所述导电接触结构的顶表面被所述第三介电质层的顶表面暴露出来。

可选的，形成所述半导体环柱的步骤包括：先在所述衬底上覆盖牺牲层；然后，对所述牺牲层进行光刻处理或光刻结合刻蚀工艺处理后形成柱状的牺牲层；接着，在所述柱状的牺牲层的侧壁上生长所述半导体环柱的材料；然后，去除所述柱状的牺牲层，以获得中空的所述半导体环柱。

可选的，所述第一源漏极不仅围绕在所述半导体环柱外侧，还填充在所述半导体环柱内；形成所述第一源漏极的步骤包括：先形成第一源漏极材料层于所述衬底的顶表面上，所述第一源漏极材料层围绕在所述半导体环柱外侧并填充在所述半导体环柱内；再向所述第一源漏极材料层中掺杂P型或N型的离子，以使得所述半导体环柱的内外两侧的所述第一源漏极材料层转化成所述第一源漏极；或者，当所述衬底为半导体材料时，直接向所述半导体环柱的内外两侧的衬底中掺杂P型或N型的离子，以使得部分厚度的所述衬底转化成所述第一源漏极。

可选的，在形成所述第二介电质层于所述第一源漏极上之前或之后，形成第一介电质层于所述半导体环柱的内侧壁和外侧壁上。

可选的，形成所述第一介电质层的步骤包括：先对所述半导体环柱的内侧壁和外侧壁进行氧化处理，以形成栅氧层；然后，采用原子层沉积法形成高K介电质材料层于所述栅氧层的内侧壁和外侧壁上，以形成所述第一介电质层。

可选的，形成所述栅极层的步骤包括：先形成部分厚度的功函数材料层于所述第一介电质层的侧壁以及所述第二介电质层的顶表面上；然后，形成金属栅极材料层于所述功函数材料层上；接着，回刻蚀所述功函数材料层和所述金属栅极材料层，以使得所述功函数材料层和所述金属栅极材料层的顶表面高度下降至所述半导体环柱的顶表面以下，并同时使得所述功函数材料层和所述金属栅极材料层外侧边界位于所述第二介电质层的边缘以内；或者，

形成所述栅极层的步骤包括：先刻蚀所述第二介电质层，以在所述第二介电质层中形成所述第一栅极和所述第二栅极所需的栅极沟槽，所述栅极沟槽包括围绕在所述半导体环柱外侧并暴露出所述半导体环柱外侧的所述第一介电质层的部分，以及，位于所述半导体环柱中并暴露出所述半导体环柱内侧的所述第一介电质层的部分；然后，依次形成功函数材料层以及金属栅极材料层于所述栅极沟槽中。

可选的，在形成所述第三介电质层之前，先回刻蚀所述第一介电质层，以暴露出部分高度的所述半导体环柱的侧壁；所述第一介电质层的顶表面齐平于或高于所述栅极层的顶表面。

可选的，形成所述第三介电质层的步骤包括：沉积第三介电质层于所述栅极层和所述半导体环柱上，直至沉积的所述第三介电质层覆盖所述半导体环柱；平坦化所述第三介电质层的顶表面至与所述半导体环柱的顶表面齐平；以及，对所述半导体环柱的外侧壁上的所述第三介电质层进行刻蚀，以形成暴露出所述第一介电质层的顶表面及其上方的半导体环柱的侧壁的沟槽；形成所述第二源漏极的步骤包括：填充第二源漏极材料层于所述沟槽中，并向所述第二源漏极材料层以及所述沟槽暴露的所述半导体环柱中掺杂P型或N型的离子，以形成所述第二源漏极，所述第二源漏极包括填充在所述沟槽中的掺杂的所述第二源漏极材料层以及所述沟槽暴露出的掺杂的所述半导体环柱；或者，

形成所述第三介电质层的步骤包括：沉积第三介电质层于所述栅极层和所述半导体环柱上，所述第三介电质层的顶表面低于所述半导体环柱的顶表面，以暴露出所述半导体环柱顶部的部分高度；形成所述第二源漏极的步骤包括：首先，覆盖第二源漏极材料层于所述第三介电质层上，所述第二源漏极材料层围绕在所述半导体环柱的外侧并填充在所述半导体环柱内；然后，向所述第二源漏极材料层以及所述半导体环柱的顶部掺杂P型或N型的离子；接着，刻蚀所述半导体环柱内外两侧的所述第二源漏极材料层，以使得所述半导体环柱内的所述第二源漏极材料层全部去除，进而形成所述第二源漏极，所述第二源漏极至少包括掺杂的所述半导体环柱以及围绕在所述半导体环柱外侧的掺杂的所述第二源漏极材料层。

可选的，形成各个所述导电接触结构的步骤包括：

首先，沉积第四介电质层于所述第三介电质层和所述第二源漏极上；

然后，刻蚀相应区域的所述第四介电质层、所述第三介电质层和第二介电质层，以形成第一至第四开口，所述第一开口贯穿所述第一栅极上方的所述第四介电质层和所述第三介电质层并暴露出所述第一栅极的部分顶表面，所述第二开口贯穿所述第二栅极上方的所述第四介电质层和所述第三介电质层并暴露出所述第二栅极的部分顶表面，所述第三开口贯穿所述第一源漏极上方的所述第四介电质层、所述第三介电质层和所述第二介电质层并暴露出所述第一源漏极的部分顶表面，所述第四开口贯穿所述第二源漏极上方的所述第四介电质层并暴露出所述第二源漏极的部分顶表面；

接着，向所述第一开口、所述第二开口、所述第三开口、所述第四开口中填充金属，以形成各个所述导电接触结构。

本发明还提供了一种半导体器件的制造方法，包括：采用本发明提供的所述场效应管的制造方法在一衬底上形成场效应管。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的场效应管的制造方法，通过形成填充在半导体环柱内部的第一栅极，以及形成围绕在半导体环柱的外侧的第二栅极，实现了对半导体环柱内的电场的双重控制，使得在场效应管的尺寸缩小的同时，还能提高场效应管的栅控能力和载流子浓度、减小短沟道效应，进而提升半导体器件的性能；进一步的，通过将形成的分别与所述第一栅极和所述第二栅极电连接的导电接触结构进行电性连接或相互独立，使得所述第一栅极和所述第二栅极能够接收同步的栅控信号或不同的栅控信号，进而实现了对所述半导体环柱的同步栅控或分别的独立栅控，以满足半导体器件的不同调控需要。

2、本发明的半导体器件的制造方法，由于采用本发明提供的所述场效应管的制造方法在一衬底上形成场效应管，使得制造获得的半导体器件的性能得到提高。

附图说明

图1是本发明一实施例的场效应管的制造方法的流程图；

图2a～2o’是图1所示的场效应管的制造方法中对应的器件的纵向截面示意图和俯视示意图。

其中，附图1～2o’的附图标记说明如下：

10-衬底；11-半导体环柱；111-柱状的牺牲层；12-第一源漏极；13-第二介电质层；14-栅极层；141-第一栅极；142-第二栅极；15-第三介电质层；16-第二源漏极；17-第一介电质层；171-栅氧层；172-高K介电质材料层；18-第四介电质层；181-第一开口；182-第二开口；183-第三开口；184-第四开口；19-导电接触结构。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图1～2o’对本发明提出的场效应管及半导体器件的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明一实施例提供一种场效应管的制造方法，参阅图1，图1是本发明一实施例的场效应管的制造方法的流程图，所述场效应管的制造方法包括：

步骤S1，提供一衬底，在所述衬底上形成中空的半导体环柱；

步骤S2，形成第一源漏极于所述衬底上，所述第一源漏极围绕在所述半导体环柱外侧并与所述半导体环柱电性相连，且所述第一源漏极的顶表面低于所述半导体环柱的顶表面；

步骤S3，形成第二介电质层于所述第一源漏极上，所述第二介电质层围绕在所述半导体环柱外侧并填充在所述半导体环柱内，且所述第二介电质层的顶表面低于所述半导体环柱的顶表面；

步骤S4，形成栅极层于所述第二介电质层上，所述栅极层填充在所述半导体环柱内的部分为第一栅极，所述栅极层围绕在所述半导体环柱的外侧的部分为第二栅极，且所述栅极层的顶表面低于所述半导体环柱的顶表面；

步骤S5，形成第三介电质层于所述栅极层上，所述第三介电质层暴露出所述半导体环柱顶部的部分高度；

步骤S6，形成第二源漏极于所述第三介电质层上，所述第二源漏极围绕在所述半导体环柱的顶部外侧并与所述半导体环柱电性相连，所述第二源漏极和所述栅极层通过所述第三介电质层绝缘隔离；

步骤S7，形成分别与所述第一源漏极、所述第二源漏极、所述第一栅极和所述第二栅极电连接的导电接触结构，各个所述导电接触结构的顶表面被所述第三介电质层的顶表面暴露出来。

下面参阅图2a～2o’更为详细的介绍本实施例提供的场效应管的制造方法，图2a～2o’是图1所示的场效应管的制造方法中对应的器件的纵向截面示意图和俯视示意图。

首先，参阅图2a～2c’，按照步骤S1，提供一衬底10，在所述衬底10上形成中空的半导体环柱11。形成所述半导体环柱11的步骤包括：先通过旋涂或气相沉积或外延生长等合适的工艺在所述衬底10上覆盖牺牲层(未图示)；然后，根据所述牺牲层的材料性质选择合适的工艺以将所述衬底10上覆盖的所述牺牲层图案化为柱状的牺牲层111，例如当所述牺牲层为光刻胶等光刻材料时，可以通过光刻工艺光刻所述衬底10上覆盖的所述牺牲层以形成柱状的牺牲层111，再例如，当所述牺牲层为介电材料或不同于所述衬底10和后续需要形成的所述半导体环柱11的半导体材料时，可以通过光刻结合刻蚀的工艺将所述衬底10上覆盖的所述牺牲层图案化为柱状的牺牲层111，如图2a和2a’所示，其中，图2a所示为衬底10上形成的柱状的牺牲层111的纵向截面示意图，图2a’所示为衬底10上形成的柱状的牺牲层111的俯视示意图；接着，可以通过外延生长工艺在所述柱状的牺牲层111的侧壁上外延生长出所述半导体环柱11的材料，如图2b和2b’所示，其中，图2b所示为柱状的牺牲层111的侧壁上形成的半导体环柱11的纵向截面示意图，图2b’所示为柱状的牺牲层111的侧壁上形成的半导体环柱11的俯视示意图，另外，在本发明的其他实施例中，还可以通过化学气相沉积等工艺先在所述柱状的牺牲层111和所述衬底10上覆盖所述半导体环柱11的材料，然后通过侧墙刻蚀工艺，刻蚀去除多余的所述半导体环柱11的材料，仅保留在所述柱状的牺牲层111的侧壁上的所述半导体环柱11的材料；然后，去除所述柱状的牺牲层111，以获得中空的所述半导体环柱11，如图2c和2c’所示，其中，图2c所示为衬底10上形成的中空的半导体环柱11的纵向截面示意图，图2c’所示为衬底10上形成的中空的半导体环柱11的俯视示意图，另外，根据所述柱状的牺牲层111的材质的不同，可以选择刻蚀、灰化、加热等不同的方法去除所述柱状的牺牲层111，例如当所述柱状的牺牲层111的材质为锗硅时，可以采用刻蚀的方法去除所述柱状的牺牲层111。

然后，参阅图2d～2d’，按照步骤S2，形成第一源漏极12于所述衬底10上，所述第一源漏极12的顶表面低于所述半导体环柱11的顶表面，且所述第一源漏极12可以围绕在所述半导体环柱11外侧，也可以填充在所述半导体环柱11内，以保证所述第一源漏极12与所述半导体环柱11电性相连，其中，图2d所示为衬底10上形成的第一源漏极12的纵向截面示意图，图2d’所示为衬底10上形成的第一源漏极12的俯视示意图。所述第一源漏极12可以为源极，相应的，后续形成的第二源漏极16为漏极，所述第一源漏极12也可以为漏极，相应的，后续形成的第二源漏极16为源极。形成所述第一源漏极12的步骤包括：先通过沉积或外延生长等工艺形成第一源漏极材料层(未图示)于所述衬底10和所述半导体环柱11上，所述第一源漏极材料层围绕在所述半导体环柱11外侧并填充在所述半导体环柱11内，且所述第一源漏极材料层的顶表面低于所述半导体环柱11的顶表面；再向所述第一源漏极材料层中掺杂P型或N型的离子，以使得所述半导体环柱11的内外两侧的所述第一源漏极材料层转化成所述第一源漏极12；同时，也可以向被所述第一源漏极材料层围绕的部分高度的所述半导体环柱11中掺杂P型或N型的离子，以使得被所述第一源漏极材料层围绕的部分高度的所述半导体环柱11转化成所述第一源漏极12的一部分。或者，当所述衬底10为半导体材料时，直接向所述半导体环柱11的内外两侧以及所述半导体环柱11下方的衬底10中掺杂P型或N型的离子，以使得部分厚度的所述衬底10转化成所述第一源漏极12。

然后，参阅图2e～2f’，按照步骤S3，形成第二介电质层13于所述第一源漏极12上，所述第二介电质层13围绕在所述半导体环柱11外侧并填充在所述半导体环柱11内，且所述第二介电质层13的顶表面低于所述半导体环柱11的顶表面，其中，图2f所示为第一源漏极12上形成的第二介电质层13的纵向截面示意图，图2f’所示为第一源漏极12上形成的第二介电质层13的俯视示意图。本实施例中，在形成所述第二介电质层13于所述第一源漏极12上之前，先形成第一介电质层17于所述半导体环柱11的内侧壁和外侧壁上，使得所述第二介电质层13和所述半导体环柱11之间被所述第一介电质层17隔开。形成所述第一介电质层17的步骤包括：先对所述半导体环柱11的内侧壁和外侧壁进行氧化处理，以形成栅氧层171；然后，采用原子层沉积法形成高K(介电常数)介电质材料层172于所述栅氧层171的内侧壁和外侧壁上，以形成所述第一介电质层17，如图2e和2e’所示，其中，图2e所示为半导体环柱11的内侧壁和外侧壁上形成的第一介电质层17的纵向截面示意图，图2e’所示为半导体环柱11的内侧壁和外侧壁上形成的第一介电质层17的俯视示意图。其他实施例中，在形成所述第二介电质层13于所述第一源漏极12上之后，再形成第一介电质层17于所述半导体环柱11的内侧壁和外侧壁上。为了保证所述半导体环柱11与之后形成的所述栅极层14之间的绝缘性并匹配后续形成的第一栅极141和第二栅极142(均为金属栅极)的性能，因此，所述半导体环柱11的内侧壁和外侧壁上需沉积高K介电质材料层172，其介电常数K优选为大于7。另外，为了减小半导体器件的寄生电容，所述第二介电质层13的材质具有小于3.9的低介电常数(即K值小于3.9)。

然后，参阅图2g～2g’，按照步骤S4，形成栅极层14于所述第二介电质层13上，所述栅极层14填充在所述半导体环柱11内的部分为第一栅极141，所述栅极层14围绕在所述半导体环柱11的外侧的部分为第二栅极142，且所述栅极层14的顶表面低于所述半导体环柱11的顶表面，其中，图2g所示为第二介电质层13上形成的栅极层14的纵向截面示意图，图2g’所示为第二介电质层13上形成的栅极层14的俯视示意图。被所述栅极层14围绕的部分高度的所述半导体环柱11为沟道区(未图示)，而所述第一栅极141环绕在所述沟道区的内侧壁上，能够对所述沟道区的内侧壁进行全包围，同时，所述第二栅极142环绕在所述沟道区的外侧壁上，能够对所述沟道区的外侧壁进行全包围，从而对所述沟道区内的电场实现双重的控制，同时使得所述沟道区内的电场更加均匀，最大限度地提高了器件的栅控能力，改善了亚阈值特性。本实施例中，形成所述栅极层14的步骤包括：先形成部分厚度的功函数材料层(未图示)于所述第一介电质层17的侧壁以及所述第二介电质层13的顶表面上；然后，形成金属栅极材料层(未图示)于所述功函数材料层上；接着，回刻蚀所述功函数材料层和所述金属栅极材料层，以使得所述功函数材料层和所述金属栅极材料层的顶表面高度下降至所述半导体环柱11的顶表面以下，并同时使得所述功函数材料层和所述金属栅极材料层外侧边界位于所述第二介电质层13的边缘以内。其他实施例中，形成所述栅极层14的步骤包括：先刻蚀所述第二介电质层13，以在所述第二介电质层13中形成所述第一栅极141和所述第二栅极142所需的栅极沟槽，所述栅极沟槽包括围绕在所述半导体环柱11外侧并暴露出所述半导体环柱11外侧的所述第一介电质层17的部分，以及，位于所述半导体环柱11中并暴露出所述半导体环柱11内侧的所述第一介电质层17的部分；然后，依次形成功函数材料层以及金属栅极材料层于所述栅极沟槽中。上述本实施例和其他实施例中，可以采用原子层沉积法形成所述功函数材料层，可以采用沉积填充的方法形成所述金属栅极材料层。所以，通过以上步骤形成的所述第二栅极142至少有一侧的外侧边界位于所述第二介电质层13的边缘以内，以为之后形成与所述第一源漏极12电连接的导电接触结构19预留位置。所述栅极层14的材质包括金属、金属氮化物以及多晶硅中的至少一种。

然后，参阅图2h～2i’，按照步骤S5，形成第三介电质层15于所述栅极层14上，所述第三介电质层15暴露出所述半导体环柱11顶部的部分高度。在形成所述第三介电质层15之前，先回刻蚀所述第一介电质层17，以暴露出部分高度的所述半导体环柱11的顶部的侧壁；所述第一介电质层17的顶表面齐平于或高于所述栅极层14的顶表面。本实施例中，形成所述第三介电质层15的步骤包括：沉积所述第三介电质层15于所述栅极层14和所述半导体环柱11上，直至沉积的所述第三介电质层15覆盖所述半导体环柱11；平坦化所述第三介电质层15的顶表面至与所述半导体环柱11的顶表面齐平，如图2h和2h’所示，其中，图2h所示为栅极层14上形成的第三介电质层15的纵向截面示意图，图2h’所示为栅极层14上形成的第三介电质层15的俯视示意图；以及，对所述半导体环柱11的外侧壁上的所述第三介电质层15进行刻蚀，以形成暴露出所述第一介电质层17的顶表面及其上方的所述半导体环柱11的侧壁的沟槽，如图2i和2i’所示，其中，图2i所示为暴露出第一介电质层17的顶表面及其上方的半导体环柱11的侧壁的沟槽的纵向截面示意图，图2i’所示为暴露出第一介电质层17的顶表面及其上方的半导体环柱11的侧壁的沟槽的俯视示意图。其他实施例中，形成所述第三介电质层15的步骤包括：沉积第三介电质层15于所述栅极层14和所述半导体环柱11上，所述第三介电质层15的顶表面低于所述半导体环柱11的顶表面，以暴露出所述半导体环柱11顶部的部分高度。为了减小半导体器件的寄生电容，所述第三介电质层15的材质具有小于3.9的低介电常数(即K值小于3.9)。

然后，参阅图2j～2j’，按照步骤S6，形成第二源漏极16于所述第三介电质层15上，所述第二源漏极16围绕在所述半导体环柱11的顶部外侧并与所述半导体环柱11电性相连，所述第二源漏极16和所述栅极层14通过所述第三介电质层15绝缘隔离。当所述第一源漏极12为源极时，所述第二源漏极16为漏极；当所述第一源漏极12为漏极时，所述第二源漏极16为源极。本实施例中，当形成了暴露出所述第一介电质层17的顶表面及其上方的所述半导体环柱11的侧壁的沟槽时，形成所述第二源漏极16的步骤包括：填充第二源漏极材料层(未图示)于所述沟槽中，并向所述第二源漏极材料层以及所述沟槽暴露的所述半导体环柱11中掺杂P型或N型的离子，以形成所述第二源漏极16，如图2j和2j’所示，其中，图2j所示为形成的第二源漏极16的纵向截面示意图，图2j’所示为形成的第二源漏极16的俯视示意图，所述第二源漏极16包括填充在所述沟槽中的掺杂的所述第二源漏极材料层以及所述沟槽暴露出的掺杂的所述半导体环柱11。其他实施例中，当所述第三介电质层15的顶表面低于所述半导体环柱11的顶表面时，形成所述第二源漏极16的步骤包括：首先，覆盖第二源漏极材料层于所述第三介电质层15上，所述第二源漏极材料层围绕在所述半导体环柱11的外侧并填充在所述半导体环柱11内；然后，向所述第二源漏极材料层以及所述半导体环柱11的顶部掺杂P型或N型的离子；接着，刻蚀所述半导体环柱11内外两侧的所述第二源漏极材料层，以使得所述半导体环柱11内的所述第二源漏极材料层全部去除，进而形成所述第二源漏极16，所述第二源漏极16至少包括掺杂的所述半导体环柱11以及围绕在所述半导体环柱11外侧的掺杂的所述第二源漏极材料层。

最后，参阅图2k～2o’，按照步骤S7，形成多个导电接触结构19于所述第三介电质层15中，以分别与所述第一源漏极12、所述第二源漏极16、所述第一栅极141和所述第二栅极142电连接。形成各个所述导电接触结构19的步骤包括：首先，沉积第四介电质层18于所述第三介电质层15和所述第二源漏极16上，如图2k和2k’所示，其中，图2k所示为第三介电质层15和第二源漏极16上形成的第四介电质层18的纵向截面示意图，图2k’所示为第三介电质层15和第二源漏极16上形成的第四介电质层18的俯视示意图；然后，刻蚀相应区域的所述第四介电质层18、所述第三介电质层15和第二介电质层13，以形成第一至第四开口，所述第一开口181贯穿所述第一栅极141上方的所述第四介电质层18和所述第三介电质层15并暴露出所述第一栅极141的部分顶表面，所述第二开口182贯穿所述第二栅极142上方的所述第四介电质层18和所述第三介电质层15并暴露出所述第二栅极142的部分顶表面，所述第三开口183贯穿所述第一源漏极12上方的所述第四介电质层18、所述第三介电质层15和所述第二介电质层13并暴露出所述第一源漏极12的部分顶表面，所述第四开口184贯穿所述第二源漏极16上方的所述第四介电质层18并暴露出所述第二源漏极16的部分顶表面，如图2l和2n所示；接着，向所述第一开口181、所述第二开口182、所述第三开口183、所述第四开口184中填充金属，也可以填充金属氮化物等，以形成各个所述导电接触结构19，如图2m和2o所示。沉积所述第四介电质层18于所述第三介电质层15和所述第二源漏极16上的步骤可以包括：先沉积低K介电质材料层(未图示)于所述第三介电质层15和所述第二源漏极16上，再沉积氧化物层(未图示)于所述低K介电质材料层上；或者直接沉积一层具有低介电常数的氧化材料于所述第三介电质层15和所述第二源漏极16上。

另外，可以对靠近所述第一开口181、所述第二开口182、所述第三开口183和所述第四开口184的所述第四介电质层18进行刻蚀，以去除部分厚度的所述第四介电质层18，进而分别在所述第一开口181、所述第二开口182、所述第三开口183和所述第四开口184的上方形成沟槽，且所述第一开口181和所述第二开口182上方的沟槽可以连通或者不连通，所述第三开口183和所述第四开口184上方的沟槽可以分别位于所述第一开口181和所述第二开口182上方的沟槽的两侧或者同一侧，所述第三开口183和所述第四开口184上方的沟槽不连通；再向所述第一开口181、所述第二开口182、所述第三开口183和所述第四开口184上方的沟槽中填充金属或金属氮化物等，以形成所述导电接触结构19的一部分。参阅图2l至2m’，图2l所示为第一开口181和第二开口182上方形成的连通的沟槽的纵向截面示意图，图2l’所示为第一开口181和第二开口182上方形成的连通的沟槽的俯视示意图，图2m所示为第一开口181和第二开口182上方形成的连通的沟槽填充金属后的纵向截面示意图，图2m’所示为第一开口181和第二开口182上方形成的连通的沟槽填充金属后的俯视示意图，从图2l至2m’中可看出，当所述第一开口181和所述第二开口182上方的沟槽连通时，优选地，所述第一开口181和所述第二开口182在同一直线上；且向所述第一开口181和所述第二开口182上方的连通的沟槽中填充金属之后，使得所述第一栅极141和所述第二栅极142电性连接在一起，以接收同步栅控信号，即所述第一栅极141和所述第二栅极142对所述半导体环柱11中的沟道区进行同步栅控，由此可以增强所述场效应管的栅控能力，很好地抑制短沟道效应，也可以使半导体器件的关键尺寸进一步缩小，为7纳米、5纳米技术节点甚至更小的尺寸节点的半导体器件的设计提供可能；同时，所述第一栅极141和所述第二栅极142的同步栅控可以使半导体器件的有效沟道宽度大大增加以及沟道内部的载流子浓度大大增加，从而大大地增强了半导体器件的驱动能力。参阅图2n至2o’，图2n所示为第一开口181和第二开口182上方形成的不连通的沟槽的纵向截面示意图，图2n’所示为第一开口181和第二开口182上方形成的不连通的沟槽的俯视示意图，图2o所示为第一开口181和第二开口182上方形成的不连通的沟槽填充金属后的纵向截面示意图，图2o’所示为第一开口181和第二开口182上方形成的不连通的沟槽填充金属后的俯视示意图，从图2n至2o’中可看出，当所述第一开口181和所述第二开口182上方的沟槽不连通时，向所述第一开口181和所述第二开口182上方的沟槽中填充金属之后，所述第一栅极141和所述第二栅极142相互独立，能够接收不同的栅控信号，例如，在所述第一栅极141和所述第二栅极142上施加不同的栅压，由此可以实现分别对所述半导体环柱11中的沟道区的独立栅控，实现对内部沟道的能带变化和载流子浓度的调节，以灵活实现不同阈值电压的半导体器件的需要。所以，所述第一栅极141和所述第二栅极142的电性连接或相互独立满足了半导体器件的不同调控需要。

综上所述，本发明提供的场效应管的制造方法包括：提供一衬底，在所述衬底上形成中空的半导体环柱；形成第一源漏极于所述衬底上，所述第一源漏极围绕在所述半导体环柱外侧并与所述半导体环柱电性相连，且所述第一源漏极的顶表面低于所述半导体环柱的顶表面；形成第二介电质层于所述第一源漏极上，所述第二介电质层围绕在所述半导体环柱外侧并填充在所述半导体环柱内，且所述第二介电质层的顶表面低于所述半导体环柱的顶表面；形成栅极层于所述第二介电质层上，所述栅极层填充在所述半导体环柱内的部分为第一栅极，所述栅极层围绕在所述半导体环柱的外侧的部分为第二栅极，且所述栅极层的顶表面低于所述半导体环柱的顶表面；形成第三介电质层于所述栅极层上，所述第三介电质层暴露出所述半导体环柱顶部的部分高度；形成第二源漏极于所述第三介电质层上，所述第二源漏极围绕在所述半导体环柱的顶部外侧并与所述半导体环柱电性相连，所述第二源漏极和所述栅极层通过所述第三介电质层绝缘隔离；以及，形成分别与所述第一源漏极、所述第二源漏极、所述第一栅极和所述第二栅极电连接的导电接触结构，各个所述导电接触结构的顶表面被所述第三介电质层的顶表面暴露出来。本发明提供的场效应管的制造方法制造的场效应管，实现了对半导体环柱内的电场的双重控制，使得在所述场效应管的尺寸缩小的同时，还能提高所述场效应管的栅控能力、减小短沟道效应以及提高载流子浓度，进而提升半导体器件的性能；同时，也实现了对半导体环柱的同步栅控或分别的独立栅控，以满足半导体器件的不同调控需要。

本发明一实施例还提供了一种半导体器件的制造方法，采用本发明提供的所述场效应管的制造方法在一衬底上形成场效应管。由于所述场效应管的栅控能力得到提高，且短沟道效应得到降低，使得具有所述场效应管的所述半导器件的尺寸可以进一步缩小，进而使得所述半导体器件的性能得到提高。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种场效应管的制造方法，其特征在于，包括：

提供一衬底，在所述衬底上形成中空的半导体环柱；

形成第一源漏极于所述衬底上，所述第一源漏极围绕在所述半导体环柱外侧并与所述半导体环柱电性相连，且所述第一源漏极的顶表面低于所述半导体环柱的顶表面；

形成第二介电质层于所述第一源漏极上，所述第二介电质层围绕在所述半导体环柱外侧并填充在所述半导体环柱内，且所述第二介电质层的顶表面低于所述半导体环柱的顶表面；

形成栅极层于所述第二介电质层上，所述栅极层填充在所述半导体环柱内的部分为第一栅极，所述栅极层围绕在所述半导体环柱的外侧的部分为第二栅极，且所述栅极层的顶表面低于所述半导体环柱的顶表面；

形成第三介电质层于所述栅极层上，所述第三介电质层暴露出所述半导体环柱顶部的部分高度；

形成第二源漏极于所述第三介电质层上，所述第二源漏极围绕在所述半导体环柱的顶部外侧并与所述半导体环柱电性相连，所述第二源漏极和所述栅极层通过所述第三介电质层绝缘隔离；以及，

形成分别与所述第一源漏极、所述第二源漏极、所述第一栅极和所述第二栅极电连接的导电接触结构，各个所述导电接触结构的顶表面被所述第三介电质层的顶表面暴露出来；

其中，在形成所述第二介电质层于所述第一源漏极上之前，或者，在形成所述第二介电质层于所述第一源漏极上之后且在形成所述栅极层于所述第二介电质层上之前，形成第一介电质层于所述半导体环柱的内侧壁和外侧壁上；并在形成所述第三介电质层于所述栅极层上之前，回刻蚀所述第一介电质层，以暴露出部分高度的所述半导体环柱的侧壁，使得所述第一介电质层的顶表面齐平于或高于所述栅极层的顶表面。

2.如权利要求1所述的场效应管的制造方法，其特征在于，形成所述半导体环柱的步骤包括：先在所述衬底上覆盖牺牲层；然后，对所述牺牲层进行光刻处理或光刻结合刻蚀工艺处理后形成柱状的牺牲层；接着，在所述柱状的牺牲层的侧壁上生长所述半导体环柱的材料；然后，去除所述柱状的牺牲层，以获得中空的所述半导体环柱。

3.如权利要求1所述的场效应管的制造方法，其特征在于，所述第一源漏极不仅围绕在所述半导体环柱外侧，还填充在所述半导体环柱内；形成所述第一源漏极的步骤包括：先形成第一源漏极材料层于所述衬底的顶表面上，所述第一源漏极材料层围绕在所述半导体环柱外侧并填充在所述半导体环柱内；再向所述第一源漏极材料层中掺杂P型或N型的离子，以使得所述半导体环柱的内外两侧的所述第一源漏极材料层转化成所述第一源漏极；或者，当所述衬底为半导体材料时，直接向所述半导体环柱的内外两侧的衬底中掺杂P型或N型的离子，以使得部分厚度的所述衬底转化成所述第一源漏极。

4.如权利要求1所述的场效应管的制造方法，其特征在于，形成所述第一介电质层的步骤包括：先对所述半导体环柱的内侧壁和外侧壁进行氧化处理，以形成栅氧层；然后，采用原子层沉积法形成高K介电质材料层于所述栅氧层的内侧壁和外侧壁上，以形成所述第一介电质层。

5.如权利要求1所述的场效应管的制造方法，其特征在于，形成所述栅极层的步骤包括：先形成部分厚度的功函数材料层于所述第一介电质层的侧壁以及所述第二介电质层的顶表面上；然后，形成金属栅极材料层于所述功函数材料层上；接着，回刻蚀所述功函数材料层和所述金属栅极材料层，以使得所述功函数材料层和所述金属栅极材料层的顶表面高度下降至所述半导体环柱的顶表面以下，并同时使得所述功函数材料层和所述金属栅极材料层外侧边界位于所述第二介电质层的边缘以内；或者，

形成所述栅极层的步骤包括：先刻蚀所述第二介电质层，以在所述第二介电质层中形成所述第一栅极和所述第二栅极所需的栅极沟槽，所述栅极沟槽包括围绕在所述半导体环柱外侧并暴露出所述半导体环柱外侧的所述第一介电质层的部分，以及，位于所述半导体环柱中并暴露出所述半导体环柱内侧的所述第一介电质层的部分；然后，依次形成功函数材料层以及金属栅极材料层于所述栅极沟槽中。

6.如权利要求1所述的场效应管的制造方法，其特征在于，形成所述第三介电质层的步骤包括：沉积第三介电质层于所述栅极层和所述半导体环柱上，直至沉积的所述第三介电质层覆盖所述半导体环柱；平坦化所述第三介电质层的顶表面至与所述半导体环柱的顶表面齐平；以及，对所述半导体环柱的外侧壁上的所述第三介电质层进行刻蚀，以形成暴露出所述第一介电质层的顶表面及其上方的半导体环柱的侧壁的沟槽；形成所述第二源漏极的步骤包括：填充第二源漏极材料层于所述沟槽中，并向所述第二源漏极材料层以及所述沟槽暴露的所述半导体环柱中掺杂P型或N型的离子，以形成所述第二源漏极，所述第二源漏极包括填充在所述沟槽中的掺杂的所述第二源漏极材料层以及所述沟槽暴露出的掺杂的所述半导体环柱；或者，

形成所述第三介电质层的步骤包括：沉积第三介电质层于所述栅极层和所述半导体环柱上，所述第三介电质层的顶表面低于所述半导体环柱的顶表面，以暴露出所述半导体环柱顶部的部分高度；形成所述第二源漏极的步骤包括：首先，覆盖第二源漏极材料层于所述第三介电质层上，所述第二源漏极材料层围绕在所述半导体环柱的外侧并填充在所述半导体环柱内；然后，向所述第二源漏极材料层以及所述半导体环柱的顶部掺杂P型或N型的离子；接着，刻蚀所述半导体环柱内外两侧的所述第二源漏极材料层，以使得所述半导体环柱内的所述第二源漏极材料层全部去除，进而形成所述第二源漏极，所述第二源漏极至少包括掺杂的所述半导体环柱以及围绕在所述半导体环柱外侧的掺杂的所述第二源漏极材料层。

7.如权利要求6所述的场效应管的制造方法，其特征在于，形成各个所述导电接触结构的步骤包括：

首先，沉积第四介电质层于所述第三介电质层和所述第二源漏极上；

然后，刻蚀相应区域的所述第四介电质层、所述第三介电质层和第二介电质层，以形成第一至第四开口，所述第一开口贯穿所述第一栅极上方的所述第四介电质层和所述第三介电质层并暴露出所述第一栅极的部分顶表面，所述第二开口贯穿所述第二栅极上方的所述第四介电质层和所述第三介电质层并暴露出所述第二栅极的部分顶表面，所述第三开口贯穿所述第一源漏极上方的所述第四介电质层、所述第三介电质层和所述第二介电质层并暴露出所述第一源漏极的部分顶表面，所述第四开口贯穿所述第二源漏极上方的所述第四介电质层并暴露出所述第二源漏极的部分顶表面；

接着，向所述第一开口、所述第二开口、所述第三开口、所述第四开口中填充金属，以形成各个所述导电接触结构。

8.一种半导体器件的制造方法，其特征在于，包括：采用权利要求1至7中任一项所述的场效应管的制造方法在一衬底上形成场效应管。

Images