CN103094190B - 互连层中空气间隙的形成方法 - Google Patents
互连层中空气间隙的形成方法 Download PDFInfo
- Publication number
- CN103094190B CN103094190B CN201110340398.XA CN201110340398A CN103094190B CN 103094190 B CN103094190 B CN 103094190B CN 201110340398 A CN201110340398 A CN 201110340398A CN 103094190 B CN103094190 B CN 103094190B
- Authority
- CN
- China
- Prior art keywords
- layer
- air gap
- hard mask
- interlayer dielectric
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明的实施例提供了一种互连层中空气间隙的形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有层间介质层、硬掩膜层和具有开口的光刻胶层；以所述光刻胶层为掩膜刻蚀所述硬掩膜层，将所述开口转移到硬掩膜层内；刻蚀完所述硬掩膜层后，去除所述光刻胶层；在去除所述光刻胶层后，以具有开口的硬掩膜层为掩膜，刻蚀所述层间介质层，形成沟槽，所述沟槽暴露出半导体衬底表面；形成位于所述沟槽侧壁的牺牲层；填充满所述沟槽形成导电线，去除所述牺牲层形成空气间隙。本发明实施例的半导体集成电路性能较好。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种互连层中空气间隙的形成方法。
背景技术
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，现有技术中，具有较小尺寸的元件的几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间的距离的绝缘材料的介电常数K的函数)会增加。此增加的电容会导致导体间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。
由于具有最低介电常数的材料为空气(k＝1.0)，通常会形成空气间隙来进一步降低互连层内的有效K值。现有技术在互连层中空气间隙的形成方法，包括：
请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的刻蚀停止层101；形成覆盖所述刻蚀停止层101的层间介质层103；形成位于所述层间介质层103表面的图形化的光刻胶层105；
请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀停止层101，形成沟槽107；
请参考图3，去除所述图形化的光刻胶层105，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层105后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109；
请参考图4，向所述沟槽内填充导电金属，形成金属线111；
请参考图5，去除所述牺牲层109，形成空气间隙113。
然而，采用现有技术在互连层中空气间隙形成后的半导体集成电路性能较差。
更多关于在互连层中空气间隙的形成方法请参考公开号为US20110018091的美国专利。
发明内容
本发明解决的问题是提供一种半导体集成电路性能较好的互连层中空气间隙的形成方法。
为解决上述问题，本发明提供了一种互连层中空气间隙的形成方法，包括：
提供半导体衬底，形成覆盖所述半导体衬底的层间介质层；形成覆盖所述层间介质层的硬掩膜层；形成位于所述硬掩膜层表面的图形化的光刻胶层；
以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层，使所述硬掩膜层具有开口；
刻蚀完所述硬掩膜层后，去除所述图形化的光刻胶层；
在去除所述图形化的光刻胶层后，以具有开口的硬掩膜层为掩膜，刻蚀所述层间介质层，形成沟槽，所述沟槽暴露出半导体衬底表面；
形成位于所述沟槽侧壁的牺牲层；
填充满所述沟槽形成导电线，去除所述牺牲层形成空气间隙。
可选地，所述硬掩膜层的材料为TiN或SiN。
可选地，所述牺牲层的材料为二氧化硅。
可选地，所述牺牲层的形成工艺为等离子体工艺。
可选地，所述等离子体工艺中采用的气体包括氧气、臭氧或二氧化碳中的一种，所述等离子体工艺的温度大于150℃。
可选地，所述牺牲层的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。
可选地，去除所述牺牲层采用的工艺为湿法刻蚀工艺。
可选地，所述湿法刻蚀工艺采用的化学试剂为氢氟酸。
可选地，还包括：在形成牺牲层之前，对沟槽侧壁受损的层间介质层进行硅化处理。
可选地，所述硅化处理采用硅烷试剂与受损的层间介质层反应。
可选地，所述层间介质层的材料为K值小于3.0的低K介质材料。
可选地，所述低K介质材料中包括C、Si、O和H元素。
可选地，还包括：形成覆盖所述半导体衬底的刻蚀停止层，所述层间介质层形成在所述刻蚀停止层表面；形成覆盖所述层间介质层的缓冲层，所述硬掩膜层形成在所述缓冲层表面。
可选地，所述缓冲层的形成工艺为TEOS工艺或低温氧化工艺。
可选地，所述缓冲层的材料为SiO2。
可选地，还包括：形成覆盖所述导电线、层间介质层和空气间隙的绝缘层。
与现有技术相比，本发明的实施例具有以下优点：
本发明的实施例中，所述层间介质层的表面还形成有硬掩膜层，所述硬掩膜层不仅用于将光刻胶层上的图形转移到了硬掩膜层上，作为掩膜层形成沟槽，而且在去除图形化的光刻胶层时，还用于避免图形化的光刻胶层在去除时形成的聚合物附着在沟槽侧壁，形成的牺牲层的宽度均一，后续形成的空气间隙的质量好，提高了半导体集成电路的性能。
进一步的，在本发明的实施例中，所述牺牲层的材料为二氧化硅，湿法刻蚀二氧化硅的速率大于刻蚀金属导线和刻蚀层间介质层的速率，所述牺牲层在后续容易被去除形成空气间隙。
更进一步的，本发明的实施例中，对形成沟槽过程中受损的层间介质层进行了硅化处理，以修复受损的层间介质层，使得相邻沟槽件的层间介质层的介电常数降低，降低了RC效应，进一步提高了半导体集成电路的性能和功能。
附图说明
图1-图5是现有技术互连层中空气间隙的形成过程的剖面结构示意图；
图6是本发明一实施例的互连层中空气间隙的剖面结构示意图；
图7是本发明实施例的互连层中空气间隙的形成方法的流程示意图；
图8-图14是本发明另一实施例的互连层中空气间隙的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术在互连层中形成空气间隙后的半导体集成电路性能较差。
经过研究后，请继续参考图5，发明人发现现有技术半导体集成电路性能较差的原因是由于相邻两沟槽间的层间介质层103较多，导致互连层中的有效K值较高所引起的。
发明人发现：如果不采用沉积工艺而采用氧化沟槽107的侧壁形成牺牲层可以减少工艺步骤，请参考图2，在采用灰化工艺去除所述图形化的光刻胶层105(请参考图2)的同时，氧化沟槽107侧壁的层间介质层103形成牺牲层，之后，在所述沟槽107内填充导电金属并去除牺牲层形成空气间隙，可以有效降低互连层中的有效K值。
然而，发明人发现，请参考图6，如果在氧化去除光刻胶(未标示)的同时，氧化所述层间介质层103形成牺牲层，再去除所述牺牲层来形成空气间隙115，光刻胶被氧化会形成一种聚合物(polyma)110附着在沟槽的侧壁，所述有聚合物110附着处的牺牲层的宽度小于没有聚合物110附着处的牺牲层的宽度，即所述聚合物110的存在影响了后续形成的牺牲层的宽度的均一性，导致后续形成的空气间隙115的宽度的均一性受到影响，从而影响了半导体集成电路性能。
经过更进一步研究，发明人发现，可以将所述图形化的光刻胶层上的图像转移至硬掩膜板上，然后去除所述图形化的光刻胶层，即去除所述聚合物后，再在沟槽的侧壁形成牺牲层，所述牺牲层的宽度则不会受到影响，形成的牺牲层的宽度均一，形成的空气间隙的宽度一致，半导体集成电路性能好。
更进一步的，发明人提供了一种在互连层中空气间隙的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图7，本发明实施例的互连层中空气间隙的形成方法，包括：
步骤S201，提供半导体衬底，所述半导体衬底表面形成有层间介质层；所述层间介质层表面形成有硬掩膜层；所述硬掩膜层表面形成有光刻胶层，所述光刻胶层具有开口；
步骤S203，以所述光刻胶层为掩膜刻蚀硬掩膜层，将所述开口转移到所述硬掩膜层内；
步骤S205，刻蚀完所述硬掩膜层后，去除所述光刻胶层；
步骤S207，在去除所述光刻胶层后，以具有开口的硬掩膜层为掩膜，刻蚀所述层间介质层，形成沟槽，所述沟槽暴露出半导体衬底表面；
步骤S209，形成位于所述沟槽侧壁的牺牲层；
步骤S211，填充满所述沟槽形成导电线，去除所述牺牲层形成空气间隙。
具体的，请参考图8-图14，图8-图14示出了本发明实施例的互连层中空气间隙的形成过程的剖面结构示意图。
请参考图8，提供半导体衬底300；所述半导体衬底300表面形成有刻蚀停止层301；所述刻蚀停止层301表面形成有层间介质层303；所述层间介质层303表面形成有缓冲层305；所述缓冲层305表面形成有硬掩膜层307；所述硬掩膜层307表面形成有光刻胶层309，所述光刻胶层309具有开口(未标示)。
所述半导体衬底300为后续工艺提供工作平台，所述半导体衬底300的材料为绝缘材料。
所述刻蚀停止层301用于后续保护半导体衬底300在形成沟槽时不被损坏，所述刻蚀停止层301的材料为SiN或TiN，所述刻蚀停止层301的形成工艺为沉积工艺，例如物理或化学气相沉积。
所述层间介质层303用于为后续形成沟槽提供平台，并用于隔离相邻的金属导线，防止短路。所述层间介质层303的形成工艺为沉积工艺，例如物理或化学气相沉积。所述层间介质层303的材料为K值小于3.0的低K介质材料。在本发明的实施例中，所述低K介质材料中包括C、Si、O和H元素。
所述缓冲层305用于在后续刻蚀时提供一个缓冲，分散刻蚀硬掩膜层307时产生的应力，进一步保护层间介质层303。在本发明的实施例中，所述缓冲层305的形成工艺为TEOS工艺或低温氧化工艺(LTO)。所述缓冲层305的材料为SiO2。
所述硬掩膜层307的作用有多个，一方面用于转移图形化的光刻胶层309上的图形，以作为后续形成沟槽时的掩膜；另一方面在去除图形化的光刻胶层时，还用于避免图形化的光刻胶层在去除时形成的聚合物附着在沟槽侧壁。所述硬掩膜层307的形成工艺为沉积工艺，例如物理或化学气相沉积。所述硬掩膜层307的材料为TiN或SiN。
所述光刻胶层309用于后续作为掩膜将光刻胶层309中的开口转移到硬掩膜层307中，所述开口用于定义出金属导线的位置。所述光刻胶层309的形成方法已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，还可以提供半导体衬底，所述半导体衬底表面形成有层间介质层；所述层间介质层表面形成有硬掩膜层；所述硬掩膜层表面形成有光刻胶层，所述光刻胶层具有开口。
请参考图9，以所述光刻胶层为掩膜，刻蚀所述硬掩膜层307，将光刻胶层309中的开口转移到硬掩膜层307中；待刻蚀完所述硬掩膜层307后，去除所述光刻胶层309。
将所述图形化的光刻胶中的开口转移到了硬掩膜层307中，用于后续作为形成沟槽的掩膜。本发明的实施例中，刻蚀所述硬掩膜层307的工艺为干法刻蚀，且所述开口暴露出了所述缓冲层305的表面。由于干法刻蚀已为本领域技术人员所熟知，在此不再赘述。
需要说明的是，在本发明的其他实施例中，所述开口也可以不暴露出缓冲层305的表面，例如仅刻蚀部分厚度的硬掩膜层307。
去除所述光刻胶层的工艺为氧化工艺，在本发明的实施例中，光刻胶被氧化后一部分直接被去除，另一部分则形成了聚合物(未图示)残留在所述硬掩膜层的表面或侧壁。因此，为了便于后续工艺步骤，即便于后续形成均一性好的牺牲层，还可以在去除光刻胶层后去除所述聚合物，例如采用氢氟酸溶液进行去除。
请参考图10，在去除所述光刻胶层后，以具有开口的硬掩膜层307为掩膜，依次刻蚀缓冲层305、层间介质层303、刻蚀停止层301，形成沟槽311。
刻蚀所述缓冲层305、层间介质层303、刻蚀停止层301的工艺为干法刻蚀。由于干法刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
所述沟槽311用于后续填充导电材料形成导电线。所述沟槽311的宽度根据实际要求而定。由于本发明的实施例中，在未形成沟槽311之前，先在硬掩膜层307内形成开口，定义出导电线的位置，然后去除光刻胶层，避免了现有技术去除光刻胶层时光刻胶被氧化形成的聚合物对牺牲层的宽度的均一性造成的影响。
需要说明的是，在本发明的实施例中，还包括：在形成牺牲层之前，对沟槽311侧壁受损的层间介质层303进行硅化处理，以修复受损的层间介质层，使得相邻沟槽件的层间介质层的介电常数降低，降低了RC效应，进一步提高了半导体集成电路的性能和功能。所述硅化处理采用硅烷试剂与受损的层间介质层反应，所述硅烷试剂可选用包括六甲基二硅氧烷、三甲基氯烷或其组合的物质。
请参考图11，形成位于所述沟槽311侧壁的牺牲层313。
所述牺牲层313用于后续被去除形成空气间隙。所述牺牲层313的宽度与后续形成的空气间隙的宽度有关，为了最大限度的降低层间介质层的介电常数，降低RC效应，又不破坏层间介质层303的绝缘效果，在本发明的实施例中，所述牺牲层313的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。
需要说明的是，本发明实施例所指的宽度和距离均为平行于半导体衬底300表面方向的尺寸。
考虑到所述牺牲层313在后续工艺中被去除形成空气间隙，后续刻蚀时所述牺牲层313的速率要大于刻蚀金属线的速率且大于层间介质层303的速率。在本发明的实施例中，所述牺牲层313的材料为二氧化硅。所述牺牲层313的形成工艺为等离子体氧化处理工艺，所述等离子体氧化处理工艺中采用的气体包括氧气、臭氧或二氧化碳中的一种，所述等离子体氧化处理工艺的温度大于150℃。
在本发明的实施例中，所述牺牲层313的形成步骤包括：在温度大于150℃的条件下，将处于等离子腔室(未图示)中的反应气体(例如氧气、臭氧或二氧化碳中的一种)等离子体化，将所述等离子体化后的反应气体通入所述沟槽311中，使所述沟槽311侧壁的部分厚度的层间介质层303被氧化，形成牺牲层313。
在本发明的实施例中，所述牺牲层313形成之后，还包括：去除所述缓冲层305和硬掩膜层307。去除所述缓冲层305和硬掩膜层307的工艺为刻蚀工艺，在此不再赘述。
需要说明的是，在本发明的其他实施例中，也可以在形成沟槽之后，先去除所述缓冲层305和硬掩膜层307，然后再形成牺牲层313。
请参考图12，填充满所述沟槽形成导电线315。
所述导电线315用于传递信号，所述导电线315的材料为导电材料，例如铜、钛、钽、钨等。所述导电线315的形成过程为：采用沉积工艺例如物理或化学气相沉积工艺沉积覆盖所述半导体衬底300、牺牲层313和层间介质层303的导电薄膜；然后采用化学机械抛光工艺(CMP)对所述导电薄膜进行化学机械抛光，暴露出所述层间介质层303和牺牲层313，形成导电线315。
请参考图13，去除所述牺牲层形成空气间隙317。
去除所述牺牲层的采用的工艺为湿法刻蚀工艺。在本发明的实施例中，所述湿法刻蚀工艺采用的化学试剂为氢氟酸。
所述空气间隙317用于降低互连层内的有效K值，减小电力消耗并降低RC效应。所述空气间隙317的宽度等于所述牺牲层的宽度，即所述空气间隙317的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。
请参考图14，形成覆盖所述导电线315、层间介质层303和空气间隙317的绝缘层319。
在本发明的实施例中，在形成空气间隙317后，再形成绝缘层319，用于隔离相邻层间的导电线。所述绝缘层319的材料为二氧化硅等常见的绝缘材料，在此不再赘述。
需要说明的是，由于空气间隙317的宽度很小，为微米级或以下，因此所述绝缘层319可以如图14所示横跨所述空气间隙317。
综上，本发明的实施例中，所述层间介质层的表面还形成有硬掩膜层，所述硬掩膜层不仅用于将光刻胶层上的图形转移到了硬掩膜层上，作为掩膜层形成沟槽，而且在去除图形化的光刻胶层时，还用于避免图形化的光刻胶层在去除时形成的聚合物附着在沟槽侧壁，形成的牺牲层的宽度均一，后续形成的空气间隙的质量好，提高了半导体集成电路的性能。
进一步的，在本发明的实施例中，所述牺牲层的材料为二氧化硅，湿法刻蚀二氧化硅的速率大于刻蚀金属导线和刻蚀层间介质层的速率，所述牺牲层在后续容易被去除形成空气间隙。
更进一步的，本发明的实施例中，对形成沟槽过程中受损的层间介质层进行了硅化处理，以修复层间介质层，使得相邻沟槽件的层间介质层的介电常数降低，降低了RC效应，进一步提高了半导体集成电路的性能和功能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (14)
1.一种互连层中空气间隙的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有层间介质层；所述层间介质层表面形成有硬掩膜层；所述硬掩膜层表面形成有光刻胶层，所述光刻胶层具有开口；
以所述光刻胶层为掩膜刻蚀所述硬掩膜层，将所述开口转移到硬掩膜层内；
刻蚀完所述硬掩膜层后，去除所述光刻胶层；
在去除所述光刻胶层后，以具有开口的硬掩膜层为掩膜，刻蚀所述层间介质层，形成沟槽，所述沟槽暴露出半导体衬底表面；
对沟槽侧壁的层间介质层进行硅化处理，然后采用等离子体氧化处理工艺形成位于所述沟槽侧壁的牺牲层；
填充满所述沟槽形成导电线，去除所述牺牲层形成空气间隙。
2.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述硬掩膜层的材料为TiN或SiN。
3.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述牺牲层的材料为二氧化硅。
4.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述等离子体氧化处理工艺中采用的气体包括氧气、臭氧或二氧化碳中的一种，所述等离子体氧化处理工艺的温度大于150℃。
5.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述牺牲层的宽度大于相邻两沟槽之间最小距离的1/10，且小于相邻两沟槽之间最小距离的3/7。
6.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，去除所述牺牲层采用的工艺为湿法刻蚀工艺。
7.如权利要求6所述的互连层中空气间隙的形成方法，其特征在于，所述湿法刻蚀工艺采用的化学试剂为氢氟酸。
8.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述硅化处理采用硅烷试剂与受损的层间介质层反应。
9.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，所述层间介质层的材料为K值小于3.0的低K介质材料。
10.如权利要求9所述的互连层中空气间隙的形成方法，其特征在于，所述低K介质材料中包括C、Si、O和H元素。
11.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，还包括：形成覆盖所述半导体衬底的刻蚀停止层，所述层间介质层形成在所述刻蚀停止层表面；形成覆盖所述层间介质层的缓冲层，所述硬掩膜层形成在所述缓冲层表面。
12.如权利要求11所述的互连层中空气间隙的形成方法，其特征在于，所述缓冲层的形成工艺为TEOS工艺或低温氧化工艺。
13.如权利要求11所述的互连层中空气间隙的形成方法，其特征在于，所述缓冲层的材料为SiO2。
14.如权利要求1所述的互连层中空气间隙的形成方法，其特征在于，还包括：形成覆盖所述导电线、层间介质层和空气间隙的绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110340398.XA CN103094190B (zh) | 2011-11-01 | 2011-11-01 | 互连层中空气间隙的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110340398.XA CN103094190B (zh) | 2011-11-01 | 2011-11-01 | 互连层中空气间隙的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094190A CN103094190A (zh) | 2013-05-08 |
| CN103094190B true CN103094190B (zh) | 2015-04-29 |
Family
ID=48206604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110340398.XA Active CN103094190B (zh) | 2011-11-01 | 2011-11-01 | 互连层中空气间隙的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103094190B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110060955B (zh) * | 2018-01-18 | 2021-11-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN110729360B (zh) * | 2019-10-25 | 2022-12-09 | 中国科学院微电子研究所 | 一种纳米管器件及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7560375B2 (en) * | 2004-09-30 | 2009-07-14 | International Business Machines Corporation | Gas dielectric structure forming methods |
| US7795148B2 (en) * | 2006-03-28 | 2010-09-14 | Tokyo Electron Limited | Method for removing damaged dielectric material |
| US20080185722A1 (en) * | 2007-02-05 | 2008-08-07 | Chung-Shi Liu | Formation process of interconnect structures with air-gaps and sidewall spacers |
-
2011
- 2011-11-01 CN CN201110340398.XA patent/CN103094190B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094190A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
| US20060073695A1 (en) | Gas dielectric structure forming methods | |
| CN109786346A (zh) | 通孔结构及其方法 | |
| JP5305651B2 (ja) | 回路の配線構造および集積回路の配線構造の製作方法 | |
| CN103545248A (zh) | 半导体器件的制造方法 | |
| CN104347477A (zh) | 半导体结构的形成方法 | |
| CN104425357B (zh) | 双镶嵌结构的形成方法 | |
| CN103050439B (zh) | 互连线结构及互连线结构的形成方法 | |
| US9837305B1 (en) | Forming deep airgaps without flop over | |
| CN103077921B (zh) | 互连线结构及互连线结构的形成方法 | |
| CN103094190B (zh) | 互连层中空气间隙的形成方法 | |
| CN107481923B (zh) | 掩膜层结构、半导体器件及其制造方法 | |
| TWI707401B (zh) | 基本原則區域中完全對準介層窗 | |
| CN100592507C (zh) | 金属导线镶嵌结构及其制造方法 | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| CN104465506A (zh) | 铜互连中空气隙的形成方法 | |
| US20150021793A1 (en) | Semiconductor structures and methods of manufacture | |
| CN103094192B (zh) | 半导体器件的形成方法 | |
| KR20100122700A (ko) | 반도체 소자의 제조방법 | |
| CN103117247B (zh) | 半导体器件形成方法 | |
| CN103094136B (zh) | 半导体器件的形成方法 | |
| CN102693935A (zh) | 互连结构的制造方法 | |
| CN104347489A (zh) | 导电插塞的形成方法 | |
| CN103137545B (zh) | 半导体器件及其形成方法 | |
| US20220328495A1 (en) | Method for manufacturing memory and memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |