CN103094136B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN103094136B
CN103094136B CN201110340412.6A CN201110340412A CN103094136B CN 103094136 B CN103094136 B CN 103094136B CN 201110340412 A CN201110340412 A CN 201110340412A CN 103094136 B CN103094136 B CN 103094136B
Authority
CN
China
Prior art keywords
layer
semiconductor device
opening
interlayer dielectric
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110340412.6A
Other languages
English (en)
Other versions
CN103094136A (zh
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110340412.6A priority Critical patent/CN103094136B/zh
Publication of CN103094136A publication Critical patent/CN103094136A/zh
Application granted granted Critical
Publication of CN103094136B publication Critical patent/CN103094136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的实施例提供了一种半导体器件的形成方法，包括：提供半导体衬底；所述半导体衬底表面形成有具有至少两个沟槽的层间介质层；所述沟槽内形成有导电线；形成覆盖层间介质层和导电线的种子层；形成位于种子层表面的图案层，所述图案层具有第一开口，所述第一开口位于相邻两沟槽间的层间介质层上，且所述第一开口的宽度小于相邻两沟槽之间的距离；以所述图案层为掩膜，刻蚀种子层和层间介质层，形成第二开口和位于所述第二开口两侧的牺牲层，所述第二开口暴露出所述半导体衬底表面；去除所述牺牲层，形成空气间隙；形成覆盖所述种子层、且横跨所述空气间隙的绝缘层。本发明实施例形成的半导体器件中空气间隙的质量好，集成电路的性能好。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内元件的密度会随之增加，而元件尺寸以及零件或元件之间的间距会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，现有技术中，具有较小尺寸的元件的几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间的距离的绝缘材料的介电常数K的函数)会增加。此增加的电容会导致导体间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。
由于具有最低介电常数的材料为空气(k＝1.0)，通常会形成空气间隙来进一步降低互连层内的有效K值。现有技术中半导体器件的形成方法，包括：
请参考图1，提供半导体衬底100；形成覆盖所述半导体衬底100的刻蚀停止层101；形成覆盖所述刻蚀停止层101的层间介质层103；形成位于所述层间介质层103表面的图形化的光刻胶层105；
请参考图2，以所述图形化的光刻胶层105为掩膜，刻蚀所述层间介质层103和刻蚀停止层101，形成沟槽107；
请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层103表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽107侧壁的牺牲层109；
请参考图4，向所述沟槽内填充导电金属，形成金属线111；
请参考图5，去除所述牺牲层，形成空气间隙113。
然而，采用现有技术形成的半导体器件在半导体集成电路中的性能较差。
更多关于在半导体器件的形成方法请参考公开号为US20110018091的美国专利。
发明内容
本发明解决的问题是提供一种半导体集成电路性能较好的半导体器件的形成方法。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：
提供半导体衬底；所述半导体衬底表面形成层间介质层，所述层间介质层具有至少两个沟槽；所述沟槽内形成有导电线；
形成覆盖所述层间介质层和导电线的种子层；
形成位于所述种子层表面的图案层，所述图案层具有第一开口，所述第一开口位于相邻两沟槽间的层间介质层上，且所述第一开口的宽度小于相邻两沟槽之间的距离；
以所述图案层为掩膜，刻蚀所述种子层和层间介质层，形成第二开口和位于所述第二开口两侧的牺牲层，所述第二开口暴露出所述半导体衬底表面；
去除所述牺牲层，形成空气间隙；
形成覆盖所述种子层、且横跨所述空气间隙的绝缘层。
可选地，去除所述牺牲层的工艺为各向同性的刻蚀方法。
可选地，去除所述牺牲层的工艺为湿法刻蚀，所述湿法刻蚀采用的化学试剂为氢氟酸。
可选地，去除所述牺牲层的工艺为干法刻蚀，所述干法刻蚀采用的刻蚀气体中包括F元素。
可选地，所述干法刻蚀采用的刻蚀气体包括SF6。
可选地，去除所述牺牲层的步骤包括：去除所述牺牲层和部分种子层，使得所述种子层的侧壁与所述层间介质层的侧壁相对齐；或者去除所述牺牲层时，保留位于所述牺牲层表面的部分种子层。
可选地，所述空气间隙的宽度为10-40μm。
可选地，所述种子层的材料为SiO2。
可选地，所述种子层的形成步骤包括：采用TEOS和O2或O3反应。
可选地，所述种子层的形成工艺为低温氧化工艺。
可选地，所述绝缘层的材料为SiO2。
可选地，所述绝缘层的形成步骤包括：采用TEOS和O3反应。
可选地，所述层间介质层的材料为K值小于3.0的低K介质材料。
可选地，所述低K介质材料中包括C、Si、O和H元素。
与现有技术相比，本发明的实施例具有以下优点：
本发明的实施例中，在以所述图案层为掩膜，刻蚀所述种子层和层间介质层后，形成第二开口后，还去除了所述第二开口两侧的牺牲层，形成空气间隙。由于所述牺牲层已被去除，因此后续形成绝缘层时所述绝缘层不会在牺牲层表面沉积，形成的空气间隙的质量好，且空气间隙相对于现有技术形成的空气间隙较大，有效降低了相邻导电线之间的互连层的K值，减小了RC效应，形成的半导体器件在半导体集成电路中性能好。
附图说明
图1-图5是现有技术半导体器件的形成过程的剖面结构示意图；
图6是本发明一实施例的半导体器件的剖面结构示意图；
图7是本发明实施例的半导体器件的形成方法的流程示意图；
图8-图14是本发明另一实施例的半导体器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术在形成的半导体器件在半导体集成电路中性能较差。
经过研究后，请继续参考图5，发明人发现现有技术半导体集成电路性能较差的原因是由于相邻两沟槽间的层间介质层103较多，导致互连层中的有效K值较高所引起的。
经过进一步研究后，发明人发现：如果不采用沉积工艺而采用氧化沟槽107的侧壁形成牺牲层可以减少工艺步骤，请参考图2，在采用灰化工艺去除所述图形化的光刻胶层105(请参考图2)的同时，氧化沟槽107侧壁的层间介质层103形成牺牲层，之后，在所述沟槽107内填充导电金属并去除牺牲层形成空气间隙，可以有效降低互连层中的有效K值。
然而，发明人发现，请参考图6，如果在氧化去除光刻胶(未标示)的同时，氧化所述层间介质层103形成牺牲层，再去除所述牺牲层来形成空气间隙115，光刻胶被氧化会形成一种聚合物(polyma)110附着在沟槽的侧壁，所述有聚合物110附着处的牺牲层的宽度小于没有聚合物110附着处的牺牲层的宽度，即所述聚合物110的存在影响了后续形成的牺牲层的宽度的均一性，导致后续形成的空气间隙115的宽度的均一性受到影响，从而影响了半导体器件在半导体集成电路中的性能。
经过进一步研究，发明人提供了一种半导体器件的形成方法，包括先在具有沟槽的层间介质层内填充导电材料形成导电线；随后形成覆盖所述层间介质层和导电线的种子层，以及覆盖所述种子层的图案层，所述图案层具有第一开口；以所述图案层为掩膜刻蚀所述种子层和层间介质层，形成暴露出半导体衬底的第二开口；然后去除在刻蚀层间介质层形成第二开口时，所述第二开口两侧受损的层间介质层，形成空气间隙，避免受损的层间介质层成分与后续形成的绝缘层的成分接近，在第二开口两侧的层间介质层上沉积而影响后续形成的空气间隙的质量；最后再形成横跨所述空气间隙、且覆盖所述种子层的绝缘层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
请参考图7，本发明实施例的半导体器件的形成方法，包括：
步骤S201，提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有至少两个沟槽；所述沟槽内形成有导电线；
步骤S203，形成覆盖所述层间介质层和导电线的种子层；
步骤S205，形成位于所述种子层表面的图案层，所述图案层具有第一开口，所述第一开口位于相邻两沟槽间的层间介质层上，且所述第一开口的宽度小于相邻两沟槽之间的距离；
步骤S207，以所述图案层为掩膜，刻蚀所述种子层和层间介质层，形成第二开口和位于所述第二开口两侧的牺牲层，所述第二开口暴露出所述半导体衬底表面；
步骤S209，去除所述牺牲层，形成空气间隙；
步骤S211，形成覆盖所述种子层、且横跨所述空气间隙的绝缘层。
具体的，请参考图8-图14，图8-图14示出了本发明实施例的半导体器件的形成过程的剖面结构示意图。
请参考图8，提供半导体衬底300；所述半导体衬底300表面形成有层间介质层301，所述层间介质层301具有至少两个沟槽(未标示)；所述沟槽内形成有导电线303。
所述半导体衬底300为后续工艺提供工作平台，所述半导体衬底300的材料为绝缘材料。
所述层间介质层301用于为后续形成沟槽提供平台，并用于隔离相邻的导电线，防止短路。所述层间介质层301的形成工艺为沉积工艺，例如物理或化学气相沉积。所述层间介质层301的材料为K值小于3.0的低K介质材料。在本发明的实施例中，所述低K介质材料中包括C、Si、O和H元素。
所述层间介质层301具有至少两个沟槽，所述沟槽用于后续填充导电材料形成导电线303。所述导电线303的形成步骤包括：采用沉积工艺，例如物理或化学气相沉积工艺形成导电薄膜(未标示)，然后采用化学机械抛光工艺形成与所述层间介质层301的表面齐平的导电线303。所述导电线303的材料为铜、钨、铝、钛或钽等导电材料。在本发明的实施例中，所述导电线303的材料为铜。
请参考图9，形成覆盖所述层间介质层301和导电线303的种子层305。
所述种子层305用于在形成空气间隙后，辅助形成横跨所述空气间隙的绝缘层。为使后续形成绝缘层时，所述绝缘层能够快速的沉积在所述种子层305的表面，不影响空气间隙的形状和质量，在本发明的实施例中，所述种子层305的材料为SiO2。
在本发明的一个实例中，所述种子层305的形成步骤包括：采用正硅酸乙酯(TEOS)和O2或O3反应，即TEOS工艺形成种子层305。由于所述TEOS工艺已为本领域技术人员所熟知，在此不再赘述。
在本发明的另一个实例中，所述种子层305的形成工艺为低温氧化工艺(LTO)。具体的步骤包括：形成覆盖所述层间介质层301和导电线303的硅薄膜；氧化所述硅薄膜形成二氧化硅作为种子层305。
请参考图10，形成位于所述种子层305表面的图案层307，所述图案层307具有第一开口309，所述第一开口309位于相邻两沟槽间的层间介质层301上，且所述第一开口309的宽度W1小于相邻两沟槽之间的距离W2。
所述图案层307用于后续作为掩膜刻蚀所述种子层305和层间介质层301。所述图案层307的材料可以为任何易于被去除的材料。在本发明的实施例中，所述图案层307的材料为光刻胶。
所述第一开口309定义出后续形成的第二开口的形状和位置。所述第一开口309的形成方法可以为曝光、显影工艺。或者当所述图案层307的材料为不同于光刻胶的其他材料时，需要先形成覆盖所述图案层307表面的图形化的光刻胶，然后以所述图形化的光刻胶为掩膜刻蚀所述图案层307形成第一开口309。
考虑到后续的空气间隙形成在相邻两导电线之间的层间介质层301内，且所述空气间隙的宽度要小于相邻两导电线之间的层间介质层301的宽度，即小于相邻两沟槽之间的距离W2。因此，所述第一开口309位于相邻两沟槽间的层间介质层301上，且所述第一开口309的宽度W1小于相邻两沟槽之间的距离W2。
请参考图11，以所述图案层为掩膜，刻蚀所述种子层305和层间介质层301，形成第二开口311和位于所述第二开口311两侧的牺牲层313，所述第二开口311暴露出所述半导体衬底300表面。
所述第二开口311定义出空气间隙的位置，用于后续形成空气间隙。所述第二开口311的形成工艺为干法刻蚀。由于所述干法刻蚀工艺已为本领域技术人员所熟知，在此不再赘述。
在本发明的实施例中，所述第二开口311的具体形成步骤包括：以所述图案层307为掩膜，刻蚀所述种子层305，将所述图案层307中的图案(即第一开口)转移到所述种子层305内；然后去除所述图案层307，暴露出所述种子层305表面；以具有图像的种子层305为掩膜，刻蚀所述层间介质层301形成暴露出所述半导体衬底300表面的第二开口311。
需要说明的是，在本发明的其他实施例中，所述第二开口311的形成步骤还可以包括：以所述图案层307为掩膜，依次刻蚀所述种子层305和层间介质层301，形成第二开口311；再形成所述第二开口311后再去除所述图案层307。
所述牺牲层313用于后续被去除，使得后续形成绝缘层时，用于形成绝缘层的材料在第二开口311的侧壁的沉积速率远低于在所述种子层305的沉积速率，绝缘层不会形成在所述第二开口311的侧壁，不影响形成的空气间隙的质量。
本发明的实施例中，所述牺牲层313在采用干法刻蚀工艺形成第二开口311的同时形成。具体的步骤包括：采用干法刻蚀工艺形成第二开口311的同时，消耗靠近第二开口311侧壁的部分层间介质层中的C元素，使靠近第二开口311侧壁的部分层间介质层中C元素的含量减小，所述牺牲层313(即靠近第二开口311侧壁的部分层间介质层)中主要包括Si、O和H元素。
需要说明的是，在本发明的其他实施例中，还可以采用沉积工艺在所述第二开口311的侧壁沉积SiN或TiN等薄膜形成保护层，使的后续绝缘层在所述保护层上的沉积速率低。
请参考图12，去除所述牺牲层，形成空气间隙315。
由于所述牺牲层中主要包括Si、O和H元素，其成分与后续形成的绝缘层的成分接近，若不对所述牺牲层进行处理，例如去除或者修复，后续形成绝缘层时，绝缘层沉积在所述牺牲层的速率较快，会影响空气间隙的形状和质量，最终增加了互连层(未标示)内的有效K值，增大了RC效应，降低了半导体集成电路性能。
发明人发现，在去除所述牺牲层时，如果工艺选择的不恰当，则会在去除所述牺牲层后，又将剩余的层间介质层301损伤，形成新的受损层(未图示)，所述新的受损层中C元素的含量也较小，受损层的成分与后续的绝缘层的成分接近，仍然会影响后续绝缘层和空气间隙的形成。
经过进一步研究，发明人发现，可以采用各向同性的刻蚀方法将所述牺牲层去除，这样在去除所述牺牲层时，不会损伤与所述牺牲层相邻的层间介质层301，后续形成绝缘层时不会沉积在空气间隙315的侧壁，既可以形成较好质量的绝缘层，又保证了形成的空气间隙315的质量和宽度，可以更进一步的降低互连层内的有效K值，减小了RC效应，提高了半导体集成电路性能。
在本发明的一个实例中，去除所述牺牲层的工艺为湿法刻蚀，所述湿法刻蚀采用的化学试剂为氢氟酸。
在本发明的另一个实例中，去除所述牺牲层的工艺为干法刻蚀，所述干法刻蚀采用的刻蚀气体中包括F元素，例如SF6。
在本发明的实施例中，请继续参考图12，在去除所述牺牲层时，还去除了部分种子层，使得种子层305的侧壁与剩余的所述层间介质层301的侧壁相对齐。此种方法在工艺上较易实现，工艺简单。
需要说明的是，请参考图13，在本发明的其他实施例中，还可以在去除所述牺牲层时，保留位于所述牺牲层表面的部分种子层305a。保留的所述部分种子层305a后使得种子层305中间的开口的宽度比图12所示的方法形成的开口的宽度小，在后续更有助于绝缘层的形成，因此形成的空气间隙315的质量更好。
所述空气间隙315用于降低集成电路中互连层内的有效K值，减小RC效应，提高半导体集成电路性能。在本发明的实施例中，采用去除牺牲层的方法，形成的所述空气间隙315的宽度较大，为10-40μm，更进一步减小了互连层内的有效K值。
需要说明的是，在本发明的其他实施例中，还可以对所述牺牲层进行硅化处理，例如采用硅烷试剂与牺牲层(受损的层间介质层)反应，形成成分与层间介质层的成分接近的保护层(未图示)，使得后续形成绝缘层的材料在所述空气间隙315的侧壁的沉积速率远小于在所述种子层305上的沉积速率。
请结合图12和图14，形成覆盖所述种子层305、且横跨所述空气间隙315的绝缘层317。
所述绝缘层317用于后续隔离相邻层的导电线和导电插塞(未图示)。所述绝缘层317的材料的选择与种子层305的材料有关，所述绝缘层317的材料选择在所述种子层305上的沉积速率较大的材料，例如成分与所述种子层305的成分相同或相近的材料。在本发明的实施例中，所述绝缘层317的材料与所述种子层305的材料相同，为SiO2。所述绝缘层317的形成步骤包括：采用TEOS和O3反应，形成二氧化硅薄膜作为绝缘层317。
需要说明的是，由于已经去除了牺牲层，因此在形成绝缘层317时，用于形成绝缘层317的二氧化硅在种子层305上的沉积速率远远高于在层间介质层301上的沉积速率，形成绝缘层317的过程中，所述空气间隙315的形状不会受到太大的影响，形成的绝缘层317覆盖所述种子层305、且横跨所述空气间隙315。
综上，本发明的实施例中，在以所述图案层为掩膜，刻蚀所述种子层和层间介质层，形成第二开口后，还去除了所述第二开口两侧的牺牲层，形成空气间隙。由于所述牺牲层已被去除，因此后续形成绝缘层时所述绝缘层不会在牺牲层表面沉积，形成的空气间隙的质量好，且空气间隙相对于现有技术较大，有效降低了相邻导电线之间的层间介质层的K值，减小了RC效应，形成的半导体集成电路性能好。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (14)

1.一种半导体器件的形成方法，包括：
提供半导体衬底；所述半导体衬底表面形成有层间介质层，所述层间介质层具有至少两个沟槽；所述沟槽内形成有导电线；
其特征在于，还包括：
形成覆盖所述层间介质层和导电线的种子层；
形成位于所述种子层表面的图案层，所述图案层具有第一开口，所述第一开口位于相邻两沟槽间的层间介质层上，且所述第一开口的宽度小于相邻两沟槽之间的距离；
以所述图案层为掩膜，刻蚀所述种子层和层间介质层，形成第二开口和位于所述第二开口两侧的牺牲层，所述第二开口暴露出所述半导体衬底表面；
去除所述牺牲层，形成空气间隙；
形成覆盖所述种子层、且横跨所述空气间隙的绝缘层，用于形成绝缘层的材料在种子层上的沉积速率远远高于在层间介质层上的沉积速率。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述牺牲层的工艺为各向同性的刻蚀方法。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，去除所述牺牲层的工艺为湿法刻蚀，所述湿法刻蚀采用的化学试剂为氢氟酸。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，去除所述牺牲层的工艺为干法刻蚀，所述干法刻蚀采用的刻蚀气体中包括F元素。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述干法刻蚀采用的刻蚀气体包括SF6。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述牺牲层的步骤包括：去除所述牺牲层和部分种子层，使得所述种子层的侧壁与所述层间介质层的侧壁相对齐；或者去除所述牺牲层时，保留位于所述牺牲层表面的部分种子层。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述空气间隙的宽度为10-40μm。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述种子层的材料为SiO2。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述种子层的形成步骤包括：采用TEOS和O2或O3反应。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述种子层的形成工艺为低温氧化工艺。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘层的材料为SiO2。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，所述绝缘层的形成步骤包括：采用TEOS和O3反应。
13.如权利要求1所述的半导体器件的形成方法，其特征在于，所述层间介质层的材料为K值小于3.0的低K介质材料。
14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述低K介质材料中包括C、Si、O和H元素。
CN201110340412.6A 2011-11-01 2011-11-01 半导体器件的形成方法 Active CN103094136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110340412.6A CN103094136B (zh) 2011-11-01 2011-11-01 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110340412.6A CN103094136B (zh) 2011-11-01 2011-11-01 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN103094136A CN103094136A (zh) 2013-05-08
CN103094136B true CN103094136B (zh) 2015-04-01

Family

ID=48206560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110340412.6A Active CN103094136B (zh) 2011-11-01 2011-11-01 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN103094136B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832132A (zh) * 2005-03-11 2006-09-13 恩益禧电子股份有限公司 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786518B2 (ja) * 2006-12-19 2011-10-05 株式会社東芝 半導体装置の製造方法
US7871923B2 (en) * 2007-01-26 2011-01-18 Taiwan Semiconductor Maufacturing Company, Ltd. Self-aligned air-gap in interconnect structures
US20090072409A1 (en) * 2007-09-14 2009-03-19 International Business Machines Corporation Interconnect Structures Incorporating Air-Gap Spacers
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US7772706B2 (en) * 2007-12-27 2010-08-10 Intel Corporation Air-gap ILD with unlanded vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832132A (zh) * 2005-03-11 2006-09-13 恩益禧电子股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN103094136A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5306196B2 (ja) 誘電体空隙を有する相互接続構造体
US10937694B2 (en) Chamferless via structures
KR100307490B1 (ko) 반도체 장치의 기생 용량 감소 방법
US20060073695A1 (en) Gas dielectric structure forming methods
TW201810591A (zh) 半導體裝置與其形成方法
CN104752338B (zh) 用于半导体器件的互连结构
JP5305651B2 (ja) 回路の配線構造および集積回路の配線構造の製作方法
CN103545248A (zh) 半导体器件的制造方法
CN111211109A (zh) 顶电极互连结构
US8293638B2 (en) Method of fabricating damascene structures
CN107481923B (zh) 掩膜层结构、半导体器件及其制造方法
TWI707401B (zh) 基本原則區域中完全對準介層窗
CN103094190B (zh) 互连层中空气间隙的形成方法
CN103094136B (zh) 半导体器件的形成方法
KR100299379B1 (ko) 반도체소자의금속배선형성방법
CN102693935A (zh) 互连结构的制造方法
CN102044471B (zh) 互连结构及其形成方法
CN103117247B (zh) 半导体器件形成方法
CN103094192B (zh) 半导体器件的形成方法
KR100588665B1 (ko) 반도체 소자의 장벽금속층 형성 방법
CN103137545B (zh) 半导体器件及其形成方法
CN102361019A (zh) 一种半导体器件制作方法
CN102339791A (zh) 一种半导体器件制作方法
US11101170B2 (en) Dual airgap structure
KR20050069598A (ko) 반도체 소자의 배선 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant