CN113539971B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113539971B
CN113539971B CN202010279732.4A CN202010279732A CN113539971B CN 113539971 B CN113539971 B CN 113539971B CN 202010279732 A CN202010279732 A CN 202010279732A CN 113539971 B CN113539971 B CN 113539971B
Authority
CN
China
Prior art keywords
adhesion layer
concave hole
trench isolation
etching
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010279732.4A
Other languages
English (en)
Other versions
CN113539971A (zh
Inventor
张军超
徐政业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010279732.4A priority Critical patent/CN113539971B/zh
Priority to PCT/CN2021/086465 priority patent/WO2021204291A1/zh
Priority to US17/593,034 priority patent/US20220310782A1/en
Publication of CN113539971A publication Critical patent/CN113539971A/zh
Application granted granted Critical
Publication of CN113539971B publication Critical patent/CN113539971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

该发明涉及半导体技术领域，公开了一种半导体结构及其形成方法。该方法包括：提供半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；沿着垂直于所述第一方向，刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔；在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层；沿着垂直于所述第一方向，二次刻蚀所述金属层、所述黏附层以形成的接触孔，定义所述接触孔内黏附层的深度为H2。本发明通过二次刻蚀使得使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱相邻的埋入式字线之间的附加电场，从而改善栅极感应漏极漏电效应，进一步提高其刷新效能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，动态随机存储器也不断的往高积集度发展，因此，给半导体制造技术提出了更加严峻的挑战。
现有半导体技术领域中，由于结构的设计布局，埋入式字线(WL)会同时穿过有源区(AA)和浅沟槽隔离区(STI)，而浅沟槽隔离区的埋入式字线在工作时会和平行埋入式字线的有源区发生耦合，使得有源区处的栅极到半导体衬底有额外的强电场，从而受到栅极引发漏极漏电流(GIDL)的影响。因此，如何有效地降低栅极引发漏极漏电流，提高其刷新效能(refresh performance)是目前亟待解决的技术问题。
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，能够改善栅极感应漏极漏电效应，提高其刷新效能。
为解决上述技术问题，本发明中提供了一种半导体结构形成方法，包括：
提供半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
沿着垂直于所述第一方向，刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔；
在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层；
沿着垂直于所述第一方向，二次刻蚀所述金属层、所述黏附层以形成的接触孔，定义所述接触孔内黏附层的深度为H2。
可选的，所述刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔之前，在所述半导体衬底表面沉积牺牲层。
可选的，通过化学机械抛光工艺去除所述凹孔表面沉积的金属层，以形成显露出黏附层的凹孔。
可选的，在所述二次刻蚀步骤之前还包括：沿着垂直于所述第一方向，预刻蚀所述浅沟槽隔离区的第二凹孔显露出的黏附层，定义刻蚀所述黏附层的深度为H0，所述H0小于所述H2。
可选的，二次刻蚀所述金属层、所述黏附层的步骤进一步还包括：沿着垂直于所述第一方向，继续刻蚀所述显露出黏附层和金属层以形成接触孔，定义刻蚀出所述黏附层和所述金属层的深度为H1，所述H1小于所述H2。
可选的，所述H0尺寸为10-20纳米；所述H1尺寸为60-70纳米；所述 H2尺寸为71-80纳米。
可选的，所述黏附层的材料为氮化钛；所述金属层的材料为钨。
可选的，所述牺牲层的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。
本发明的的技术方案还提供一种半导体结构，包括：
半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
第一凹孔，位于所述有源区，垂直于所述第一方向；
第二凹孔，位于所述浅沟槽隔离区，垂直于所述第一方向；
黏附层、金属层覆盖于所述第一凹孔、所述第二凹孔的表面；
接触孔，基于上述半导体结构形成方法形成。
可选的，定义所述接触孔的深度为H2；其中，所述接触孔通过二次刻蚀形成，所述H2尺寸为71-80纳米。
相较于现有的半导体制造技术，本发明的优点在于：第一本发明通过二次刻蚀使得埋入式字线在浅沟槽隔离区的位置形成具有一定深度的接触孔，使得与在有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱相邻埋入式字线之间的附加电场，从而改善栅极感应漏极漏电效应，进一步提高其刷新效能。第二本发明和在栅漏之间引入空隙或者栅漏之间填入高电阻物质的方案相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。第三本发明还具有保持较小埋入式字线的电阻的优势。故本发明可以改善栅极感应漏极漏电效应，进一步提高其刷新效能。
附图说明
图1至图8为本发明的一实施方式的半导体结构形成方法依次实施各步骤所得到结构示意图。
附图标记说明：
A-A1：第一方向；100：半导体衬底；110：有源区；120：浅沟槽隔离区；
101：牺牲层；210：第一凹孔；220：第二凹孔；300：接触孔；H2：深度；
230；黏附层；240：金属层。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体结构及其形成方法作进一步详细说明。
请参阅图1为本实施方式的半导体结构形成方法的结构示意图，请参阅图 2为本实施方式的半导体结构形成方法的平面俯视图。
提供半导体衬底100，在所述半导体衬底表面具有多个有源区110及浅沟槽隔离区120，定义为沿第一方向A-A1排列的多个浅沟槽隔离区120以及沿所述沿第一方向A-A1延伸的有源区110。
所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底或者是掺杂硅衬底，进一步，可以为N型多晶硅衬底或P型多晶硅衬底。
在所述半导体衬底100表面沉积牺牲层101。所述牺牲层101的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。其中，在本实施方式中沉积一层氮化硅层于半导体衬底100表面，覆盖于有源区110及浅沟槽隔离区120。沉积一层氮化硅层是为了后续刻蚀做掩膜层准备。所述掩膜层(未示出)包括：氮化硅层厚度45纳米；碳层厚度150纳米；DARC层厚度30纳米(氮氧化硅)。
沿着垂直于所述第一方向A-A1，刻蚀所述有源区110及所述浅沟槽隔离区120以形成第一凹孔210、第二凹孔220。在所述第一凹孔210、所述第二凹孔220的表面覆盖黏附层230、金属层240。所述黏附层230的材料为氮化钛；所述金属层240的材料为钨。
具体地说，通过沉积工艺在所述第一凹孔210、所述第二凹孔220的表面依次沉积黏附层230、金属层240。在薄膜沉积工艺中，主要的沉积方式有两种：化学气相沉积，将一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并沉积出所需固体薄膜的生长技术。物理气相沉积，利用某种物理过程实现物质的转移，即将原子或分子转移到硅衬底表面，并沉积成薄膜的技术。沉积薄膜的技术还有旋涂法、电镀法等。比如：本实施方式中，黏附层230的具体沉积方式可以是多样的。例如，采用化学气相沉积的方式，在第一凹孔210内，沉积预设厚度分布的黏附层230。进一步的，可以单独运用控制导入气流的流速、控制导入气流的流量、控制沉积时长或控制沉积温度的控制手段，通过提高对气流和温度的控制精度，可以确保所有原子沉积时排列整齐，形成单晶层，最终在第一凹孔210内得到一层厚度均匀的黏附层230。进一步的，填充金属层240覆盖于所述第一凹孔210、所述第二凹孔220。
本领域技术人员可以理解，在现有半导体技术领域中，由于结构的设计布局，埋入式字线(WL)会同时穿过有源区(AA)和浅沟槽隔离区(STI)，而浅沟槽隔离区的埋入式字线在工作时会和平行有源区内的埋入式字线发生耦合，使得有源区处的栅极到半导体衬底有额外的强电场，从而受到栅极引发漏极漏电流 (GIDL)的影响。因此，需要改善栅极感应漏极漏电效应的埋入式栅极制备方法。
请参阅图3为本实施方式的半导体结构形成方法的结构示意图，请参阅图 4为本实施方式的半导体结构形成方法的平面俯视图。
通过化学机械抛光工艺去除所述凹孔表面沉积的金属层240，以形成显露出黏附层230的凹孔。
具体地说，在本实施方式中，由于上述步骤中在所述有源区110、所述浅沟槽隔离区120内沉积，最外面是金属层240。需要化学机械抛光工艺去除多余的金属层240，将黏附层230暴露出来，方便后续的刻蚀工艺。
请参阅图5为本实施方式的半导体结构形成方法的结构示意图，请参阅图 6为本实施方式的半导体结构形成方法的平面俯视图。
沿着垂直于所述第一方向A-A1，刻蚀所述浅沟槽隔离区120的第二凹孔 220显露出的黏附层230，定义刻蚀所述黏附层230的深度为H0，所述H0尺寸为10-20纳米。同时，所述H0小于所述H2。所述H2为本实施方式最终形成的接触孔300的深度，定义为H2，所述H2尺寸为71-80纳米。
具体地说，通过刻蚀工艺，将以H0的深度标准，向下刻蚀所述浅沟槽隔离区120的第二凹孔220显露出的黏附层230。在本实施方式中，可以采用干法刻蚀工艺对所述黏附层230进行刻蚀。具体的步骤包括：将上述半导体结构送至反应室，并由真空系统将内部压力降低。在真空建立起来后，将反应室内充入反应气体。对于氮化钛材料的刻蚀，反应气体一般使用氟化氮和氧气的混合剂。或者也可以采用其他含氟气体作为刻蚀气体，比如四氟化碳，六氟化硫，三氟化氮，四氯化硅，氯气等。电源通过在反应室中的电极创造了一个射频电场。能量场将混合气体激发成等离子体态。在激发状态，反应氟进行刻蚀，并将其转化为挥发性成分由真空系统排出。在本实施方式中，采用的反应气体的主要成分为氟化氮。通过控制氮离子与氟离子的比例，同时，控制过程的反应时间、温度等因素都会影响到蚀刻速率。
在本实施方式中，第一步只选择性刻蚀所述浅沟槽隔离区120的第二凹孔 220显露出的黏附层230，是为了后续工艺二次刻蚀将所述有源区110的第一凹孔210显露的黏附层230的深度有所区分。
请参阅图7为本实施方式的半导体结构形成方法的结构示意图，请参阅图 8为本实施方式的半导体结构形成方法的平面俯视图。
沿着垂直于所述第一方向，继续刻蚀所述有源区110和所述浅沟槽隔离区 120显露出黏附层和金属层以形成接触孔，定义刻蚀出所述黏附层和所述金属层的深度为H1，所述H1小于所述H2。进一步的，所述H0尺寸为10-20纳米；所述H1尺寸为60-70纳米；所述H2尺寸为71-80纳米；以及所述H2＝所述 H1+所述H0。
具体地说，在本实施方式中，通过等离子体干法刻蚀将黏附层230和金属 240继续向下刻蚀一定的深度。具体地说，干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。本实施方式采用等离子干法刻蚀可以更精密的处理，避免因刻蚀的深度过深，而导致埋入式字线的阻值变大。同时，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现想要的设计形状。
进一步的，所述H0尺寸为10-20纳米；所述H1尺寸为60-70纳米；所述 H2尺寸为71-80纳米。比如：所述H2的尺寸可以等于所述H1尺寸与所述H0 尺寸之和。使得所述浅沟槽隔离区220内的黏附层230高度远远低于所述有源区210内的黏附层230高度。
相较于现有的半导体制造技术，本发明通过预刻蚀使得埋入式字线的黏附层在浅沟槽隔离区的位置形成具有一定深度，可以改善相邻有源区内埋入式字线到浅沟槽隔离区内的耦合路径，从附图7标注箭头上可以看出路径变长，使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱埋入式字线在浅沟槽隔离区的位置对相邻埋入式字线的有源区的附加电场，从而改善栅极感应漏极漏电效应。同时，本发明和在栅漏之间引入空隙以及在栅漏之间填入高电阻物质相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。
进一步的，由于金属层240高于黏附层230。因此，本发明还具有保持较小埋入式字线的电阻的优势。故本发明可以改善栅极感应漏极漏电效应，进一步提高其刷新效能。
本发明的具体实施方式还提供一种半导体结构。
请参考图7为本发明一具体实施方式的半导体结构的截面示意图。
所述半导体结构包括：半导体衬底100、有源区110、浅沟槽隔离区120、第一凹孔210、第二凹孔220、黏附层230、金属层240、介质层210、接触孔 300、牺牲层101。
所述半导体衬底表面具有多个有源区110及浅沟槽隔离区120，定义为沿第一方向A-A1排列的多个浅沟槽隔离区120以及沿所述沿第一方向A-A1延伸的有源区110。
所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底或者是掺杂硅衬底，进一步，可以为N型多晶硅衬底或P型多晶硅衬底。
进一步的，牺牲层101覆盖于所述半导体衬底100表面。所述牺牲层101 的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。其中，在本实施方式中沉积一层氮化硅层于半导体衬底100表面，覆盖于有源区110及浅沟槽隔离区120。沉积一层氮化硅层是为了后续刻蚀做掩膜层准备。
沿着垂直于所述第一方向A-A1，刻蚀所述有源区110及所述浅沟槽隔离区120以形成第一凹孔210、第二凹孔220。在所述第一凹孔210、所述第二凹孔220的表面覆盖黏附层230、金属层240。所述黏附层230的材料为氮化钛；所述金属层240的材料为钨。
所述接触孔300，基于上述半导体结构形成方法形成。进一步的，定义所述接触孔300内黏附层230的深度为H2；其中，所述H2通过二次刻蚀形成，所述H2尺寸为71-80纳米。
相较于现有的半导体制造技术，本发明通过预刻蚀使得埋入式字线的黏附层在浅沟槽隔离区的位置形成具有一定深度，可以改善相邻有源区内埋入式字线到浅沟槽隔离区内的耦合路径，从附图7标注箭头上可以看出路径变长，使得与有源区相邻的埋入式字线之间的栅极端有效距离变远，来减弱埋入式字线在浅沟槽隔离区的位置对相邻埋入式字线的有源区的附加电场，从而改善栅极感应漏极漏电效应。同时，本发明和在栅漏之间引入空隙以及在栅漏之间填入高电阻物质相比，本技术方案使用的光罩和刻蚀工艺，技术难度更低，更容易实现。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种半导体结构形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
沿着垂直于所述第一方向，刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔；
在所述第一凹孔、所述第二凹孔的表面覆盖黏附层、金属层；
沿着垂直于所述第一方向，刻蚀所述金属层、所述黏附层以形成接触孔，定义所述浅沟槽隔离区内的接触孔内黏附层的深度为H2，所述浅沟槽隔离区内的黏附层高度低于所述有源区内的黏附层高度。
2.根据权利要求1所述的半导体结构形成方法，其特征在于，还包括：所述刻蚀所述有源区及所述浅沟槽隔离区以形成第一凹孔、第二凹孔之前，在所述半导体衬底表面沉积牺牲层。
3.根据权利要求1所述的半导体结构形成方法，其特征在于，还包括：通过化学机械抛光工艺去除所述第一凹孔和第二凹孔表面沉积的金属层，以形成显露出黏附层的第一凹孔和第二凹孔。
4.根据权利要求1所述的半导体结构形成方法，其特征在于，在所述形成接触孔步骤之前还包括：
沿着垂直于所述第一方向，预刻蚀所述浅沟槽隔离区的第二凹孔显露出的黏附层，定义刻蚀所述黏附层的深度为H0，所述H0小于所述H2。
5.根据权利要求4所述的半导体结构形成方法，其特征在于，还包括：所述H0尺寸为10-20纳米。
6.根据权利要求4所述的半导体结构形成方法，其特征在于，刻蚀所述金属层、所述黏附层以形成接触孔的步骤进一步还包括：
沿着垂直于所述第一方向，继续刻蚀所述黏附层和金属层以形成接触孔，定义刻蚀出所述黏附层和所述金属层的深度为H1，所述H1小于所述H2。
7.根据权利要求6所述的半导体结构形成方法，其特征在于，还包括：所述H1尺寸为60-70纳米。
8.根据权利要求1所述的半导体结构形成方法，其特征在于，所述H2尺寸为71-80纳米。
9.根据权利要求1所述的半导体结构形成方法，其特征在于，还包括：所述黏附层的材料为氮化钛；所述金属层的材料为钨。
10.根据权利要求2所述的半导体结构形成方法，其特征在于，还包括：所述牺牲层的材料包括：二氧化硅、氮化硅、氮氧化硅、多晶硅、单晶硅、碳中的至少一种。
11.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底表面具有多个沿着第一方向排列的有源区及浅沟槽隔离区；
第一凹孔，位于所述有源区，垂直于所述第一方向；
第二凹孔，位于所述浅沟槽隔离区，垂直于所述第一方向；
黏附层、金属层覆盖于所述第一凹孔、所述第二凹孔的表面；
接触孔，基于权利要求1至8任一项所述半导体结构形成方法形成。
12.根据权利要求11所述的半导体结构，其特征在于，还包括：定义所述浅沟槽隔离区内的接触孔内黏附层的深度为H2；其中，所述接触孔通过刻蚀所述金属层、所述黏附层形成，所述H2尺寸为71-80纳米。
CN202010279732.4A 2020-04-10 2020-04-10 半导体结构及其形成方法 Active CN113539971B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010279732.4A CN113539971B (zh) 2020-04-10 2020-04-10 半导体结构及其形成方法
PCT/CN2021/086465 WO2021204291A1 (zh) 2020-04-10 2021-04-12 半导体结构及其形成方法
US17/593,034 US20220310782A1 (en) 2020-04-10 2021-04-12 Semiconductor structures and methods for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010279732.4A CN113539971B (zh) 2020-04-10 2020-04-10 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113539971A CN113539971A (zh) 2021-10-22
CN113539971B true CN113539971B (zh) 2022-12-02

Family

ID=78023954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010279732.4A Active CN113539971B (zh) 2020-04-10 2020-04-10 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20220310782A1 (zh)
CN (1) CN113539971B (zh)
WO (1) WO2021204291A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046414A (ja) * 2014-08-25 2016-04-04 マイクロン テクノロジー， インク． 半導体装置の製造方法
CN108172620A (zh) * 2017-12-29 2018-06-15 睿力集成电路有限公司 半导体器件结构及其制造方法
CN208271893U (zh) * 2018-06-08 2018-12-21 长鑫存储技术有限公司 存储器结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689658B2 (en) * 2002-01-28 2004-02-10 Silicon Based Technology Corp. Methods of fabricating a stack-gate flash memory array
KR101077290B1 (ko) * 2009-04-24 2011-10-26 주식회사 하이닉스반도체 반도체 기억 장치 및 그의 제조 방법
JP2011192800A (ja) * 2010-03-15 2011-09-29 Elpida Memory Inc 半導体装置及びその製造方法
JP5677187B2 (ja) * 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
CN107946232B (zh) * 2017-12-01 2023-05-26 长鑫存储技术有限公司 浅沟槽隔离结构阵列、半导体器件结构及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046414A (ja) * 2014-08-25 2016-04-04 マイクロン テクノロジー， インク． 半導体装置の製造方法
CN108172620A (zh) * 2017-12-29 2018-06-15 睿力集成电路有限公司 半导体器件结构及其制造方法
CN208271893U (zh) * 2018-06-08 2018-12-21 长鑫存储技术有限公司 存储器结构

Also Published As

Publication number Publication date
US20220310782A1 (en) 2022-09-29
CN113539971A (zh) 2021-10-22
WO2021204291A1 (zh) 2021-10-14

Similar Documents

Publication Publication Date Title
US9570317B2 (en) Microelectronic method for etching a layer
US6306772B1 (en) Deep trench bottle-shaped etching using Cl2 gas
US7105431B2 (en) Masking methods
JP5084074B2 (ja) 半導体素子の自己整合コンタクト形成方法
US4271583A (en) Fabrication of semiconductor devices having planar recessed oxide isolation region
US20060011579A1 (en) Gas compositions
TW200408069A (en) Method of manufacturing a flash memory cell
CN110911476B (zh) 一种埋入式栅极结构及其制造方法
CN106206598B (zh) 分栅式闪存器件制造方法
US6846744B1 (en) Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices
US20140252589A1 (en) Charge Dissipation of Cavities
CN113539971B (zh) 半导体结构及其形成方法
US11980020B2 (en) Semiconductor structure and forming method thereof
US20010036696A1 (en) Lateral patterning
US20030045113A1 (en) Fabrication method of semiconductor integrated circuit device
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN110867380B (zh) 半导体器件的形成方法
JP2023519707A (ja) 周期的自己制限的エッチングプロセス
US20230187219A1 (en) Semiconductor structure and method for manufacturing same
US11980019B2 (en) Semiconductor structure and forming method thereof
CN113496954B (zh) 存储器的形成方法及存储器
JPH0729971A (ja) 半導体装置の製造方法
US20240112887A1 (en) In-Situ Adsorbate Formation for Plasma Etch Process
KR100261328B1 (ko) 반도체 소자의 콘택홀 형성방법
JP3550276B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant