JP7026237B2 - ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング - Google Patents

３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング Download PDF

Info

Publication number
JP7026237B2
JP7026237B2 JP2020536025A JP2020536025A JP7026237B2 JP 7026237 B2 JP7026237 B2 JP 7026237B2 JP 2020536025 A JP2020536025 A JP 2020536025A JP 2020536025 A JP2020536025 A JP 2020536025A JP 7026237 B2 JP7026237 B2 JP 7026237B2
Authority
JP
Japan
Prior art keywords
etching
gas
layer
sio
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020536025A
Other languages
English (en)
Other versions
JP2021509538A (ja
Inventor
チ－ユ・シュー
ペン・シェン
喬 寺本
ネーサン・スタフォード
二郎 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Original Assignee
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude filed Critical LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Publication of JP2021509538A publication Critical patent/JP2021509538A/ja
Application granted granted Critical
Publication of JP7026237B2 publication Critical patent/JP7026237B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

関連出願の相互参照
本出願は、あらゆる目的のためにその全体が参照により本明細書に援用される、２０１７年１２月２９日出願の米国特許出願第１５／８５８，３４２号明細書の利益を主張する。
３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマドライエッチング処理でＳｉＯ２に対してＳｉＮを選択的にエッチングする方法が開示される。開示される方法は、フッ化ニトロシル（ＦＮＯ）、トリフルオロアミン酸化物（Ｆ３ＮＯ）、フッ化ニトリル（ＦＮＯ２）及びそれらの組み合わせからなる群から選択されるフッ素含有エッチングガスを使用して、非プラズマドライ熱エッチング処理により、フッ素含有エッチングガスのプラズマ活性化の有無にかかわらず、ＳｉＯ２に対してＳｉＮ又はポリ－Ｓｉ（ｐ－Ｓｉ）材料を選択的に等方性エッチングする処理を提供する。
ＳｉＮは、パターン化技術及びフラッシュメモリにおいてなど、半導体プロセス及びデバイスにおいて使用される一般的な材料である。ＳｉＮを使用するという課題は、エッチング選択率及びエッチング速度である。半導体プロセスでは、ＳｉＮは、通常、ＳｉＮ（例えば、ＳｉＯ２）を取り囲む他のシリコン材料からエッチングされる必要がある。３Ｄ ＮＡＮＤデバイスアプリケーションでは、ＳｉＮ層とＳｉＯ２層（ＯＮＯＮ）とを交互配置した積層構造体内で高アスペクト比（ＨＡＲ）開口を生成した後、ＳｉＮ層は、ＨＡＲ開口の内部で除去される必要がある。したがって、ＨＡＲ開口内の上端部と下端部との両方において、ＳｉＯ２に対する高選択率及びＳｉＮの同じエッチング速度を有するＳｉＮの水平方向等方性エッチングが３Ｄ ＮＡＮＤデバイスアプリケーションにおいて必要とされる。
Ｈ３ＰＯ４によるウェットエッチング処理は、現在、産業界においてＳｉＮを除去するために使用され得る。しかし、ＨＡＲトレンチがより深くなると、表面張力効果のために液状化学品がＨＡＲトレンチの下端部に到達する問題が存在し得る。したがって、ドライエッチングは、開発するべき解決策となる。ドライエッチングは、処理時間を低減し得、したがってより少ない不純物導入を有する。
典型的なドライエッチング処理は、異方性エッチを生じるプラズマを利用する。ＳｉＮの水平方向エッチングは、等方性エッチングを必要とするため、プラズマが適さないことがあり得る等方性エッチング処理の必要性がある。
様々なドライエッチング方法が、ＳｉＯ２からＳｉＮを等方性エッチングするために開発されてきた。加えて、フッ化ニトロシル（ＦＮＯ）は、ＳｉＮ又はシリコン含有材料をエッチングするために使用されてきた。例えば、Ｔａｍａｏｋｉらへの日本特許第４７３９７０９号公報は、Ｆ２＋ＮＯ化学反応によるＳｉＮ、ＳｉＣ及び石英に対する非プラズマ洗浄又はエッチング能力を開示しており、ＳｉＮ／石英の選択率が１６である例を示した。Ｙａｎａｇｉｄａへの米国特許第５，３７６，２３４号明細書及び米国特許第５，４４５，７１２号明細書は、ＦＮＯ化学反応によるＳｉＮ及びＳｉＯ２の熱エッチングであるが、他材料の選択率方策がない熱エッチングを開示している。Ｋａｍｅｄａらへの米国特許第９，６８３，２８８号明細書及び米国特許第８，６７９，２５９号明細書は、ＦＮＯがＮＯガスと共にガス含有フッ素原子を使用することにより生成され、処理容器中に供給される乾式洗浄処理を開示している。Ｋａｓｔｅｎｍｅｉｅｒら（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ，１９（２００１）２５）は、Ｆ２及びＮＯ含有プラズマ内のＳｉＮエッチングであるが、他材料の選択率方策がないＳｉＮエッチングを開示している。Ｙｏｎｅｍｕｒａら（Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，１５０（２００３）Ｇ７０７）は、ＦＮＯ及びＦ３ＮＯ含有ガス内のＳｉＯ２エッチングであるが、他材料の選択率方策がないＳｉＯ２エッチングの評価について報告している。Ｋｉｇｏｓｈｉら（Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｍｉｎｉｎｇ ａｎｄ Ｍｅｔａｌｌｕｒｇｉｃａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｊａｐａｎ，８９（１９７３）ｐ．７９９）及びＴａｊｉｍａら（Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ，１１７（２０１３）ｐ．２０８１０）は、Ｆ２、ＮＯ及びＦＮＯガスを使用するＳｉ材料に対する非プラズマエッチングについて報告している。
Ｓｉ、ＳｉＮ又は他のシリコン含有膜をエッチングする他の例示的例は、米国特許第３，８８２，０４０号明細書、米国特許第４，５３６，２５２号明細書、米国特許第６，３８０，０９５号明細書、米国特許出願公開第２００１／００２０５１６号明細書、米国特許出願公開第２００８／０２３６４８２号明細書、米国特許出願公開第２００８／０２３６４８３号明細書、米国特許出願公開第２０１０／０１３２７４４号明細書及び米国特許出願公開第２００３／０１４３８４６号明細書を含む。
したがって、良好な選択率特性を有する特定エッチング処理における使用に好適な特定エッチングガスの差別化を証明するために等方性エッチング方法を開発する必要性がある。
開示されるのは、反応室内の基板上に形成された高アスペクト比（ＨＡＲ）開口の側壁上のシリコン含有層の少なくとも一部分を等方性エッチングする方法であり、ＨＡＲ開口は、第１のシリコン含有層と第２のシリコン含有層との交互層の積層をプラズマエッチングすることによって形成され、第２のシリコン含有層は、第１のシリコン含有層と異なり、本方法は、ａ）フッ化ニトロシル（ＦＮＯ）、トリフルオロアミン酸化物（Ｆ３ＮＯ）、フッ化ニトリル（ＦＮＯ２）及びそれらの組み合わせからなる群から選択されるフッ素含有エッチングガスを反応室内に導入する工程と；ｂ）ＨＡＲ開口の側壁上の第１のシリコン含有層間の凹部を生成するために、フッ素含有エッチングガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程とを含む。
また、開示されるのは、反応室内の基板上に形成された高アスペクト比（ＨＡＲ）開口の側壁上のシリコン含有層の少なくとも一部分を等方性エッチングする方法であり、ＨＡＲ開口は、第１のシリコン含有層と第２のシリコン含有層との交互層の積層をプラズマエッチングすることによって形成され、第２のシリコン含有層は、第１のシリコン含有層と異なり、本方法は、ａ）ＦＮＯガスを反応室内に導入する工程と；ｂ）ＨＡＲ開口の側壁上の第１のシリコン含有層間の凹部を生成するために、ＦＮＯガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程とを含む。
開示される方法のいずれかは、以下の態様の１つ又は複数を含み得る：
・フッ素含有エッチングガスは、フッ化ニトロシル（ＦＮＯ）である；
・フッ素含有エッチングガスは、トリフルオロアミン酸化物（Ｆ３ＮＯ）である；
・フッ素含有エッチングガスは、フッ化ニトリル（ＦＮＯ２）である；
・フッ素含有エッチングガスは、１つの窒素を含む；
・フッ素含有エッチングガスは、酸素を含む；
・追化のガスを反応室内に導入する；
・追化のガスは、Ｆ２、ＮＯ、Ｏ２、ＣＯＳ、ＣＯ２、ＣＯ、ＮＯ２、Ｎ２Ｏ、ＳＯ２、Ｏ３、Ｃｌ２、ＨＦ、Ｈ２及びＨＢｒからなる群から選択される；
・追化のガスは、ＮＯである；
・追化のガスは、Ｆ２である；
・追化のガスは、過剰Ｆ２である；
・追化のガスは、反応室内に導入されるフッ素含有エッチングガスと追化のガスとの全容積の約０．０１容積％～約９９．９容積％を含む；
・混合物を生成するために、反応室への導入前にフッ素含有エッチングガスと追加のガスとを混合する；
・混合物を生成するために、反応室への導入前にＦＮＯガスと追加のガスとを混合する；
・混合物を生成するために、反応室への導入前にＦＮＯガスとＮＯガスとを混合する；
・混合物を生成するために、反応室への導入前にＦ２ガスとＮＯガスとを混合する；
・追加のガスとは別にフッ素含有エッチングガスを反応室内に導入する；
・ＮＯ及び不活性ガスを反応室内に導入する；
・不活性ガス及び過剰Ｆ２を反応室内に導入する；
・フッ素含有エッチングガスと共に不活性ガスを導入する；
・反応室への導入前にフッ素含有エッチングガスと不活性ガスとを混合する；
・不活性ガスとは別にフッ素含有エッチングガスを反応室内に導入する；
・ＦＮＯガスと共に不活性ガスを導入する；
・不活性ガスは、Ｎ２である；
・不活性ガスは、Ａｒである；
・フッ素含有エッチングガスの濃度は、０．１容積％～２０容積％の範囲である；
・ＦＮＯガスの濃度は、０．１容積％～２０容積％の範囲である；
・ＨＡＲ開口は、１，１，１，３，３，３－ヘキサフルオロプロパン（Ｃ３Ｈ２Ｆ６）、１，１，２，２，３，３－ヘキサフルオロプロパン（イソ－Ｃ３Ｈ２Ｆ６）、１，１，１，２，３，３，３－ヘプタフルオロプロパン（Ｃ３ＨＦ７）及び１，１，１，２，２，３，３－ヘプタフルオロプロパン（イソ－Ｃ３ＨＦ７）からなる群から選択されるプラズマエッチングガスによってプラズマエッチングされる；
・ＨＡＲ開口は、ｃＣ４Ｆ８、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８、ＣＦ４、ＣＨ３Ｆ、ＣＦ３Ｈ、ＣＨ２Ｆ２、ＣＯＳ、ＣＳ２、ＣＦ３Ｉ、Ｃ２Ｆ３Ｉ、Ｃ２Ｆ５Ｉ、ＣＦＮ、ＳＯ２及びそれらの組み合せからなる群から選択されるプラズマエッチングガスによってプラズマエッチングされる；
・ｃ）不活性ガスで反応室を浄化し、且つｄ）ａ）～ｃ）を反復する；
・ｃ）不活性ガスで反応室を浄化し；ｄ）活性化ガスを反応室内に導入し；ｅ）不活性ガスで反応室を浄化し；且つｆ）ａ）～ｅを反復する；
・活性化ガスは、Ａｒ、Ｋｒ、Ｘｅ、Ｎｅ、Ｈｅ及びＨ２からなる群から選択される；
・ｃ）不活性ガスで反応室を浄化し；ｄ）エッチングガスの混合物を反応室内に導入し；ｅ）第１のシリコン含有層の表面をエッチングから保護し；ｆ）不活性ガスで反応室を浄化し；且つｇ）ａ）～ｆ）を反復する；
・エッチングガスの混合物は、ＦＮＯ、ＦＮＯ及びＮＯの混合物又はＦ２及びＮＯの混合物である；
・エッチングガスの混合物は、ＦＮＯである；
・エッチングガスの混合物は、ＦＮＯとＮＯとの混合物である；
・エッチングガスの混合物は、Ｆ２とＮＯとの混合物である；
・第２のシリコン含有層は、ＳｉＮである；
・第２のシリコン含有層は、ｐ－シリコンである；
・ＳｉＮ対ＳｉＯ２のエッチング速度の比は、１０～３０００の範囲である；
・ＳｉＮ対ＳｉＯ２のエッチング速度の比は、２０～２０００の範囲である；
・ＳｉＮ対ＳｉＯ２のエッチング速度の比は、３０～１０００の範囲である；
・熱酸化形成されたＳｉＯ２層の選択率は、３０００に達する；
・ＳｉＮ対プラズマ助長ＣＶＤ ＳｉＯ２の選択率は、３０～１０００の範囲である；
・約０．１ｓｃｃｍ～約１ｓｌｍの範囲の流量でフッ素含有エッチングガスを反応室内に導入する；
・反応室は、約１Ｔｏｒｒ～約４００Ｔｏｒｒの範囲の圧力を有する；
・反応室は、約１Ｔｏｒｒ～約２５０Ｔｏｒｒの範囲の圧力を有する；
・反応室は、約１Ｔｏｒｒ～約１００Ｔｏｒｒの範囲の圧力を有する；
・エッチング工程は、約－１９６℃～約１０００℃の範囲の温度下で行われる；
・エッチング工程は、約－１９６℃～室温の範囲の温度下で行われる；
・エッチング工程は、約室温～１０００℃の範囲の温度下で行われる；
・エッチング工程は、約室温～４００℃の範囲の温度下で行われる；
・エッチング工程は、約室温～２５０℃の範囲の温度下で行われる；
・フッ素含有エッチングガス及びエッチング面を四重極質量分光計、発光分光計、ＦＴＩＲ又は他の終了点検出測定ツールにより測定する。
また、開示されるのは、窒素及び酸素を有するフッ素含有エッチングガスである。開示されるフッ素含有エッチングガスは、以下の態様の１つ又は複数を含む：
・フッ素含有エッチングガスは、ＦＮＯである；
・フッ素含有エッチングガスは、Ｆ３ＮＯである；
・フッ素含有エッチングガスは、ＦＮＯ２である；
・フッ素含有エッチングガスは、窒素を含む；
・フッ素含有エッチングガスは、酸素を含む；
・約９５容積％～約９９．９９９容積％の範囲の純度を有する；
・微量ガス不純物を約１０容積ＰＰＴ～約５容積％含む；
・微量ガス不純物は、水を含む；
・微量ガス不純物は、ＣＯ２を含む；
・微量ガス不純物は、Ｎ２を含む；
・フッ素含有エッチングガスは、２０ｐｐｍｗ未満の含水量を有する。
表記法及び命名法
以下の詳細な説明及び特許請求の範囲は、当技術分野で一般的によく知られており、且つ以下のものを含む多くの略称、シンボル及び用語を利用する。
本明細書で使用されるように、「１つの（ａ）」又は「１つの（ａｎ）」は、１つ又は複数を意味する。
本明細書で使用されるように、本文又は請求項内の「約」、又は「当たりの」、又は「ほぼ」は、記述される値の±１０％を意味する。
本明細書で使用されるように、本文又は請求項内の「室温」は、約２０℃～約２５℃を意味する。
用語「基板」は、その上で処理が行われる材料又は材料群を指す。基板は、その上で処理が行われる材料又は材料群を有するウェハを指し得る。基板は、半導体、太陽電池、平面パネル又はＬＣＤ－ＴＦＴデバイス製造において使用される任意の好適なウェハであり得る。基板は、前の製造工程からその上に既に蒸着された様々な材料の１つ又は複数の層も有し得る。例えば、ウェハは、シリコン層（例えば、結晶、非結晶質、多孔質など）、シリコン含有層（例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＣＯＨなど）、金属含有層（例えば、銅、コバルト、ルテニウム、タングステン、白金、パラジウム、ニッケル、金など）又はそれらの組み合わせを含み得る。さらに、基板は、平坦であるか又はパターン化され得る。基板は、有機パターン化フォトレジスト膜であり得る。基板は、ＭＥＭＳ、３Ｄ ＮＡＮＤ、ＭＩＭ、ＤＲＡＭ又はＦｅＲａｍデバイスアプリケーションにおける誘電体材料（例えば、ＺｒＯ２ベース材料、ＨｆＯ２ベース材料、ＴｉＯ２ベース材料、希土類酸化物ベース材料、３価酸化物ベース材料など）又は電極として使用される窒化物ベース膜（例えば、ＴａＮ、ＴｉＮ、ＮｂＮ）として使用される酸化物の層を含み得る。当業者は、本明細書において使用される用語「膜」又は「層」が、表面に置かれた又は表面全体にわたって広がるいくつかの材料の厚さを指すことと、表面がトレンチであるか又は線であり得ることとを認識するであろう。本明細書及び特許請求の範囲を通して、ウェハ及びその上の任意の関連層も基板と呼ばれる。
用語「ウェハ」又は「パターン化ウェハ」は、基板上のシリコン含有膜の積層と、パターンエッチのために形成されたシリコン含有膜の積層上のパターン化ハードマスク層とを有するウェハを指す。
用語「パターンエッチ」又は「パターン化エッチ」は、パターン化ハードマスク層の下のシリコン含有膜の積層などの非平面構造をエッチングすることを指す。
本明細書で使用されるように、用語「エッチ」又は「エッチング」は、等方性エッチング処理及び／又は異方性エッチング処理を指す。等方性エッチ処理は、エッチング化合物と、基板上の材料の一部分が除去された結果の基板との化学反応に関与する。このタイプのエッチング処理は、化学的ドライエッチング、気相化学的エッチング、熱ドライエッチングなどを含む。等方性エッチ処理は、基板内の横方向、すなわち水平方向エッチプロファイルを生成する。等方性エッチ処理は、基板内の予め形成された開口の側壁上の凹部、すなわち水平方向凹部を生成する。異方性エッチ処理は、垂直方向側壁が基板に対して直角にマスク化特徴の縁に沿って形成されるようにイオン衝撃が垂直方向の化学反応を加速するプラズマエッチング処理（すなわちドライエッチング処理）に関与する（Ｍａｎｏｓ ａｎｄ Ｆｌａｍｍ，Ｔｈｅｒｍａｌ ｅｔｃｈｉｎｇ ａｎ Ｉｎｔｒｏｄｕｃｔｉｏｎ，Ａｃａｄｅｍｉｃ Ｐｒｅｓｓ，Ｉｎｃ．１９８９ ｐｐ．１２－１３）。プラズマエッチング処理は、基板内の垂直方向エッチプロファイルを生成する。プラズマエッチング処理は、基板内の垂直方向開口、トレンチ、チャネル穴、ゲートトレンチ、階段コンタクト、キャパシタ穴、コンタクト穴などを生成する。
用語「マスク」は、エッチングに耐える層を指す。ハードマスク層は、エッチングされる層の上に位置し得る。
用語「アスペクト比」は、トレンチ（又は開口）の幅（又は開口の径）に対するトレンチの高さの比を指す。
用語「選択率」は、別の材料のエッチング速度に対する１つの材料のエッチング速度の比を意味する。用語「選択エッチ」又は「選択的にエッチングする」は、１つの材料を別の材料より多くエッチングすること、換言すれば２つの材料間の１：１エッチング選択率より大きい又は小さいエッチング選択率を有することを意味する。
本明細書では、用語「膜」及び「層」は、交換可能に使用され得ることに留意されたい。膜が層に対応するか又は膜に関係し得ることと、層が膜を指し得ることとが理解される。さらに、当業者は、本明細書において使用される用語「膜」又は「層」が、表面上に置かれる又はその全体にわたって広がるある材料の厚さを指すことと、表面が、ウェハ全体と同じ大きさからトレンチ又はラインと同じ小ささまでの範囲のものであり得ることとを認識するであろう。
本明細書では、用語「エッチング化合物」及び「エッチングガス」は、エッチング化合物が室温及び大気圧下でガス状態である場合に交換可能に使用され得ることに留意されたい。エッチング化合物は、エッチングガスに対応するか又はそれに関係し得ることと、エッチングガスは、エッチング化合物を指し得ることとが理解される。
用語「ビア」、「開口」及び「穴」は、ときに交換可能に使用され、中間層絶縁体内の開口を一般的に意味する。
本明細書で使用されるように、略称「ＮＡＮＤ」は、「否定されたＡＮＤ」又は「否定ＡＮＤ」ゲートを指し；略称「２Ｄ」は、平面基板上の２次元ゲート構造を指し；略称「３Ｄ」は、ゲート構造が垂直方向に積層された３次元又は垂直方向ゲート構造を指す。
元素の周期表からの元素の標準略称が本明細書において使用される。元素は、これらの略称により参照され得る（例えば、Ｓｉは、シリコンを指し、Ｎは、窒素を指し、Ｏは、酸素を指し、Ｃは、炭素を指し、Ｈは、水素を指し、Ｆは、フッ素を指す等）ことを理解すべきである。
化学情報検索サービス機関（Ｃｈｅｍｉｃａｌ Ａｂｓｔｒａｃｔ Ｓｅｒｖｉｃｅ）により割り当てられた一意的ＣＡＳ登録番号（すなわち「ＣＡＳ」）が、開示される特定の分子を識別するために提供される。
ＳｉＮ及びＳｉＯなどのシリコン含有膜は、それらの適切な化学量論を参照することなく、本明細書及び特許請求の範囲を通して列挙されることに留意されたい。シリコン含有膜は、純粋シリコン（Ｓｉ）、ポリシリコン（ｐ－Ｓｉ若しくは多結晶Ｓｉ）若しくはアモルファスシリコンなどの結晶Ｓｉ層；窒化シリコン（ＳｉｋＮＩ）層；若しくは酸化シリコン（ＳｉｎＯｍ）層；又はそれらの混合物を含み得る。ここで、ｋ、Ｉ、ｍ及びｎは、両端を含めて０．１～６の範囲である。好適には、窒化シリコンは、ＳｉｋＮＩであり、ｋ、Ｉは、それぞれ０．５～１．５の範囲である。より好適には、窒化シリコンは、Ｓｉ３Ｎ４である。本明細書では、以下の説明におけるＳｉＮは、ＳｉｋＮＩ含有層を表すために使用され得る。好適には、酸化シリコンは、ＳｉｎＯｍであり、ここで、ｎは、０．５～１．５の範囲であり、ｍは、１．５～３．５の範囲である。より好適には、酸化シリコンは、ＳｉＯ２である。本明細書では、以下の説明におけるＳｉＯは、ＳｉｎＯｍ含有層を表すために使用され得る。シリコン含有膜は、ＳｉＯＣＨの化学式を有するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によるＢｌａｃｋ Ｄｉａｍｏｎｄ ＩＩ又はＩＩＩ材料などの有機ベース又は酸化シリコンベース低ｋ誘電体材料などの酸化シリコンベース誘電材料でもあり得る。シリコン含有膜は、ＳｉａＯｂＮｃも含み得、ここで、ａ、ｂ、ｃは、０．１～６の範囲である。シリコン含有膜は、Ｂ、Ｃ、Ｐ、Ａｓ及び／又はＧｅなどのドーパントも含み得る。
本発明の性質及び目的をさらに理解するために、同様の要素が同じ又は類似した参照番号を与えられる（添付図面と併せて）以下の詳細な説明が参照されるべきである。
３Ｄ ＮＡＮＤ積層内の例示的ＨＡＲ開口の例示的側断面図である。 図１ａに示すＨＡＲ開口内に形成された例示的な等方性エッチングされた凹部の例示的側断面図である。 本明細書に開示される循環エッチング処理の概略図である。 本明細書に開示される代替の循環エッチング処理の概略図である。 本明細書に開示される別の代替循環エッチング処理の概略図である。 異方性プラズマエッチングのパターン化ウェハのＳＥＭ像である。 等方性エッチングのためにプラズマエッチングされた開口を異方性プラズマエッチング形成した後のパターン化ウェハのＳＥＭ像である。 マーキングされた深さを有する図３ｂに示されるプラズマエッチングされた開口のＳＥＭ像である。 マーキングされた幅を有する図３ｂに示されるプラズマエッチングされた開口のＳＥＭ像である。 等方性エッチング試験において適用される例示的管型反応器システムの側断面図である。 ＦＮＯによるエッチング後の平坦ＳｉＮ膜の元素の原子百分率対スパッタサイクルの数のＸＰＳグラフである。 ＦＮＯによるエッチング後の平坦ＳｉＯ２膜の元素の原子百分率対スパッタサイクルの数のＸＰＳグラフである。 平坦ウェハのエッチング速度対Ｆ２濃度Ｆ２／ＦＮＯのグラフである。 ＦＮＯによる等方性エッチング後のパターン化ウェハのＳＥＭ像である。 圧力の増加を伴うＦＮＯにより等方性エッチングされた後のパターン化ウェハのＳＥＭ像である。 図８ａに示されるマーキングされたエリアの拡大ＳＥＭ像である。 ３分のエッチング時間によりＦＮＯにより等方性エッチングされた後のパターン化ウェハのＳＥＭ像である。 ４分のエッチング時間によりＦＮＯにより等方性エッチングされた後のパターン化ウェハのＳＥＭ像である。 ５分のエッチング時間によりＦＮＯにより等方性エッチングされた後のパターン化ウェハのＳＥＭ像である。 例示的パッシベーション処理である。
開示されるのは、３Ｄ ＮＡＮＤデバイスアプリケーションにおいてシリコン含有膜を非プラズマ熱ドライエッチングする方法である。開示されるのは、ゲートトレンチ、ビットメモリなどを形成するための半導体構造を製作する方法である。さらに、開示されるのは、一方のシリコン含有層を他方のシリコン含有層から選択的に等方性エッチングする方法であり、例えば３Ｄ ＮＡＮＤデバイスアプリケーションにおいて１０～３０００の範囲の選択率でＳｉＮをＳｉＯ２からエッチングする方法である。また、開示されるのは、ＳｉＯ２層からｐ－Ｓｉ層を選択的に等方性エッチングする方法である。
具体的には、開示されるのは、基板の上に蒸着されたシリコン含有層の蝕刻構造（ｅｔｃｈｅｄ ｓｔｒｕｃｔｕｒｅ）をエッチングする方法である。蝕刻構造は、基板上において、第１のシリコン含有層と第２のシリコン含有層との交互層の積層をプラズマエッチングすることによって形成される高アスペクト比（ＨＡＲ）開口を含み、第２のシリコン含有層は、第１のシリコン含有層と異なる。開示されるのは、ＨＡＲ開口の側壁上のシリコン含有層の少なくとも一部分を選択的に等方性エッチングする方法である。開示されるのは、ＨＡＲ開口の側壁上のシリコン含有層の少なくとも一部分を水平方向に選択的に等方性エッチングする方法である。
開示される方法は、フッ化ニトロシル（ＦＮＯ）、トリフルオロアミン酸化物（Ｆ３ＮＯ）、フッ化ニトリル（ＦＮＯ２）及びそれらの組み合わせからなる群から選択されるフッ素含有エッチングガスにより、フッ素含有エッチングガスのプラズマ活性化の有無にかかわらず、ＳｉＯ２に対してＳｉＮ又はｐ－Ｓｉ材料を選択的に等方性エッチングする処理を提供する。ここで、フッ素含有エッチングガスは、プラズマ活性化され得る。当業者は、プラズマ活性化による開示のフッ素含有エッチングガスがＳｉＯ２に対してＳｉＮ又はｐ－Ｓｉ材料を選択的に等方性エッチングすることを認識するであろう。
開示されるフッ素含有エッチングガスは、フッ素、窒素及び酸素含有エッチングガス又は化合物を含み得る。開示されるフッ素含有エッチングガスは、ＦＮＯであり得る。開示されるフッ素含有エッチングガスは、Ｆ３ＮＯであり得る。開示されるフッ素含有エッチングガスは、ＦＮＯ２であり得る。
開示されるフッ素含有エッチングガスは、専らＦ、Ｎ及びＯを有する。開示されるフッ素含有エッチングガスは、窒素含有フッ素化合物であり、窒素を含む。
開示されるフッ素含有エッチングガスは、市販されており、それらの構造化学式、ＣＡＳ番号及び沸点は、表１に含まれる。当業者は、これらの化合物の合成方法が、提供されたＣＡＳ番号を使用して取得され得ることを認識するであろう。
Figure 0007026237000001
本明細書では、開示されるフッ素含有エッチングガスは、ＳｉＮ層及びポリシリコン層を含むシリコン含有膜をエッチングし得る。
開示されるフッ素含有エッチングガスは、ＳｉＯ２層、ハードマスク層、エッチング停止層及びデバイスチャネル材料に対してＳｉＮ層又はｐ－Ｓｉ層をエッチングする高選択率を提供し得る。ＳｉＯ２層に対してＳｉＮ層又はｐ－Ｓｉ層をエッチングする選択率は、３Ｄ ＮＡＮＤデバイスアプリケーションでは１０～３０００、好適には２０～２０００、より好適には３０～１０００の範囲であり得る。選択率範囲は、エッチングガスの温度、圧力、濃度などのプロセスパラメータ及びＳｉＯ２膜形成プロセスなどに依存する。
開示されるフッ素含有エッチングガスは、９５容積％純度より高い純度、好適には９９．９９容積％純度より高い純度、より好適には９９．９９９容積％純度より高い純度で提供される。開示されるフッ素含有エッチングガスは、５容積％未満の微量ガス不純物と共に１５０容積ｐｐｍの純度未満のガス（例えば、前記微量ガス不純物に含まれるＮ２、及び／又はＨ２Ｏ、及び／又はＣＯ２）を含む。例えば、ＦＮＯは、０．１容積％未満の微量ガス不純物（Ｆ２、ＨＦ及びＨ２Ｏを含む）を有する。好適には、開示されるフッ素含有エッチングガス中の含水量は、２０重量ｐｐｍｗ未満である。
開示されるフッ素含有エッチングガスは、ＳｉＮ膜及びｐ－Ｓｉ膜を非プラズマ熱ドライエッチングするのに好適である。好適には、開示されるフッ素含有エッチングガスは、反応室内への供給のためにエッチング処理中に安定している。
開示されるフッ素含有エッチングガスは、高アスペクト比構造（マイクロエレクトロメカニカルシステム（ＭＥＭＳ）、ＤＲＡＭ及び３Ｄ ＮＡＮＤデバイスアプリケーションにおいて１：１０～１０００：１の範囲のアスペクト比を有するものなど）においてＳｉＯ２に対してＳｉＮ又はｐ－Ｓｉをエッチングするための高選択率を提供し得る。
材料適合性試験は、開示されるフッ素含有エッチングガスのいかなるものが反応室材料と反応するかどうか、及び短期又は長期使用と共に反応室の性能を劣化するかどうかを判断するために重要である。反応室、弁などの部品に関与する主要材料は、ステンレス鋼、アルミニウム、ニッケル、ニッケル合金、ポリクロロトリフルオロエテン（ＰＣＴＦＥ）、フッ化ビニリデン樹脂（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）並びに他の金属及びポリマー又はエラストマを含む。ときに、これらの材料は、それらの劣化を増長し得る、例えば室温より高い高温及び例えば１ａｔｍより高い高圧に曝される。計測方法は、目視検査、重量測定、ＳＥＭでのナノメートルスケール変化の測定、引張強さ、硬さなどの測定を含み得る。
パッシベーション処理は、金属不純物を排除するために、開示されるフッ素含有エッチングガスによりガスライン又はガスキャビネット内で非プラズマ熱ドライエッチ処理を行う前に行われ得る。以下に続く例に示すように、パッシベーションは、図１０に示す例において示唆されるレシピを使用して行われ得る。
開示されるフッ素含有エッチングガスは、ＳｉＮ／ＳｉＯ（ＯＮＯＮ）又はｐ－ｓｉ／ＳｉＯ（ＯＰＯＰ）の交互層を有する３Ｄ ＮＡＮＤ蝕刻構造で積層されたＳｉＮ又はｐ－Ｓｉ膜を非プラズマ熱ドライエッチングするために使用され得る。開示される非プラズマ熱ドライエッチング方法は、犠牲層などのＭＥＭＳのエッチング時に使用され得る。開示される非プラズマ熱ドライエッチング方法は、ＮＡＮＤ又は３Ｄ ＮＡＮＤゲート、又はフラッシュ又はＤＲＡＭメモリ、又はフィン状電界効果トランジスタ（ＦｉｎＦＥＴ）などのトランジスタ、バルク相補型金属酸化膜半導体（Ｂｕｌｋ ＣＭＯＳ）、完全空乏化シリコンオンインシュレータ（ＦＤ－ＳＯＩ）構造などの半導体デバイスの製造に有用であり得る。開示されるフッ素含有エッチングガスは、ラインのフロントエンド（ＦＥＯＬ）及びラインのバックエンド（ＢＥＯＬ）エッチアプリケーション並びに低ｋアプリケーションなどのアプリケーションの他の領域において使用され得る。加えて、開示されるフッ素含有エッチングガスは、メモリと基板上の論理とを相互接続するための３Ｄ貫通シリコン開口（ＴＳＶ）プラズマエッチングアプリケーションにおいてＳｉをエッチングするためにも使用され得る。
開示される非プラズマ熱ドライエッチング方法は、その中に配置された少なくとも１つの蝕刻構造を含む少なくとも１つの基板を有する反応室を提供する工程を含む。反応室は、使用の要件に依存して自家製反応器又は商用反応器であり得る。基板は、シリコン含有層、チタン含有層、タンタル含有層などであり得る。反応室は、限定しないが、反応性イオンエッチング（ＲＩＥ）、単一又は複数周波数ＲＦ源による容量結合プラズマ（ＣＣＰ）、誘導結合プラズマ（ＩＣＰ）、又はマイクロ波プラズマ反応器、又はシリコン含有膜の一部分を選択的に除去することができるか若しくは活性種を生成することができる他のタイプのエッチングシステムなどのエッチング方法が発生するデバイス内の任意の筐体又は室であり得る。
また、開示されるのは、非プラズマ熱ドライエッチ条件下で半導体構造を製作するために、開示されるフッ素含有エッチングガスを使用する方法である。開示される方法は、Ｓｉ含有膜を熱エッチングするためのフッ素含有エッチングガスの使用を規定する。開示される方法はまた、ハードマスク層に対する損傷を抑制することと、開口、穴又はトレンチの側壁上に凹部を形成する一方でハードマスク層を保護するか又はハードマスク層を強化することとを規定する。開示される方法は、ＭＥＭＳ及び３Ｄ ＮＡＮＤデバイスアプリケーションなどにおける半導体の製造に有用である。
開示されるフッ素含有エッチングガスは、９５容積％～９９．９９９容積％の範囲の純度で供給されるか、又はＣＯ、ＣＯ２、Ｎ２、Ｈ２Ｏ、ＨＦ、Ｈ２Ｓ、ＳＯ２、ハロゲン化物及び他の炭化水素又はヒドロハロカーボンの除去のための公知の標準精製技術により精製される可能性がある。
一実施形態では、開示されるフッ素含有エッチングガスは、反応室内への導入前に又は反応室の内部でのいずれかで他のガスと混合され得る。好適には、他のガスは、流入ガスの一様濃度を提供するために反応室への導入前に混合され得る。
別の代替案では、開示されるフッ素含有エッチングガスは、例えば、２種類以上のガスが反応する場合に他のガスと独立に反応室内に導入され得る。
開示されるフッ素含有エッチングガスは、混合物中に可変濃度で存在し得、例えば、混合物中のＦＮＯの濃度は、０．１容積％～２０容積％の範囲であり得る。
例示的な他のガスは、限定しないが、Ｎ２、Ａｒ、Ｋｒ、Ｈｅ、Ｘｅ、Ｎｅなどの不活性ガスも含み得る。開示されるエッチングガスと不活性ガスとは、反応室内への導入前に混合され得、不活性ガスは、結果的な混合物の約８０容積％～約９９．９９９９９容積％（Ｎ７．０）を含む。代替的に、不活性ガスは、エッチングガスが反応室にパルスで導入されている間に反応室に連続的に導入され得る。本出願人らは、開示されるフッ素含有エッチングガス（例えば、ＦＮＯ）が、開示されるフッ素含有エッチングガスと不活性ガス（例えば、Ｎ２）とを混合することにより、ＳｉＯ２に対してＳｉＮを選択エッチングするのに効果的であることを発見した。
開示されるフッ素含有エッチングガスが混合され得る他の例示的ガスは、Ｆ２、ＮＯ、Ｏ２、ＣＯＳ、ＣＯ２、ＣＯ、ＮＯ２、Ｎ２Ｏ、ＳＯ２、Ｏ３、Ｃｌ２、ＨＦ、Ｈ２及びＨＢｒなどの追加のガスを含む。
開示されるフッ素含有エッチングガスと追加のガスとは、反応室への導入前に混合され得る。追化のガスは、反応室内に導入されるフッ素含有エッチングガスの全容積の約０．０１容積％～約９９．９９容積％を含み得る。
別の代替案では、開示されるフッ素含有エッチングガス、追加のガス及び不活性ガスは、エッチング処理中に使用される３つのみのガスである。
追加のガス及び不活性ガスは、遠隔プラズマ反応器を介してイオン化され得る。代替的に、追加のガス及び不活性ガスは、イオン化されないことがあり得る。
開示される方法は、非プラズマ熱ドライエッチ条件下において、開示されるフッ素含有エッチングガスにより、基板上に形成されたＨＡＲ開口の側壁上のシリコン含有層の少なくとも一部分を水平方向に等方性エッチングする。開口のＨＡＲは、１：１０～１０００：１の範囲である。
開示される非プラズマ熱ドライエッチング方法は、第１のシリコン含有層と第２のシリコン含有層との交互層を含む基板内の予め形成された開口をエッチングし、ここで、予め形成された開口は、第１のシリコン含有層と第２のシリコン含有層との交互層をプラズマドライエッチングすることによって形成される。第２のシリコン含有層は、第１のシリコン含有層と異なる。開示される方法は、ａ）ＦＮＯ、Ｆ３ＮＯ、ＦＮＯ２及びそれらの組み合わせからなる群から選択されるフッ素含有エッチングガスを反応室内に導入する工程と；ｂ）蝕刻構造の側壁上の第１のシリコン含有層間の凹部を生成するために、フッ素含有エッチングガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程とを含む。
一実施形態では、開示されるフッ素含有エッチングガスは、Ｎ２又はＡｒなどの不活性ガスとの混合物で反応室内に導入されるＦＮＯであり得る。ＦＮＯは、混合物中に可変濃度で存在し得る。好適には、混合物中のＦＮＯの濃度は、０．１％容積～２０容積％の範囲であり得る。
ＦＮＯが使用される場合、ＦＮＯは、０．１ＭＰａ～１０ＭＰａ圧力範囲内でニッケルメッキシリンダ内に充填された。ハステロイ材料がシリンダ弁に使用され得る。金属不純物（Ｆｅ、Ｎｉ、Ｃｒ、Ｍｎなど）は、１ｎｇ／ｍＬ未満である。
代替的に、開示されるフッ素含有エッチングガスは、Ｎ２又はＡｒなどの不活性ガスとの混合物において且つＮＯガスの追加で反応室内に導入されるＦＮＯであり得る。ＦＮＯ及びＮＯは、混合物中に可変濃度で存在し得る。好適には、混合物中のＦＮＯの濃度は、０．１％容積～２０容積％の範囲であり得る。
別の代替案では、開示されるフッ素含有エッチングガスは、反応室内に導入されるＦＮＯ、Ｆ２及びＮ２の混合物であり得る。ここでは、過剰Ｆ２が適用され得る。
別の代替案では、Ｆ２ガスとＮＯガスとの混合物は、次式によりＦＮＯをその中に生成するために反応室内に導入され得る：Ｆ２＋２ＮＯ→２ＦＮＯ。その後、Ａｒ又はＮ２などの不活性ガスが反応室内に導入され得る。次に、追加のＦ２及びＮＯが混合物に加えられ得る。ここでは、過剰Ｆ２が適用され得る。
一実施形態では、開示されるフッ素含有エッチングガスは、基板及びシリコン含有膜を含む反応室内に導入される。開示されるフッ素含有エッチングガスは、約０．１ｓｃｃｍ～約１ｓｌｍの範囲の流量で反応室内に導入され得る。追加のガス及び不活性ガス（存在する場合）も約０．１ｓｃｃｍ～約１ｓｌｍの範囲の流量で反応室内に導入され得る。
ＳｉＮ膜又はｐ－Ｓｉ膜などのシリコン含有膜は、反応室から除去される揮発性副産物を形成するように、開示されるフッ素含有エッチングガスと反応する。ＳｉＯ２層とａ－Ｃマスクとは、開示されるフッ素含有エッチングガスとそれほど反応性ではない。したがって、開示されるフッ素含有エッチングガスは、揮発性副産物を形成するようにシリコン含有膜と選択的に反応する。
反応室内の温度及び圧力は、開示されるフッ素含有エッチングガスと反応するようにＳｉＮ膜又はｐ－Ｓｉ膜に好適な条件で保持される。例えば、反応室内の基板温度は、約－１９６℃～約１０００℃、好適には約室温～約１０００℃；さらに好適には約室温～約６００℃；さらに好適には約室温～約４００℃；さらに好適には約室温～約２５０℃の範囲であり得る。好ましい温度範囲は、好ましくは、－１９６℃～室温又は－１９６℃～０℃；又は約０℃～室温であり得る。反応室壁温度は、反応室温度と同じである。同様に、反応室内の圧力は、約１Ｔｏｒｒ～約４００Ｔｏｒｒ、好適には約１Ｔｏｒｒ～約２５０Ｔｏｒｒ；さらに好適には約１Ｔｏｒｒ～約１００Ｔｏｒｒに保持され得る。エッチング処理中、温度は、温度設定点の５℃以内で制御され得、圧力は、圧力設定点の０．１Ｔｏｒｒ以内で制御され得る。
シリコン含有膜（例えば、ＳｉＮ又はｐ－Ｓｉ）とフッ素含有エッチングガスとの反応は、開口の側壁からのシリコン含有膜の水平方向等方性除去をもたらす。窒素、酸素及び／又は炭素の原子もシリコン含有膜内に存在し得る。この除去は、シリコン含有膜とフッ素含有エッチングガスとの化学反応に起因する。
開示されるフッ素含有エッチングガスは、好適には、マスク層及びＳｉＯ２層方向に高選択率を呈示し、ＳｉＮ層又はｐ－Ｓｉ層をエッチングし、その結果、ＭＥＭＳ、３Ｄ ＮＡＮＤ及びＤＲＡＭ装置アプリケーションにとって重要である水平方向、すなわち横方向エッチプロファイルのＳｉＯ２層間の凹部を生じる。
開示されるエッチ処理又は方法は、ＳｉＮ層及びｐ－Ｓｉ層のようなシリコン含有層をエッチングするために、開示されるフッ素含有エッチングガスを使用し、予め形成された開口内にゲートトレンチ、ビットメモリなどを生成するためのＭＥＭＳ、３Ｄ ＮＡＮＤ又はＤＲＡＭ構造のＳｉＯ２層間に凹部を形成する。開示されるフッ素含有エッチングガスによりエッチングされる必要がある典型的な材料は、３Ｄ ＮＡＮＤ積層中のＯＮＯＮ又はＯＰＯＰのＳｉＮ層又はｐ－Ｓｉ層などのシリコン含有組成物であり得る。開示されるフッ素含有エッチングガスを使用するＳｉＯ２に対するＳｉＮのエッチング選択率は、エッチングガスの温度、圧力、濃度などのプロセスパラメータの範囲に依存して、１０～３０００、好適には２０～２０００、より好適には３０～１０００の範囲であり得る。開示されるフッ素含有エッチングガスを使用するＳｉＯ２に対するＳｉＮのエッチング選択率は、熱酸化及びプラズマ助長ＣＶＤプロセスなどのＳｉＯ２膜の形成処理にも依存する。例えば、選択率は、熱酸化により形成されるＳｉＯ２層に関して３０００に達し得る。熱酸化がＳｉＯ２層を形成するために使用されなければ、選択率は、それ程高くないことができる。例えば、ＳｉＮ対プラズマ助長ＣＶＤ ＳｉＯ２の選択率は、３０～１０００の範囲であり得る。
開示されるエッチ処理又は方法は、Ａｒ又はＮ２などの不活性ガスでエッチングガスを浄化することにより停止され得る。開示されるエッチ処理又は方法は、Ｎ２、ＮＯ又はＯ２などの消滅ガスを使用することによっても停止され得る。浄化エッチングガスにより及び／又は消滅ガスを使用することによりエッチング処理を停止することは、選択率を維持し且つ／又は反応を遅らせることを促進する。四重極質量分光計（ＱＭＳ）、発光分光計（ＯＥＳ）、ＦＴＩＲなどの終点検出システムは、過剰エッチングを回避するためにいつエッチング処理が停止されるべきかを検知するために適用され得る。
開示されるエッチング方法は、エッチング速度制御、滑らかな表面及びスループットの利点を有する循環エッチング処理であり得る。エッチングターゲットは、第１のシリコン含有層及び第２のシリコン含有層の交互層をプラズマドライエッチングすることによって形成される基板上の予め形成される開口であり得る。第２のシリコン含有層は、第１のシリコン含有層と異なる。例えば、第１のシリコン含有層は、ＳｉＯ２層であり得、及び第２のシリコン含有層は、ＳｉＮ層又はｐ－Ｓｉ層であり得る。
図２ａに示すように、一実施形態では、循環エッチング処理は、ａ）フッ素含有エッチングガスを反応室内に導入する工程と；ｂ）ＨＡＲ開口の側壁上の第１のシリコン含有層間の凹部を生成するために、フッ素含有エッチングガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程と；ｃ）不活性ガスで反応室を浄化する工程と；ａ）～ｃ）を反復する工程とを含む。フッ素含有エッチングガスは、ＦＮＯ、Ｆ３ＮＯ、ＦＮＯ２及びそれらの組み合わせからなる群から選択される。好適には、フッ素含有エッチングガスは、ＦＮＯである。不活性ガスは、Ｎ２又はＡｒであり得る。第１のシリコン含有層がＳｉＯ２層であり、及び第２のシリコン含有層がＳｉＮ層又はｐ－Ｓｉ層であれば、フッ素含有エッチングガスは、ＳｉＯ２層間の凹部を形成するＳｉＯ２層に対してＳｉＮ層をエッチングする。
代替的に、図２ｂに示すように、循環エッチング処理は、ａ）フッ素含有エッチングガスを反応室内に導入する工程と；ｂ）ＨＡＲ開口の側壁上の第１のシリコン含有層間の凹部を生成するために、フッ素含有エッチングガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程と；ｃ）不活性ガスで反応室を浄化する工程と；ｄ）活性化ガスを反応室内に導入する工程と；ｅ）不活性ガスで反応室を浄化する工程と；ｆ）ａ）～ｅ）を反復する工程とを含む。ここで、フッ素含有エッチングガスは、ＦＮＯ、Ｆ３ＮＯ、ＦＮＯ２及びそれらの組み合わせからなる群から選択される。好適には、フッ素含有エッチングガスは、ＦＮＯである。活性化ガスは、Ａｒ、Ｋｒ、Ｘｅ、Ｎｅ、Ｈｅ及びＨ２からなる群から選択されるイオン化ガスである。イオン化ガスは、遠隔プラズマ室から生成され得る。代替的に、反応室は、プラズマ室であり得る。活性化ガスを反応室内に導入する工程では、プラズマは、活性化ガスを生成するためにプラズマ室内でオンされる。不活性ガスは、Ｎ２又はＡｒであり得る。第１のシリコン含有層がＳｉＯ２層であり、及び第２のシリコン含有層がＳｉＮ層又はｐ－Ｓｉ層であれば、フッ素含有エッチングガスは、ＳｉＯ２層間の凹部を形成するＳｉＯ２層に対してＳｉＮ層をエッチングする。
循環エッチング処理は、第１のシリコン含有層の表面をエッチングから保護する工程を含み得る。例えば、第１のシリコン含有層は、ＳｉＯ２層である。フッ素含有ガスは、基板の表面と反応し得、この結果、他の反応性ガスと反応しないように基板の表面を保護する、すなわち基板の表面をエッチングから保護する。一実施形態では、図２ｃに示すように、循環エッチング処理は、ａ）フッ素含有エッチングガスを反応室内に導入する工程と；ｂ）ＨＡＲ開口の側壁上の第１のシリコン含有層間の凹部を生成するために、フッ素含有エッチングガスで第１のシリコン含有層に対して第２のシリコン含有層を選択的にエッチングすることにより、第２のシリコン含有層の少なくとも一部分を除去する工程と；ｃ）不活性ガスで反応室を浄化する工程と；ｄ）エッチングガスの混合物を反応室内に導入する工程と；ｅ）第１のシリコン含有層の表面をエッチングから保護する工程と；ｆ）不活性ガスで反応室を浄化する工程と；ｇ）ａ）～ｆ）を反復する工程とを含み得る。第１のシリコン含有層がＳｉＯ２層であり、及び第２のシリコン含有層がＳｉＮ層又はｐ－Ｓｉ層であれば、フッ素含有エッチングガスは、ＳｉＯ２層間の凹部を形成するＳｉＯ２層に対してＳｉＮ層をエッチングする。本明細書では、エッチングガスの混合物は、ＦＮＯ、ＦＮＯ及びＮＯの混合物又はＦ２及びＮＮＯの混合物であり得る。過剰Ｆ２が適用され得る。エッチングガスの混合物は、基板の表面と反応し、その結果、他の反応性ガスと反応しないように第１のシリコン含有層（すなわちＳｉＯ２層）の表面を保護する、すなわち第１のシリコン含有層（すなわちＳｉＯ２層）の表面をエッチングから保護するＦＮＯなどのフッ素含有ガスを含む。混合物中のＦＮＯの濃度は、０．１容積％～２０容積％であり得る。不活性ガスは、Ｎ２又はＡｒであり得る
以下は、開示されるフッ素含有エッチングガスがエッチングするために適用され得る基板内の半導体構造の例示的実施形態である。半導体構造は、限定しないが、コンタクト穴及びトレンチを含む。
一実施形態では、基板１００は、図１ａに示すようにその中に形成された高アスペクト比開口を含み得る。開口１０８は、シリコンウェーハ１０２の上部に蒸着されるＳｉＯ １０４ａ及びＳｉＮ １０４ｂ（ＯＮＯＮ）（すなわちテラビットセルアレイトランジスタ（ＴＣＡＴ）技術又はパイプシェイプドビットコストスケーラブル（Ｐ－ＢｉＣＳ）技術などのＯＮＯＮ）とのｎ対の交互層の積層で形成される。ここで、ｎは、整数である。好適には、ｎ＝９６である。より好適には、ｎ＝１２８以上である。当業者は、基板１００の積層内のＳｉＯ／ＳｉＮ １０４の交互層の数が変わり得ることを認識するであろう。ハードマスク層１０６がＳｉＯ／ＳｉＮ １０４のｎ対の交互層の積層の上部に蒸着される。開口１０８は、ＳｉＯ １０４ａとＳｉＮ １０４ｂとの交互層の積層をプラズマエッチングすることによって形成され得る。ここで、当業者は、シリコンウェーハ１０２がタングステン（Ｗ）ウェハと交換され得ることを認識し、いくつかのアプリケーションでは、ＳｉＮ層１０４ｂは、ｐ－Ｓｉ層（例えば、ＳｉＯ／ｐ－Ｓｉ又はＯＰＯＰ）と交換され得、これによりＳｉＯ／ｐ－Ｓｉ又はＯＰＯＰのｎ対の交互層の積層がシリコンウェーハ１０２の上部に形成される。ここで、ｎは、整数である。当業者は、積層内の層の数が変わり得る（すなわち整数ｎが変化する）ことを認識するであろう。
ハードマスク層１０６は、ＳｉＯ／ＳｉＮ層エッチ中のエッチ耐性を改善するために、ホウ素、窒素、酸素、硫黄、塩素、フッ素、アルミニウム、タングステン、チタン、ジルコニウムなどの他の元素だけでなく、Ｃ及びＨも含み得る。ホウ素ドープ炭素質材料の一例は、具体的にはＡＰＦｃ（ホウ素ドープされた）として知られた材料のＡＰＦ属の１種であるａｄｖａｎｃｅｄ ｐａｔｔｅｒｎｉｎｇ ｆｉｌｍ（ＡＰＦ）の商標名の元でＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．ｏｆ Ｓａｎｔａ Ｃｌａｒａ，ＣＡから入手可能である。ハードマスク層１０６は、ホウ素、窒素、硫黄、塩素、フッ素又は金属（Ａｌ、Ｚｒ、Ｔｉ、Ｗ）でドープされた非晶質炭素などのａ－Ｃ、すなわちドープトａ－Ｃの熱ＣＶＤ、ＰＥＣＶＤ又はスプレイオン／スピンオン蒸着層であり得る。ハードマスク層１０６は、シリコン含有スピンオンマスク、炭素含有スピンオンマスク、フォトレジストなどであり得る。
プラズマエッチングされた構造は、プラズマエッチング中に開口の側壁上に蒸着されるポリマー（図示せず）の層を有し得る。しかし、ポリマーパッシベーション層は、開示されるフッ素含有エッチングガスを含む、当技術分野でよく知られたドライ又はウェットエッチ化学物質により容易に除去、浄化又は研磨され得る。
図１ｂは、図１ａに示されるＨＡＲ開口内に形成された、例示的に水平方向に等方性エッチングされた凹部の側断面図である。開示されるフッ素含有エッチングガスは、ＨＡＲ開口又はビア２０８内のＳｉＯ／ＳｉＮ層２０４の積層上の選択的側壁ＳｉＮエッチを形成して、ＳｉＯ層２０４ａ内のＳｉ－Ｏ結合の上のＳｉＮ層２０４ｂ内のＳｉＮ結合を選択的に破壊し得る。図１ａと図１ｂとの差は、図１ｂにおいて、交互ＳｉＯ／ＳｉＮ側壁上に露出されたＳｉＮの少なくとも一部分が、凹部２１０を形成することにより、開示されるフッ素含有エッチングガスにより水平方向に等方性エッチングされることである。通常、凹部２１０は、リン酸との混合物を使用してウェットエッチングにより実施される。ウェットエッチ処理と非プラズマドライ熱エッチ処理とを交換することは、ウェットエッチングが、基板を異なるウェットエッチング装置に移動することを必要とするため、半導体デバイス製作プロセスの経済面を著しく改善することが知られている。開示される方法により、選択的側壁ＳｉＮエッチを含むすべてのエッチングが１つのエッチング装置において行われ得、半導体製作の費用を効果的に低減し得る。
当業者は、図１ａ及び図１ｂにおける基板１００、２００内の層の積層、層の開口及び幾何学形状が例示的目的のためにのみ提供されることを認識するであろう。
以下の非限定的例は、本発明の実施形態をさらに示すために提供される。しかし、これらの例は、包括的であるように意図されておらず、且つ本明細書において説明される本発明の範囲を限定するように意図されていない。
開示される方法は、平坦（又はブランケット）ウェハとパターン化ウェハとの両方に適用される。平坦ウェハは、初期又は最初の膜厚を画定するＳｉ基板上に蒸着される平坦ＳｉＮ又はＳｉＯ２層で構成される。パターン化ウェハは、Ｓｉ基板上に蒸着されるＳｉＮ／ＳｉＯ２（ＯＮＯＮ）の交互層の積層で構成される。パターン化マスク層がＳｉＮ／ＳｉＯ２（ＯＮＯＮ）層の交互層の積層上に蒸着される。開示される方法を適用する前に、ＯＮＯＮパターン化ウェハは、その中に初期開口又は予め形成された開口を形成するためにプラズマＣＣＰ（容量結合プラズマ）エッチャー及びハイドロフルオロカーボンエッチングガスなどを使用して予め形成された。予め形成された開口は、ＳｉＮ層とＳｉＯ２層との両方の第１の画定された側壁幅を有する。開示される方法により、予め形成された開口を有するＳｉＮ及びＳｉＯ２平坦ウェハ並びにＳｉＮ／ＳｉＯ２積層化パターン化ウェハは、開示されるフッ素含有エッチングガスによりエッチングされる。エッチング組成物は、ＦＮＯ、Ｆ３ＮＯ、ＦＮＯ２、Ｆ２、ＮＯ及びそれらの組み合わせからなる群から選択され得る。エッチングされた平坦ＳｉＮ層及びＳｉＯ２層は、第２の画定された膜厚を生成するために最上層から除去される。第１の厚さと第２の厚さとの差ｒがエッチング量を規定する。ＳｉＯ２対ＳｉＮのエッチング量の比がブランケットウェハの選択率を規定する。パターン化ウェハに関して、予め形成された開口周囲の横方向、すなわち水平方向エッチがＳｉＮ層とＳｉＯ２層それぞれの第２の規定された側壁幅を生成する。第１の規定された側壁幅と第２の規定された側壁幅との差が横方向、すなわち水平方向エッチング量を定める。ＳｉＯ２対ＳｉＮのエッチング量の比がパターン化ウェハのＳｉＯ２に対するＳｉＮの選択率を規定する。
エッチング試験が、以下に説明される図４に示す自家製ツールにより行われた。平坦ウェハは、ＡＤＶＡＮＴＥＣ Ｃｏ．，ＬＴＤ．から購入された。ＯＮＯＮパターン化ウェハは、ＳＫＷ Ａｓｓｏｃｉａｔｅｓ，Ｉｎｃ．から購入された。２つの平坦ウェハ試料が反応室内で同時に移動された。ここで、一方の試料は、Ｓｉ基板上の３００ｎｍ又は２０００ｎｍのＳｉＮ平坦ウェハであり、他方の試料は、Ｓｉ基板上の２００ｎｍのＳｉＯ２平坦ウェハであった。
例示的ＯＮＯＮパターン化ウェハが図３ａに示される。示されるように、パターン化ａ－Ｃハードマスク層は、約６８０ｎｍ厚さであり、ａ－Ｃハードマスク層内に一様に分散された角穴のパターンを有する。ＯＮＯＮ層は、約１．６ｕｍ厚さであり、４０ｎｍ ＳｉＮ層と２５ｎｍ ＳｉＯ２層との６０個の交互層を有する。図３ｂ～図３ｄに示す予め形成された開口を有する例示的ＯＮＯＮパターン化ウェハは、エッチングされたＨＡＲ開口構造を特徴とする。図３ｂに示すように、予め形成された開口は、ＯＮＯＮ層内に形成される。予め形成された開口は、ＯＮＯＮ層をエッチングするプラズマドライエッチング処理と共にハイドロフルオロカーボンエッチングガスを使用することにより取得され得るＨＡＲ開口である。例えば、ハイドロフルオロカーボンエッチングガスは、１，１，１，３，３，３－ヘキサフルオロプロパン（Ｃ３Ｈ２Ｆ６）、１，１，２，２，３，３－ヘキサフルオロプロパン（イソ－Ｃ３Ｈ２Ｆ６）、１，１，１，２，３，３，３－ヘプタフルオロプロパン（Ｃ３ＨＦ７）及び１，１，１，２，２，３，３－ヘプタフルオロプロパン（イソ－Ｃ３ＨＦ７）からなる群から選択され得る。ＨＡＲ開口は、従来のエッチガスを使用してＯＮＯＮ層をプラズマエッチングすることによっても取得され得る。従来のエッチガスは、限定しないが、ｃＣ４Ｆ８、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８、ＣＦ４、ＣＨ３Ｆ、ＣＨＦ３、ＣＨ２Ｆ２、ＣＯＳ、ＣＳ２、ＣＦ３Ｉ、Ｃ２Ｆ３Ｉ、Ｃ２Ｆ５Ｉ、ＣＦＮ、ＳＯ２及びそれらの組み合わせを含む。図３ｃ及び図３ｄは、ＯＮＯＮ層内に形成された開口（例えば、開口（１）～（５））の幅及び深さを示す。開口（１）～（５）は、それぞれ滑らかな側壁を有するほぼ直線の垂直構造を有する。開口深さは、プラズマエッチング後に約６３０ｎｍである。穴幅は、プラズマエッチング後に約１７６ｎｍである。
エッチング試験は、約１Ｔｏｒｒ～約４００Ｔｏｒｒの範囲の圧力及び室温～約１０００℃の範囲の温度で行われた。当業者は、室温未満の温度（例えば、０℃～室温までの温度）又はさらに低温（例えば、－１９６℃～室温）で適用され得ることを認識するであろう。試料サイズは、２ｃｍ×２ｃｍであった。反応室のガス入口におけるガス流量（又はすべてのガスのガス流量）は、５０～１０００ｓｃｃｍであった。エッチング組成物中のＦＮＯ濃度は、０．１容積％～２０容積％の範囲であり得る。当業者は、エッチング処理中に温度、圧力、流量、ＦＮＯ濃度及びエッチ時間が変化することを認識するであろう。
加えて、ＳｉＮ層及びＳｉＯ２層上の水平方向等方性エッチング結果を研究するためにＳＥＭが使用され得る。
エッチング試験は、自家製管型反応器内で行われた。図４は、エッチング試験において使用される自家製管型反応器を有する例示的非プラズマ熱ドライエッチングシステムである。本システムは、各端部においてガス入口９０６及びガス出口９０８を有する管型反応器９０２を含む。試料９０４は、管型反応器９０２内に置かれる。限定しないが、それぞれ質量流コントローラ（ＭＦＣ）９１０、９１２、９１４を通過するＦＮＯなどのエッチングガス及び限定しないが、Ｆ２、Ｎ２などの追加のガスは、それぞれ混合され、次にガス入口９０６に送られる。ポンプに接続されるガス出口９０８は、エッチング副産物、未反応エッチングガス及び追加のガスを管型反応器９０２から汲み出す。参照符号９１６は、その温度を調節するために管型反応器９０２と一体化される液体窒素冷却システムなどの加熱又は冷却システムの熱コイルを表す。エッチング試験中、管型反応器９０２の温度及び圧力は、好ましい値又は範囲において維持された。
例１：平坦ウェハ上のＦＮＯによるエッチング
表２は、様々な条件下でＮ２と混合されたＦＮＯによりエッチングされたＳｉＮ平坦ウェハとＳｉＯ２平坦ウェハとの選択率の概要である。温度は、２５０℃～４００℃の範囲であった。圧力は、１００Ｔｏｒｒ～４００Ｔｏｒｒの範囲であった。エッチングガス（ＦＮＯ、Ｎ２）の合計流量は、３３３～１０００ｓｃｃｍの範囲であった。ＦＮＯの濃度は、１容積％～１５容積％の範囲であった。Ｆ２は、加えられなかった。エッチング時間は、１０～６０分の範囲であった。
Figure 0007026237000002
示されるように、ＳｉＮのエッチング速度及びＳｉＮ対ＳｉＯ２の選択率は、ＦＮＯのＴ、Ｐ及び濃度（容積％）の増加と共に増加した。ＳｉＮ対ＳｉＯ２の選択率は、１０容積％のＦＮＯにより４００℃、１００又は２５０Ｔｏｒｒにおいて１５０を超えた。１５容積％のＦＮＯにより２５０℃及び２５０Ｔｏｒｒにおいて、ＳｉＮ対ＳｉＯ２の選択率も１５０を超えた。同じことが１０容積％のＦＮＯにより２５０℃及び４００Ｔｏｒｒにおいて当てはまる。Ｆ２は、加えられなかった。
例２：エッチング面分析
図５ａ及び図５ｂは、Ｎ２と混合されたＦＮＯにより平坦ＳｉＮと平坦ＳｉＯ２とをそれぞれエッチングした後の元素の原子百分率対スパッタサイクルの数のＸＰＳグラフである。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、４００Ｔｏｒｒであり；ＦＮＯ、Ａｒ及びＯ２の合計流量は、５００ｓｃｃｍであり；ＦＮＯ濃度は、１０容積％である；エッチング時間は、３０分であった。上記条件下において、Ｎ２と混合したＦＮＯによりエッチングした後、ＳｉＮ対ＳｉＯ２の選択率は、表２に示すように１７７．９である。図５ａ及び図５ｂに示すように、ＳｉＯ２のエッチング面上に窒素は存在しなかったが、約３％窒素が９スパッタサイクルにわたってＳｉＮのエッチング面上に残った。酸素は、ＳｉＮ及びＳｉＯ２の両面上の主原子であった。Ｓｉは、ＳｉＮ及びＳｉＯ２の両面上で約３５％であった。フッ素は、ＳｉＮ及びＳｉＯ２の両面上で約１０％～約２０％であった。
例３：サイクルエッチ
表３は、サイクルエッチ結果のリストである。サイクルエッチ試験は、エッチング性能を理解するために表面パッシベーションをリフレッシュすることにより行われた。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、それぞれ１００Ｔｏｒｒと４００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３０分でそれぞれ１０×３サイクル、５×６サイクルであった。示されるように、サイクルエッチは、ＳｉＯ２のエッチングを強化し、したがってＳｉＮ／ＳｉＯ２の選択率を低減する。
Figure 0007026237000003
例４：ＦＮＯに対するＦ２追加の影響
図６は、平坦ウェハＦ２／ＦＮＯエッチング速度対Ｆ２濃度のグラフである。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、１００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３０分であり、ＳｉＮからの蝕刻を防止するための時間短縮。０．８容積％、２．５容積％及び５容積％のＦ２などの追加のＦ２がＦ２追加なしと比較された。エッチング結果も以下の表４内に列挙される。
Figure 0007026237000004
示されるように、上記条件下でのＦＮＯへのＦ２追加によるエッチング後、ＳｉＮ及びＳｉＯ２の両方のエッチング速度が増加した。一方、ＳｉＮ／ＳｉＯ２の選択率は、ＳｉＯ２エッチング速度の著しい上昇のために劇的に低下した。
例５：ＦＮＯに対するＮＯ追加の影響
表５は、ＦＮＯへのＮＯ追加によりエッチングされた平坦ウェハ上のエッチング結果である。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、１００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３０分であった。追加のＮＯ（すなわち０容積％のＮＯ、５％容積のＮＯ、１０容積％のＮＯ）がそれぞれ加えられた。
Figure 0007026237000005
示されるように、ＳｉＮのエッチング速度は、ＮＯ追加と共に増加したが、５容積％の過剰ＮＯにおいて飽和した。ＳｉＯ２のエッチング速度は、ＮＯ追加と共に低下したが、また５容積％の過剰ＮＯにおいてほぼ飽和した。ＳｉＮ／ＳｉＯ２の選択率は、ＮＯ追加と共にさらに増加した。ＳｉＯ２のエッチ量は、３０分エッチング後に約２．５ｎｍである。ＮＯは、Ｎ２又はＮ２Ｏを形成することによりＳｉＮエッチングを促進し得る。
例６：パターン化ウェハ上のＦＮＯによるエッチング
図７は、ＦＮＯによる等方性エッチング後のパターン化ウェハのＳＥＭ像である。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、１００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３０分であった。上記条件下でのＦＮＯによるエッチング後、４．９５±０．５５ｎｍ／ｍｉｎの横方向ＳｉＮエッチング速度及び０．４７±０．３８ｎｍ／ｍｉｎの横方向ＳｉＯ２エッチング速度が得られた。したがって、横方向選択率は、１０．５±８．６であった。表２を参照すると、同条件下の平面選択率は、６３．７であった。
例７：増圧によるパターン化ウェハ上のＦＮＯによるエッチング
図８ａ及び図８ｂは、圧力増加を伴うＦＮＯによる等方性エッチング後のパターン化ウェハのＳＥＭ像である。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、４００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３０分であった。表３を参照すると、同条件下の横方向選択率は、１７７．９であった。しかし、これらの条件下において、パターン化ウェハ上のエッチングは、ＯＮＯＮ積層を崩壊させ、ａ－Ｃマスク層は、エッチングされた。加えて、下層もエッチングされた。
例８：様々な低減エッチング時間を伴うパターン化ウェハ上のＦＮＯによるエッチング
図９ａ～図９ｃは、様々な低減エッチング時間を伴うＦＮＯによる等方性エッチング後のパターン化ウェハのＳＥＭ像である。エッチング条件は、以下のとおりである：温度は、２５０℃であり；圧力は、４００Ｔｏｒｒであり；ＦＮＯ濃度は、Ｎ２中で１０容積％であり；エッチング時間は、３分～５分で様々であった。エッチング時間が３分（図９ａ）であった場合、横方向ＳｉＮエッチング速度は、約２２．４ｎｍ／ｍｉｎであり、エッチング量は、約６７．３ｎｍであった。エッチング時間が４分（図９ｂ）であった場合、横方向ＳｉＮエッチング速度は、約７２．１ｎｍ／ｍｉｎであり、エッチング量は、約２８８．３ｎｍであった。エッチング時間が５分（図９ｃ）であった場合、横方向ＳｉＮエッチング速度は、約６２．４ｎｍ／ｍｉｎであり、エッチング量は、約３１２ｎｍであった。エッチング速度及びエッチング量は、切断面が変われば変わり得る。４分のエッチ時間により、約７２．１ｎｍ／ｍｉｎの横方向ＳｉＮエッチング速度がＯＮＯＮパターン化ウェハにより得られた。ここで、ＯＮＯＮパターン化ウェハによるエッチング速度は、同条件下の表２に示す平坦ウェハによるものより高かった。
例９：パッシベーション処理
エッチング実験及び分析のためのＦＮＯパッシベーションラインは、図１０に示すように用意された。Ｎ２中の５容積％のＦＮＯがセットアップのためにガスキャビネットに接続された。＜１０－１ｍｂａの真空ラインがガスキャビネット内で最初に生成された。ＮＯ中の５容積％のＦＮＯがガスキャビネットに入力され、ガスキャビネットの圧力は、１時間にわたって０．０１ＭＰａに維持された。以下の工程では、ガスキャビネット内のガスが除去され、ＮＯ中の５容積％のＦＮＯが１時間にわたってその中の圧力を０．１５ＭＰａに維持するために再びガスキャビネット中に供給された。次に、ガスキャビネット内のガスが除去され、ＮＯ中の５容積％のＦＮＯが再びガスキャビネット中に供給された。以下の工程では、ＮＯ中の５容積％のＦＮＯがガスキャビネット中に供給され、次にガスキャビネットからまた除去された。毎回、ガスキャビネット内に供給されたＮＯ中の５容積％のＦＮＯによるガスキャビネットの圧力は、８時間にわたって増加及び維持された。４つの圧力（すなわち０．４０ＭＰａ、１．００ＭＰａ、２．００ＭＰａ、３．１６ＭＰａ）が８時間にわたってそれぞれ維持された。ガスは、２つの連続圧力間で除去され、次に、ガスキャビネットは、ＮＯ中の新鮮な５容積％のＦＮＯにより再充填された。圧力が１．００ＭＰａ、２．００ＭＰａ及び３．１６ＭＰａなどの高圧範囲に達すると、第２の圧力がガス流量調節器により調節され、０．５ＭＰａに維持された。３．１６ＭＰａにおいて８時間後、ガスキャビネットは、真空にされ浄化された。ガスキャビネット内のすべての元素は、金属抽出及びＩＣＰ－ＭＳにより試験され分析され、すべての元素は、検出器限界未満であった。内部リークは、見出されなかった。
本発明の実施形態が示され説明されたが、その修正形態は、本発明の趣旨及び範囲から逸脱することなく当業者によりなされ得る。本明細書に説明される実施形態は、例示的にすぎず、限定するものではない。組成及び方法の多くの変形形態及び修正形態が本発明の範囲内で可能である。したがって、保護の範囲は、本明細書に説明される実施形態に限定されず、その範囲が特許請求の範囲の主題のすべての均等物を含む、以下の特許請求の範囲によってのみ限定される。

Claims (13)

  1. 反応室内の基板上に形成された高アスペクト比（ＨＡＲ）開口の側壁上のシリコン含有層の少なくとも一部分を等方性エッチングする方法であって、前記ＨＡＲ開口は、ＳｉＯ ２ 層とＳｉＮ層との交互層の積層をプラズマエッチングすることによって形成され、前記方法は、
    ａ）フッ化ニトロシル（ＦＮＯ）、トリフルオロアミン酸化物（Ｆ３ＮＯ）、フッ化ニトリル（ＦＮＯ２）及びそれらの組み合わせからなる群から選択されるフッ素含有エッチングガスを前記反応室内に導入する工程と；
    ｂ）前記ＨＡＲ開口の前記側壁上の前記ＳｉＯ ２ 層間の凹部を生成するために、前記フッ素含有エッチングガスで前記ＳｉＯ ２ 層に対して前記ＳｉＮ層を選択的にエッチングすることにより、前記ＳｉＮ層の少なくとも一部分を除去する工程と
    を含む、方法。
  2. 前記フッ素含有エッチングガスと共に追加のガスを導入する工程をさらに含む、請求項１に記載の方法。
  3. 前記追加のガスは、Ｆ２、ＮＯ、Ｏ２、ＣＯＳ、ＣＯ２、ＣＯ、ＮＯ２、Ｎ２Ｏ、ＳＯ２、Ｏ３、Ｃｌ２、ＨＦ、Ｈ２及びＨＢｒからなる群から選択される、請求項２に記載の方法。
  4. 前記フッ素含有エッチングガスの濃度は、０．１容積％～２０容積％の範囲である、請求項３に記載の方法。
  5. 前記フッ素含有エッチングガスは、ＦＮＯである、請求項１に記載の方法。
  6. ｃ）不活性ガスで前記反応室を浄化する工程と；
    ｄ）ａ）～ｃ）を反復する工程と
    をさらに含む、請求項１に記載の方法。
  7. ｃ）不活性ガスで前記反応室を浄化する工程と；
    ｄ）活性化ガスを前記反応室内に導入する工程と；
    ｅ）前記不活性ガスで前記反応室を浄化する工程と；
    ｆ）ａ）～ｅ）を反復する工程と
    をさらに含む、請求項１に記載の方法。
  8. 前記活性化ガスは、Ａｒ、Ｋｒ、Ｘｅ、Ｎｅ、Ｈｅ及びＨ２からなる群から選択される、請求項７に記載の方法。
  9. ｃ）不活性ガスで前記反応室を浄化する工程と；
    ｄ）エッチングガスの混合物を前記反応室内に導入する工程と；
    ｅ）前記ＳｉＯ ２ 層の表面をエッチングから保護する工程と；
    ｆ）前記不活性ガスで前記反応室を浄化する工程と；
    ｇ）ａ）～ｆ）を反復する工程と
    をさらに含む、請求項１に記載の方法。
  10. 前記エッチングガスの混合物は、ＦＮＯ、ＦＮＯ及びＮＯの混合物又は過剰Ｆ２及びＮＯの混合物である、請求項９に記載の方法。
  11. 前記エッチング工程は、約－１９６℃～室温の範囲の温度で行われる、請求項１～１０のいずれか一項に記載の方法。
  12. 前記エッチング工程は、約室温～１０００℃の範囲の温度で行われる、請求項１～１０のいずれか一項に記載の方法。
  13. 反応室内の基板上に形成された高アスペクト比（ＨＡＲ）開口の側壁上のシリコン含有層の少なくとも一部分を等方性エッチングする方法であって、前記ＨＡＲ開口は、ＳｉＯ ２ 層とＳｉＮ層との交互層の積層をプラズマエッチングすることによって形成され、前記方法は、
    フッ化ニトロシル（ＦＮＯ）ガスを前記反応室内に導入する工程と；
    前記ＨＡＲ開口の前記側壁上の前記ＳｉＯ ２ 層間の凹部を生成するために、ＦＮＯガスで前記ＳｉＯ ２ 層に対して前記ＳｉＮ層を選択的にエッチングすることにより、前記ＳｉＮ層の少なくとも一部分を除去する工程と
    を含む、方法。
JP2020536025A 2017-12-29 2018-12-14 ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング Active JP7026237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/858,342 2017-12-29
US15/858,342 US10529581B2 (en) 2017-12-29 2017-12-29 SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications
PCT/US2018/065655 WO2019133292A1 (en) 2017-12-29 2018-12-14 Sin selective etch to sio2 with non-plasma dry process for 3d nand device applications

Publications (2)

Publication Number Publication Date
JP2021509538A JP2021509538A (ja) 2021-03-25
JP7026237B2 true JP7026237B2 (ja) 2022-02-25

Family

ID=67058965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020536025A Active JP7026237B2 (ja) 2017-12-29 2018-12-14 ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング

Country Status (6)

Country Link
US (1) US10529581B2 (ja)
JP (1) JP7026237B2 (ja)
KR (1) KR102459749B1 (ja)
CN (1) CN111512420B (ja)
TW (1) TWI744580B (ja)
WO (1) WO2019133292A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034979A (ko) * 2019-09-23 2021-03-31 주식회사 포스코 황산계 철 전기도금용액의 제2철 이온 제거 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200203127A1 (en) * 2018-12-20 2020-06-25 L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Systems and methods for storage and supply of f3no-free fno gases and f3no-free fno gas mixtures for semiconductor processes
US10790298B2 (en) * 2019-01-11 2020-09-29 Applied Materials, Inc. Methods and apparatus for three-dimensional NAND structure fabrication
US11384428B2 (en) * 2019-07-19 2022-07-12 Applied Materials, Inc. Carbon layer covered mask in 3D applications
KR20220098191A (ko) 2019-11-08 2022-07-11 어플라이드 머티어리얼스, 인코포레이티드 3d nand 게이트 스택 보강
CN113906541A (zh) * 2020-04-14 2022-01-07 昭和电工株式会社 蚀刻方法和半导体元件的制造方法
US20230395389A1 (en) 2020-10-22 2023-12-07 Resonac Corporation Etching method and method for producing semiconductor device
KR102594634B1 (ko) * 2020-12-09 2023-10-25 에스케이스페셜티 주식회사 실리콘 함유막의 에칭 방법 및 이를 포함한 반도체 디바이스의 제조방법
KR20220122260A (ko) * 2021-02-26 2022-09-02 에스케이스페셜티 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
KR20220126045A (ko) * 2021-03-08 2022-09-15 에스케이스페셜티 주식회사 실리콘 함유막의 다중 적층체의 식각 방법 및 이를 포함하는 반도체 디바이스의 제조방법
US20240153778A1 (en) * 2021-03-09 2024-05-09 Resonac Corporation Etching gas and etching method
US20220293430A1 (en) * 2021-03-12 2022-09-15 Applied Materials, Inc. Isotropic silicon nitride removal
US11380691B1 (en) * 2021-04-14 2022-07-05 Applied Materials, Inc. CMOS over array of 3-D DRAM device
WO2022244519A1 (ja) * 2021-05-20 2022-11-24 昭和電工株式会社 エッチング方法及び半導体素子の製造方法
US20230253212A1 (en) * 2022-02-08 2023-08-10 American Air Liquide, Inc. Method of running an etch process in higher selectivity to mask and polymer regime by using a cyclic etch process
WO2023157442A1 (ja) * 2022-02-16 2023-08-24 株式会社レゾナック エッチング方法
WO2023195422A1 (ja) * 2022-04-05 2023-10-12 株式会社レゾナック フッ素含有窒素化合物の保管方法
WO2023195421A1 (ja) * 2022-04-05 2023-10-12 株式会社レゾナック フッ素含有窒素化合物の保管方法
US20240055268A1 (en) * 2022-08-10 2024-02-15 Tokyo Electron Limited Substrate processing with selective etching
US20240128088A1 (en) * 2022-10-17 2024-04-18 Tokyo Electron Limited Selective gas phase etch of silicon germanium alloys
CN115557474B (zh) * 2022-10-28 2023-06-16 福建德尔科技股份有限公司 Fno2气体的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343026A (ja) 2003-03-14 2004-12-02 Research Institute Of Innovative Technology For The Earth Ｃｖｄ装置およびそれを用いたｃｖｄ装置のクリーニング方法
JP2005101583A (ja) 2003-08-29 2005-04-14 Toshiba Corp 成膜装置のクリーニング方法および成膜装置
JP2014236055A (ja) 2013-05-31 2014-12-15 東京エレクトロン株式会社 エッチング方法
WO2015115002A1 (ja) 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US20170178923A1 (en) 2016-12-30 2017-06-22 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3882040A (en) 1973-06-21 1975-05-06 Us Energy Silicon removal from incinerator ash by reaction with NOF.3HF
US4536252A (en) 1985-02-07 1985-08-20 The United States Of America As Represented By The Secretary Of The Army Laser-induced production of nitrosyl fluoride for etching of semiconductor surfaces
US5445712A (en) * 1992-03-25 1995-08-29 Sony Corporation Dry etching method
JP3109253B2 (ja) 1992-06-29 2000-11-13 ソニー株式会社 ドライエッチング方法
US5505816A (en) 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6318384B1 (en) 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
WO2002025713A1 (en) 2000-09-25 2002-03-28 Research Institute Of Innovative Technology For The Earth Gas compositions for cleaning the interiors of reactors as well as for etching films of silicon-containing compounds
US20050082002A1 (en) * 2003-08-29 2005-04-21 Yuusuke Sato Method of cleaning a film-forming apparatus and film-forming apparatus
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
US20080236482A1 (en) 2007-03-27 2008-10-02 Jun Sonobe Method for low temperature thermal cleaning
US20080236483A1 (en) 2007-03-27 2008-10-02 Jun Sonobe Method for low temperature thermal cleaning
US8308871B2 (en) 2008-11-26 2012-11-13 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Thermal cleaning gas production and supply system
JP5470149B2 (ja) 2010-04-23 2014-04-16 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびクリーニング方法
JP6001940B2 (ja) * 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
US8969212B2 (en) * 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343026A (ja) 2003-03-14 2004-12-02 Research Institute Of Innovative Technology For The Earth Ｃｖｄ装置およびそれを用いたｃｖｄ装置のクリーニング方法
JP2005101583A (ja) 2003-08-29 2005-04-14 Toshiba Corp 成膜装置のクリーニング方法および成膜装置
JP2014236055A (ja) 2013-05-31 2014-12-15 東京エレクトロン株式会社 エッチング方法
WO2015115002A1 (ja) 2014-01-29 2015-08-06 株式会社日立国際電気 微細パターンの形成方法、半導体装置の製造方法、基板処理装置及び記録媒体
US20170178923A1 (en) 2016-12-30 2017-06-22 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210034979A (ko) * 2019-09-23 2021-03-31 주식회사 포스코 황산계 철 전기도금용액의 제2철 이온 제거 방법
KR102297887B1 (ko) * 2019-09-23 2021-09-06 주식회사 포스코 황산계 철 전기도금용액의 제2철 이온 제거 방법

Also Published As

Publication number Publication date
TWI744580B (zh) 2021-11-01
TW201931468A (zh) 2019-08-01
KR102459749B1 (ko) 2022-10-26
CN111512420B (zh) 2023-09-12
US10529581B2 (en) 2020-01-07
US20190206696A1 (en) 2019-07-04
JP2021509538A (ja) 2021-03-25
KR20200090244A (ko) 2020-07-28
CN111512420A (zh) 2020-08-07
WO2019133292A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
JP7026237B2 (ja) ３Ｄ ＮＡＮＤデバイスアプリケーションのための非プラズマ乾式処理によるＳｉＯ２に対するＳｉＮ選択的エッチング
JP7470834B2 (ja) 半導体構造エッチング用ヨウ素含有化合物
JP7079872B2 (ja) 半導体構造物上に窒素含有化合物を堆積させる方法
JP6811284B2 (ja) ３ｄ ｎａｎｄフラッシュメモリの製造方法
US11075084B2 (en) Chemistries for etching multi-stacked layers
JP2023531687A (ja) 半導体構造エッチング用ヨウ素含有フルオロカーボン及びハイドロフルオロカーボン化合物
TWI838915B (zh) 使用含矽氫氟烴之蝕刻方法
TW202321513A (zh) 使用含矽氫氟烴之蝕刻方法
TW202331840A (zh) 用於蝕刻半導體結構的含氧和碘的氫氟烴化合物

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200626

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7026237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150