KR20230065334A - 에칭 방법 및 반도체소자의 제조 방법 - Google Patents

에칭 방법 및 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR20230065334A
KR20230065334A KR1020237012260A KR20237012260A KR20230065334A KR 20230065334 A KR20230065334 A KR 20230065334A KR 1020237012260 A KR1020237012260 A KR 1020237012260A KR 20237012260 A KR20237012260 A KR 20237012260A KR 20230065334 A KR20230065334 A KR 20230065334A
Authority
KR
South Korea
Prior art keywords
etching
etched
gas
chamber
less
Prior art date
Application number
KR1020237012260A
Other languages
English (en)
Inventor
준페이 이와사키
요스케 타니모토
카즈마 마츠이
Original Assignee
가부시끼가이샤 레조낙
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 레조낙 filed Critical 가부시끼가이샤 레조낙
Publication of KR20230065334A publication Critical patent/KR20230065334A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357Generation remote from the workpiece, e.g. down-stream
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3346Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

에칭 장치에 가해지는 대미지를 억제하면서, 에칭 대상물을 비에칭 대상물에 비해서 선택적으로 에칭한다. 에칭 방법은, 불화니트로실을 함유하는 에칭 가스를 플라즈마화한 것을 에칭 대상물과 비에칭 대상물을 갖는 피에칭 부재(9)에 접촉시켜, 비에칭 대상물에 비해서 에칭 대상물을 선택적으로 에칭하는 에칭 공정을 구비한다. 에칭 공정은, 피에칭 부재(9)를 수용하는 챔버(7) 내에서 행하고, 챔버(7)의 외부에 설치된 원격 플라즈마 발생 장치(16)를 플라즈마 발생원으로 한다. 에칭 가스 중 불화니트로실의 농도가 0.3체적% 이상, 에칭 공정의 온도 조건이 0℃ 이상 250℃ 이하, 압력 조건이 100Pa 이상 3kPa 이하이고, 에칭 대상물이 질화 규소를 갖는다.

Description

에칭 방법 및 반도체소자의 제조 방법
본 발명은 에칭 방법 및 반도체소자의 제조 방법에 관한 것이다.
질화 규소는, 플래시 메모리 등의 반도체 디바이스에 사용되는 재료이지만, 산화 규소 등의 다른 실리콘 재료로부터 에칭할 때에, 에칭 선택성(다른 실리콘 재료에 비해서 질화 규소를 선택적으로 에칭할 수 있는 성능) 및 에칭 속도가 낮다고 하는 문제를 갖고 있다.
이것들의 문제를 해결하는 에칭 방법으로서 드라이 에칭이 있고, 그 중에서도, 에칭 가스로서 불화니트로실(NOF)을 사용하는 드라이 에칭은, 산화 규소로부터 질화 규소를 에칭할 때의 에칭 선택성이 높다.
예를 들면 특허문헌 1에는, 에칭 가스로서 불화니트로실을 사용하는 드라이 에칭에 의해, 3D-NAND형 디바이스 용도의 반도체소자를 제조하는 방법이 개시되어 있다. 이 제조 방법에 있어서는, 에칭 가스로서 불화니트로실을 사용하는 드라이 에칭에 의해, 질화 규소막과 산화 규소막이 교대로 적층되어서 이루어지는 적층물의 질화 규소층에 대해서 수평 등방성 에칭을 행하고 있다.
미국 특허 제10529581호 명세서
그러나, 특허문헌 1에 개시된 드라이 에칭에서는, 온도 250∼400℃, 압력 100∼400Torr(13330∼53330Pa)라고 하는, 통상의 에칭 조건과 비해서 고온고압환경하에서 에칭을 행할 필요가 있기 때문에, 에칭 장치에 대미지를 줄 우려가 있었다.
본 발명은, 에칭 장치에 가해지는 대미지를 억제하면서, 질화 규소를 갖는 에칭 대상물을 비에칭 대상물에 비해서 선택적으로 에칭할 수 있는 에칭 방법 및 반도체소자의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서, 본 발명의 일양태는 이하의 [1]∼[8] 대로이다.
[1] 불화니트로실을 함유하는 에칭 가스를 플라즈마화한 것을, 상기 에칭 가스에 의한 에칭의 대상인 에칭 대상물과 상기 에칭 가스에 의한 에칭의 대상이 아닌 비에칭 대상물을 갖는 피에칭 부재에 접촉시켜, 상기 비에칭 대상물에 비해서 상기 에칭 대상물을 선택적으로 에칭하는 에칭 공정을 구비하고,
상기 에칭 공정은, 상기 피에칭 부재를 수용하는 챔버 내에서 행하고, 상기 챔버의 외부에 설치된 원격 플라즈마 발생 장치를 플라즈마 발생원으로 하고,
상기 에칭 가스 중의 상기 불화니트로실의 농도가 0.3체적% 이상이고, 상기 에칭 공정의 온도 조건이 0℃ 이상 250℃ 이하이고, 상기 에칭 공정의 압력 조건이 100Pa 이상 3kPa 이하이고,
상기 에칭 대상물이 질화 규소를 갖는 에칭 방법.
[2] [1]에 있어서,
상기 에칭 공정의 상기 원격 플라즈마 발생 장치의 소스 파워가 100W 이상 1kW 이하인 에칭 방법.
[3] [1] 또는 [2]에 있어서,
상기 비에칭 대상물이 산화 규소를 갖는 에칭 방법.
[4] [1] 내지 [3] 중 어느 한 항에 있어서,
상기 에칭 가스가 상기 불화니트로실과 희석 가스를 함유하는 혼합 가스이고, 상기 희석 가스가 질소 가스, 헬륨, 아르곤, 네온, 크립톤, 및 크세논으로부터 선택되는 적어도 일종이고, 상기 에칭 가스 중의 상기 희석 가스의 농도가 99.7체적% 이하인 에칭 방법.
[5] [1] 내지 [4] 중 어느 한 항에 있어서,
상기 에칭 공정의 온도 조건이 5℃ 이상 200℃ 이하인 에칭 방법.
[6] [1] 내지 [5] 중 어느 한 항에 있어서,
상기 에칭 공정의 압력 조건이 200Pa 이상 2kPa 이하인 에칭 방법.
[7] [1] 내지 [6] 중 어느 한 항에 있어서,
상기 에칭 공정의 상기 원격 플라즈마 발생 장치의 소스 파워가 200W 이상 900W 이하인 에칭 방법.
[8] [1] 내지 [7] 중 어느 한 항에 기재된 에칭 방법을 사용해서 반도체소자를 제조하는 반도체소자의 제조 방법으로서,
상기 피에칭 부재가 상기 에칭 대상물 및 상기 비에칭 대상물을 갖는 반도체 기판이고,
상기 반도체 기판으로부터 상기 에칭 대상물의 적어도 일부를 상기 에칭에 의해 제거하는 처리 공정을 구비하는 반도체소자의 제조 방법.
본 발명에 의하면, 에칭 장치에 가해지는 대미지를 억제하면서, 질화 규소를 갖는 에칭 대상물을 비에칭 대상물에 비해서 선택적으로 에칭할 수 있다.
도 1은 본 발명에 의한 에칭 방법의 일실시형태를 설명하는 에칭 장치의 일례의 개략도이다.
도 2는 실시예 1∼21 및 비교예 1∼7에서 사용한 피에칭 부재를 설명하는 도면이다.
도 3은 실시예 22∼24 및 비교예 8에서 사용한 피에칭 부재를 설명하는 도면이다.
본 발명의 일실시형태에 대해서 이하에 설명한다. 또한, 본 실시형태는 본 발명의 일례를 나타낸 것으로, 본 발명은 본 실시형태에 한정되는 것은 아니다. 또한, 본 실시형태에는 여러 가지의 변경 또는 개량을 추가하는 것이 가능하고, 그와 같은 변경 또는 개량을 추가한 형태도 본 발명에 포함될 수 있다.
본 실시형태에 의한 에칭 방법은, 불화니트로실을 함유하는 에칭 가스를 플라즈마화한 것을 에칭 가스에 의한 에칭의 대상인 에칭 대상물과 에칭 가스에 의한 에칭의 대상이 아닌 비에칭 대상물을 갖는 피에칭 부재에 접촉시켜, 비에칭 대상물에 비해서 에칭 대상물을 선택적으로 에칭하는 에칭 공정을 구비한다.
이 에칭 공정은, 피에칭 부재를 수용하는 챔버 내에서 행해진다. 또한, 에칭 가스를 플라즈마화하는 플라즈마 발생원으로서는, 챔버의 외부에 설치된 원격 플라즈마 발생 장치가 사용된다.
에칭 가스 중의 불화니트로실의 농도는 0.3체적% 이상이다. 또한, 에칭 공정의 온도 조건은 0℃ 이상 250℃ 이하이고, 에칭 공정의 압력 조건은 100Pa 이상 3kPa 이하이다. 또한, 에칭 대상물은 질화 규소를 갖는다. 에칭 공정의 원격 플라즈마 발생 장치의 소스 파워는 100W 이상 1kW 이하인 것이 바람직하다.
에칭 가스를 플라즈마화한 것을 피에칭 부재에 접촉시키면, 에칭 가스 중의 불화니트로실과 에칭 대상물 중의 질화 규소가 반응하기 때문에, 에칭 대상물의 에칭이 진행된다. 이것에 비해서, 비에칭 대상물은 불화니트로실과 거의 반응하지 않으므로, 비에칭 대상물의 에칭은 거의 진행되지 않는다. 따라서, 본 실시형태에 의한 에칭 방법에 의하면, 비에칭 대상물에 비해서 에칭 대상물을 선택적으로 에칭할 수 있다. 또한, 본 실시형태에 의한 에칭 방법에 의하면, 높은 에칭 속도로 질화 규소를 에칭할 수 있다.
또한, 원격 플라즈마 발생 장치를 사용해서 에칭 가스를 플라즈마화하고, 상기와 같은 저온저압환경하에서 에칭을 행함에 의해, 에칭 장치(예를 들면 챔버)에 가해지는 대미지를 억제하면서, 질화 규소를 갖는 에칭 대상물을 비에칭 대상물에 비해서 선택적으로 에칭할 수 있다.
또한, 본 발명에 있어서의 에칭이란, 피에칭 부재가 갖는 에칭 대상물의 일부 또는 전부를 제거해서 피에칭 부재를 소정의 형상(예를 들면 삼차원 형상)으로 가공하는 것(예를 들면, 피에칭 부재가 갖는 질화 규소로 이루어지는 막상의 에칭 대상물을 소정의 막 두께로 가공하는 것)을 의미함과 아울러, 에칭 대상물로 이루어지는 잔류물, 퇴적물을 피에칭 부재로부터 제거해서 클리닝하는 것 등을 의미한다.
본 실시형태에 의한 에칭 방법은, 반도체소자의 제조에 이용할 수 있다. 즉, 본 실시형태에 의한 반도체소자의 제조 방법은, 본 실시형태에 의한 에칭 방법을 사용해서 반도체소자를 제조하는 반도체소자의 제조 방법으로서, 피에칭 부재가 에칭 대상물 및 비에칭 대상물을 갖는 반도체 기판이고, 반도체 기판으로부터 에칭 대상물의 적어도 일부를 에칭에 의해 제거하는 처리 공정을 구비한다.
예를 들면, 본 실시형태에 의한 에칭 방법에서는, 산화 규소(예를 들면 SiO2)보다 질화 규소(예를 들면 Si3N4) 쪽이 신속하게 에칭이 진행된다. 이 특성을 이용함으로써, 본 실시형태에 의한 에칭 방법을, 3D-NAND형 플래시 메모리, 로직 디바이스 등의 반도체소자의 제조에 대해서 사용할 수 있다.
예를 들면, 산화 규소막과 질화 규소막이 교대로 적층되어서 이루어지는 적층물에, 적층 방향을 따라 연장 및 적층물을 관통하는 관통 구멍이 형성된 것(도 3을 참조)에 대해서, 본 실시형태에 의한 에칭 방법을 적용함으로써, 관통 구멍의 내면에 노출되는 질화 규소막이 선택적 및 등방적으로 에칭되기 때문에, 산화 규소막의 단부가 관통 구멍 내에 돌출된 구조를 형성할 수 있다. 이러한 구조를 갖는 구조체를 형성하는 프로세스는, 상기 구조체를 반도체소자의 구조체로서 이용할 수 있으므로, 3D-NAND형 플래시 메모리, 로직 디바이스 등의 반도체소자의 제조에 이용된다.
상기 구조를 에칭에 의해 형성하는 프로세스는, 종래는 인산 등을 함유하는 약액을 사용해서 행해져 왔지만, 약액을 사용하는 에칭보다 에칭 가스를 사용하는 에칭 쪽이 미세가공성이 뛰어나다. 그 때문에, 본 실시형태에 의한 에칭 방법에는, 반도체소자의 추가적인 미세화나 고집적화에 대한 공헌을 기대할 수 있다.
또한, 마찬가지로, 비에칭 대상물 자신을 반도체소자의 구조체로서 이용할 경우는, 비에칭 대상물로서, 불화니트로실과 실질적으로 반응하지 않는 재료 또는 불화니트로실과의 반응이 극히 느린 재료가 사용된다. 구체적으로는, 예를 들면, 산화 규소(예를 들면 SiO2)를 사용할 수 있다.
또한, 본 실시형태에 의한 에칭 방법은, 상술한 바와 같이, 클리닝에도 이용할 수 있다. 예를 들면, 질화 규소를 함유하는 재료로 이루어지는 막을 기판 상에 성막하는 공정이나, 기판 상에 형성된 질화 규소를 함유하는 재료의 막을 에칭하는 공정을 챔버 내에서 행한 후에, 챔버의 내면에 부착된 질화 규소를 함유하는 부착물을 본 실시형태에 의한 에칭 방법에 의해 제거해서 클리닝할 수 있다. 또한, 이러한 클리닝에 있어서는, 챔버가 본 발명의 구성요건인 피에칭 부재에 상당하고, 부착물이 본 발명의 구성요건인 에칭 대상물에 상당한다.
이하, 본 실시형태에 의한 에칭 방법 및 반도체소자의 제조 방법에 대해서, 더 상세하게 설명한다.
〔플라즈마 발생원〕
본 실시형태의 에칭은, 플라즈마 에칭에 의해 달성할 수 있다. 플라즈마 에칭에 있어서의 플라즈마 발생원의 종류는 특별히 한정되는 것은 아니고, 시판되어 있는 장치를 사용하면 좋다. 예를 들면, 유도 결합 플라즈마(ICP: Inductively Coupled Plasma), 용량 결합 플라즈마(CCP: Capacitively Coupled Plasma) 등의 고주파 방전 플라즈마나, 전자 사이클로트론 공명 플라즈마(ECRP: Electron Cyclotron Resonance Plasma) 등의 마이크로파 방전 플라즈마를 들 수 있다.
또한, 플라즈마는, 플라즈마 발생실과 피에칭 부재를 설치하는 챔버를 나누어서, 플라즈마 발생실에서 발생시킨다(즉, 원격 플라즈마를 사용한다.). 원격 플라즈마를 사용한 에칭에 의해, 질화 규소를 갖는 에칭 대상물을 높은 선택성으로 에칭할 수 있다. 또한, 플라즈마 발생원에 의해 챔버 밖에서 발생시킨 에칭 가스의 플라즈마에 의해, 에칭을 챔버 내에서 행하는 에칭 방법을 「원격 플라즈마 에칭」이라고 기재하는 경우도 있다.
에칭 공정에 있어서의 원격 플라즈마 발생 장치의 소스 파워는 100W 이상 1kW 이하인 것이 바람직하지만, 200W 이상 900W 이하인 것이 보다 바람직하고, 300W 이상 800W 이하인 것이 더 바람직하다.
〔에칭 가스〕
에칭 가스는, 불화니트로실을 함유하는 가스이지만, 불화니트로실만으로 이루어지는 가스여도 좋고, 불화니트로실과 타종의 가스를 함유하는 혼합 가스여도 좋다. 에칭 가스 중의 불화니트로실의 농도는, 0.3체적% 이상일 필요가 있지만, 0.5체적% 이상 50체적% 이하인 것이 바람직하고, 2체적% 이상 30체적% 이하인 것이 보다 바람직하다.
에칭 가스 중의 불화니트로실의 농도를 상기의 범위 내로 해서 플라즈마 에칭을 행하면, 질화 규소를 갖는 에칭 대상물을 비에칭 대상물에 비해서 선택적으로 에칭할 수 있다. 예를 들면, 비에칭 대상물의 에칭 속도에 대한 에칭 대상물의 에칭 속도의 비인 에칭 선택비가 15 이상이 되기 쉽다. 에칭 선택비는, 15 이상인 것이 바람직하고, 17 이상인 것이 보다 바람직하고, 20 이상인 것이 더 바람직하다.
에칭 가스를 불화니트로실의 가스와 함께 구성하는 타종의 가스로서, 불활성의 희석 가스를 사용할 수 있다. 즉, 에칭 가스를, 불화니트로실과 희석 가스를 함유하는 혼합 가스로 할 수 있다.
희석 가스로서는, 질소 가스(N2), 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 및 크세논(Xe)으로부터 선택되는 적어도 일종을 사용할 수 있다.
에칭 가스 중의 희석 가스의 농도는, 99.7체적% 이하일 필요가 있지만, 50체적% 이상 99.5체적% 이하인 것이 바람직하고, 70체적% 이상 98체적% 이하인 것이 보다 바람직하다.
〔에칭 공정의 압력 조건〕
본 실시형태에 의한 에칭 방법에 있어서의 에칭 공정의 압력 조건은, 100Pa 이상 3kPa 이하로 할 필요가 있지만, 200Pa 이상 2kPa 이하로 하는 것이 바람직하고, 300Pa 이상 1kPa 이하로 하는 것이 보다 바람직하다. 압력 조건이 상기의 범위 내이면, 플라즈마를 안정되게 발생시키기 쉽다.
예를 들면, 챔버 내에 피에칭 부재를 배치하고, 챔버에 에칭 가스를 유통시키면서 에칭을 행할 수 있지만, 에칭 가스의 유통 시의 챔버 내의 압력은 100Pa 이상 3kPa 이하로 한다. 에칭 가스의 유량은, 챔버의 크기나 챔버 내를 감압하는 배기 설비의 능력에 따라서, 챔버 내의 압력이 일정하게 유지되도록 적절히 설정하면 좋다.
〔에칭 공정의 온도 조건〕
본 실시형태에 의한 에칭 방법에 있어서의 에칭 공정의 온도 조건은, 0℃ 이상 250℃ 이하로 할 필요가 있지만, 5℃ 이상 200℃ 이하로 하는 것이 바람직하고, 10℃ 이상 150℃ 이하로 하는 것이 보다 바람직하다.
온도 조건이 상기의 범위 내이면, 불화니트로실이 기체상으로 존재할 수 있음과 아울러, 질화 규소의 에칭 속도가 보다 높아지기 쉽다. 여기에서, 온도 조건의 온도란, 피에칭 부재의 온도이지만, 에칭 장치의 챔버 내에 설치된, 피에칭 부재를 지지하는 스테이지의 온도를 사용할 수도 있다.
불화니트로실은, 250℃ 이하의 온도에서는, 산화 규소 등의 비에칭 대상물과 거의 반응하지 않는다. 그 때문에, 본 실시형태에 의한 에칭 방법에 의해 피에칭 부재를 에칭하면, 비에칭 대상물을 거의 에칭하지 않고 질화 규소를 갖는 에칭 대상물을 선택적으로 에칭할 수 있다. 따라서, 본 실시형태에 의한 에칭 방법은, 패터닝된 비에칭 대상물을 레지스트 또는 마스크로서 이용하고, 질화 규소를 갖는 에칭 대상물을 소정의 형상으로 가공하는 방법 등에 이용 가능하다.
또한, 에칭 대상물 및 비에칭 대상물의 온도가 150℃ 이하이면, 에칭 선택성이 높아지기 쉽다. 예를 들면, 비에칭 대상물의 에칭 속도에 대한 질화 규소를 갖는 에칭 대상물의 에칭 속도의 비인 에칭 선택비가 15 이상이 되기 쉽다.
〔피에칭 부재〕
본 실시형태에 의한 에칭 방법에 의해 에칭하는 피에칭 부재는, 에칭 대상물과 비에칭 대상물을 갖지만, 에칭 대상물로 형성되어 있는 부분과 비에칭 대상물로 형성되어 있는 부분을 갖는 부재여도 좋고, 에칭 대상물과 비에칭 대상물의 혼합물로 형성되어 있는 부재여도 좋다. 또한, 피에칭 부재는, 에칭 대상물, 비에칭 대상물 이외의 것을 갖고 있어도 좋다.
또한, 피에칭 부재의 형상은 특별히 한정되는 것은 아니고, 예를 들면, 판상, 박상(箔狀), 막상, 분말상, 괴상(塊狀)이어도 좋다. 피에칭 부재의 예로서는, 상술한 반도체 기판을 들 수 있다.
〔에칭 대상물〕
에칭 대상물은 질화 규소를 갖지만, 질화 규소만으로 형성되어 있는 것이어도 좋고, 질화 규소만으로 형성되어 있는 부분과 다른 재질로 형성되어 있는 부분을 갖는 것이어도 좋고, 질화 규소와 다른 재질의 혼합물로 형성되어 있는 것이어도 좋다.
질화 규소란, 규소 및 질소를 임의의 비율로 갖는 화합물을 가리키고, 예로서는 Si3N4를 들 수 있다. 질화 규소의 순도는 특별히 한정되지 않지만, 바람직하게는 30질량% 이상, 보다 바람직하게는 60질량% 이상, 더 바람직하게는 90질량% 이상이다.
또한, 에칭 대상물의 형상은, 특별히 한정되는 것은 아니고, 예를 들면, 판상, 박상, 막상, 분말상, 괴상이어도 좋다.
〔비에칭 대상물〕
비에칭 대상물은, 불화니트로실과 실질적으로 반응하지 않거나, 또는, 불화니트로실과의 반응이 극히 느리기 때문에, 본 실시형태에 의한 에칭 방법에 의해 에칭을 행해도, 에칭이 거의 진행되지 않는 것이다. 비에칭 대상물은, 상기와 같은 성질을 갖는다면 특별히 한정되는 것은 아니지만, 예를 들면, 산화 규소를 들 수 있다.
또한, 비에칭 대상물은, 에칭 가스에 의한 에칭 대상물의 에칭을 억제하기 위한 레지스트 또는 마스크로서 사용할 수 있다. 따라서, 본 실시형태에 의한 에칭 방법은, 패터닝된 비에칭 대상물을 레지스트 또는 마스크로서 이용하고, 에칭 대상물을 소정의 형상으로 가공하는(예를 들면, 피에칭 부재가 갖는 막상의 에칭 대상물을 소정의 막 두께로 가공하는) 등의 방법에 이용할 수 있으므로, 반도체소자의 제조에 대해서 적합하게 사용 가능하다. 또한, 비에칭 대상물이 거의 에칭되지 않으므로, 반도체소자 중 원래 에칭되지 않아야 하는 부분이 에칭되는 것을 억제할 수 있어, 에칭에 의해 반도체소자의 특성이 사라지는 것을 방지할 수 있다.
또한, 패터닝 후에 남은 비에칭 대상물은, 반도체소자 제조 공정에서 일반적으로 사용되는 제거 방법에 의해 제거 가능하다. 예를 들면, 산소 플라즈마나 오존 등의 산화성 가스에 의한 애싱이나, APM(암모니아수와 과산화수소수의 혼합액), SPM(황산과 과산화수소수의 혼합액)이나 유기용제 등의 약액을 사용하는 용해 제거를 들 수 있다.
다음으로, 도 1을 참조하면서, 본 실시형태에 의한 에칭 방법을 실시 가능한 에칭 장치의 구성의 일례와, 상기 에칭 장치를 사용한 에칭 방법의 일례를 설명한다. 도 1의 에칭 장치는, 원격 플라즈마 에칭을 행하는 원격 플라즈마 에칭 장치이다. 우선, 도 1의 에칭 장치에 대해서 설명한다.
도 1의 에칭 장치는, 내부에서 에칭이 행해지는 챔버(7)와, 플라즈마 발생원인 원격 플라즈마 발생 장치(16)와, 에칭하는 피에칭 부재(9)를 챔버(7)의 내부에 지지하는 스테이지(8)와, 피에칭 부재(9)의 온도를 측정하는 온도계(11)와, 챔버(7) 내부의 가스를 배출하기 위한 배기용 배관(10)과, 배기용 배관(10)에 설치되어 챔버(7)의 내부를 감압하는 진공 펌프(12)와, 챔버(7) 내부의 압력을 측정하는 압력계(13)를 구비하고 있다.
또한, 도 1의 에칭 장치는, 챔버(7)의 내부에 에칭 가스를 공급하는 에칭 가스 공급부를 구비하고 있다. 이 에칭 가스 공급부는, 불화니트로실의 가스를 공급하는 불화니트로실 가스 공급부(1)와, 희가스를 공급하는 희가스 공급부(2)와, 불화니트로실 가스 공급부(1)와 챔버(7)를 접속하는 불화니트로실 가스 공급용 배관(5)과, 불화니트로실 가스 공급용 배관(5)의 중간부에 희가스 공급부(2)를 접속하는 희가스 공급용 배관(6)을 갖고 있다.
또한, 도 1의 에칭 장치는, 챔버(7)의 외부에 원격 플라즈마 발생 장치(16)를 갖고 있다. 상술하면, 도 1의 에칭 장치는, 불화니트로실 가스 공급용 배관(5)에 있어서의 희가스 공급용 배관(6)과의 접속부와 챔버(7) 사이의 위치에, 원격 플라즈마 발생 장치(16)를 갖고 있다.
또한, 불화니트로실 가스 공급용 배관(5)에는, 불화니트로실의 가스의 압력을 제어하는 불화니트로실 가스 압력 제어 장치(14)와, 불화니트로실의 가스의 유량을 제어하는 불화니트로실 가스 유량 제어 장치(3)가 설치되어 있다. 또한, 희가스 공급용 배관(6)에는, 희가스의 압력을 제어하는 희가스 압력 제어 장치(15)와, 희가스의 유량을 제어하는 희가스 유량 제어 장치(4)가 설치되어 있다.
그리고, 에칭 가스로서 불화니트로실의 가스를 챔버(7)에 공급할 경우에는, 불화니트로실 가스 공급부(1)로부터 불화니트로실 가스 공급용 배관(5)에 불화니트로실의 가스를 보냄으로써, 불화니트로실 가스 공급용 배관(5)을 개재해서 불화니트로실의 가스가 원격 플라즈마 발생 장치(16)에 공급되도록 되어 있다.
또한, 에칭 가스로서 불화니트로실의 가스 및 희가스의 혼합 가스를 공급할 경우에는, 불화니트로실 가스 공급부(1)로부터 불화니트로실 가스 공급용 배관(5)에 불화니트로실의 가스를 보냄과 아울러, 희가스 공급부(2)로부터 불화니트로실 가스 공급용 배관(5)에 희가스 공급용 배관(6)을 개재해서 희가스를 보냄으로써, 불화니트로실 가스 공급용 배관(5)을 개재해서 혼합 가스가 원격 플라즈마 발생 장치(16)에 공급되도록 되어 있다.
그리고, 불화니트로실의 가스 또는 혼합 가스는 원격 플라즈마 발생 장치(16)에 있어서 플라즈마화되어, 챔버(7)의 내부에 공급되도록 되어 있다. 또한, 원격 플라즈마 발생 장치(16)와 챔버(7)는 직결되어 있어도 좋고, 배관으로 접속되어 있어도 좋다.
불화니트로실 가스 공급부(1) 및 희가스 공급부(2)의 구성은 특별히 한정되는 것은 아니고, 예를 들면, 봄베나 실린더 등이어도 좋다. 또한, 불화니트로실 가스 유량 제어 장치(3) 및 희가스 유량 제어 장치(4)로서는, 예를 들면, 매스 플로우 컨트롤러나 플로우 미터 등을 이용할 수 있다.
에칭 가스를 챔버(7)로 공급할 때는, 에칭 가스의 압력(즉, 도 1에 있어서의 불화니트로실 가스 압력 제어 장치(14)의 값)을 소정값으로 유지하면서 공급하는 것이 바람직하다. 즉, 에칭 가스의 공급 압력은, 1Pa 이상 0.2MPa 이하인 것이 바람직하고, 10Pa 이상 0.1MPa 이하인 것이 보다 바람직하고, 50Pa 이상 50kPa 이하인 것이 더 바람직하다. 에칭 가스의 공급 압력이 상기 범위 내이면, 챔버(7)로의 에칭 가스의 공급이 원활하게 행해짐과 아울러, 도 1의 에칭 장치가 갖는 부품(예를 들면, 상기 각종 장치나 상기 배관)에 대한 부하가 작다.
또한, 챔버(7) 내에 공급된 에칭 가스의 압력은, 피에칭 부재(9)의 표면을 균일하게 에칭한다고 하는 관점에서, 1Pa 이상 80kPa 이하인 것이 바람직하고, 10Pa 이상 50kPa 이하인 것이 보다 바람직하고, 100Pa 이상 20kPa 이하인 것이 더 바람직하다. 챔버(7) 내의 에칭 가스의 압력이 상기 범위 내이면, 충분한 에칭 속도를 얻을 수 있음과 아울러, 에칭 선택비가 높아지기 쉽다.
에칭 가스를 공급하기 이전의 챔버(7) 내의 압력은, 에칭 가스의 공급 압력 이하, 또는, 에칭 가스의 공급 압력보다 저압이면 특별히 한정되는 것은 아니지만, 예를 들면, 10-5Pa 이상 10kPa 미만인 것이 바람직하고, 1Pa 이상 2kPa 이하인 것이 보다 바람직하다.
에칭 가스의 공급 압력과, 에칭 가스를 공급하기 이전의 챔버(7) 내의 압력의 차압(差壓)은, 0.5MPa 이하인 것이 바람직하고, 0.3MPa 이하인 것이 보다 바람직하고, 0.1MPa 이하인 것이 더 바람직하다. 차압이 상기 범위 내이면, 챔버(7)로의 에칭 가스의 공급이 원활하게 행해지기 쉽다.
에칭 가스를 챔버(7)로 공급할 때는, 에칭 가스의 온도를 소정값으로 유지하면서 공급하는 것이 바람직하다. 즉, 에칭 가스의 공급 온도는, 0℃ 이상 150℃ 이하인 것이 바람직하다.
에칭을 행할 때의 피에칭 부재(9)의 온도는, 0℃ 이상 250℃ 이하로 할 필요가 있지만, 5℃ 이상 200℃ 이하로 하는 것이 바람직하고, 10℃ 이상 150℃ 이하로 하는 것이 보다 바람직하다. 이 온도 범위 내이면, 피에칭 부재(9)가 갖는 에칭 대상물(특히 질화 규소)의 에칭이 원활하게 진행됨과 아울러, 에칭 장치에 대한 부하가 작고, 에칭 장치의 수명이 길어지기 쉽다.
에칭의 처리 시간(이하, 「에칭 시간」이라고 기재하는 경우도 있다.)은, 피에칭 부재(9)가 갖는 에칭 대상물을 어느 정도 에칭하고 싶은지에 따라 임의로 설정할 수 있지만, 반도체소자 제조 프로세스의 생산 효율을 고려하면, 60분 이내인 것이 바람직하고, 40분 이내인 것이 보다 바람직하고, 20분 이내인 것이 더 바람직하다. 또한, 에칭의 처리 시간이란, 챔버(7)의 내부에 있어서, 플라즈마화한 에칭 가스를 피에칭 부재(9)에 접촉시키고 있는 시간을 가리킨다.
본 실시형태에 의한 에칭 방법은, 도 1의 에칭 장치와 같은, 반도체소자 제조 공정에 사용되는 일반적인 플라즈마 에칭 장치를 사용해서 행할 수 있고, 사용가능한 에칭 장치의 구성은 특별히 한정되지 않는다.
예를 들면, 불화니트로실 가스 공급용 배관(5)과 피에칭 부재(9)의 위치 관계는, 에칭 가스를 피에칭 부재(9)에 접촉시킬 수 있으면, 특별히 한정되지 않는다. 또한, 챔버(7)의 온도조절 기구의 구성에 대해서도, 피에칭 부재(9)의 온도를 임의의 온도로 조절할 수 있으면 좋으므로, 스테이지(8) 상에 온도조절 기구를 직접 구비하는 구성이어도 좋고, 외장형의 온도조절기로 챔버(7)의 외측으로부터 챔버(7)에 가온 또는 냉각을 행해도 좋다.
또한, 도 1의 에칭 장치의 재질은, 불화니트로실에 대한 내부식성을 갖고, 또한, 소정의 압력으로 감압시킬 수 있는 것이면 특별히 한정되지 않는다. 예를 들면, 에칭 가스에 접촉하는 부분에는, 스테인리스강 등의 금속이나, 알루미나 등의 세라믹이나, 불소 수지 등을 사용할 수 있다.
불소 수지로서는, 예를 들면, 폴리테트라플루오로에틸렌(PTFE), 폴리클로로트리플루오로에틸렌(PCTFE), 4불화에틸렌·퍼플루오로알콕시에틸렌 공중합체(PFA), 폴리불화비닐리덴(PVDF), 테프론(등록상표), 바이톤(등록상표), 칼레츠(등록상표) 등을 들 수 있다.
(실시예)
이하에 실시예 및 비교예를 나타내어, 본 발명을 보다 상세하게 설명한다.
(실시예 1)
도 1의 에칭 장치와 대략 같은 구성을 갖는 에칭 장치를 사용해서, 피에칭 부재의 에칭을 행했다. 실시예 1에 있어서 사용한 피에칭 부재에 대해서, 도 2를 참조하면서 설명한다.
1변 2인치의 정방형상의 실리콘 기판(21) 상에 막 두께 1㎛의 질화 규소막(22)을 성막한 것(세이렌KST 가부시키가이샤제)을 준비하고, 그 질화 규소막(22) 상에, 치수 1인치×2인치의 장방형상의 이산화 규소 기판(23)을 그리스(다이킨고교 가부시키가이샤제의 뎀넘 그리스 L-200)를 사용해서 접착하고, 이렇게 하여 제작한 적층물을 피에칭 부재로 했다. 이산화 규소 기판(23)은, 도 2에 나타내는 바와 같이, 질화 규소막(22)의 대략 절반 부분을 덮도록 접착했다. 또한, 질화 규소막(22)이 에칭 대상물이고, 비에칭 대상물인 이산화 규소 기판(23)을 레지스트로서 사용하고 있다.
또한, 상기 피에칭 부재에 있어서, 에칭 대상물인 질화 규소막(22)을 비에칭 대상물인 이산화 규소의 막으로 바꿔 놓은 대비용 적층물을 제작했다.
상기 피에칭 부재와 대비용 적층물을 에칭 장치의 챔버 내부의 스테이지 상에 늘어놓아서 적재하고, 스테이지의 온도를 20℃로 했다.
그 다음에, 유량 30mL/min의 불화니트로실의 가스와 유량 970mL/min의 아르곤을 혼합해서 혼합 가스로 하고, 이 혼합 가스를 에칭 가스로 했다. 그리고, 이 에칭 가스를 챔버의 내부에 유량 1000mL/min으로 공급하고, 3분간 유통시켜서 원격 플라즈마 에칭을 행했다. 에칭 가스 유통 시의 챔버 내부의 압력은 500Pa로 했다. 또한, 원격 플라즈마 발생 장치로서, 니폰MKS 가부시키가이샤제의 인텔리전트 리모트 플라즈마 소스 ASTRON Paragon(등록상표)을 사용하고, 소스 파워는 400W로 했다. 이것에 의해, 상기 피에칭 부재의 질화 규소막(22) 중 이산화 규소 기판(23)에 덮여져 있지 않은 노출 부분이 에칭되었다. 에칭 가스의 유통이 종료되면, 챔버의 내부를 아르곤으로 치환했다.
에칭이 종료되면 챔버를 개방해서 피에칭 부재를 꺼내고, 꺼낸 피에칭 부재로부터 이산화 규소 기판(23)을 떼고, 접착면을 에탄올로 세정해서 그리스를 제거했다. 그리고, 가부시키가이샤 키엔스제의 원자간력 현미경 VN-8010을 사용해서, 이산화 규소 기판(23)에 덮여져 있어서 에칭되지 않은 질화 규소막(22)의 커버면(22a)과, 이산화 규소 기판(23)에 덮여져 있지 않아 에칭된 질화 규소막(22)의 에칭면(22b)의 단차의 크기를 측정했다. 측정된 단차의 크기(nm)를 에칭 시간(min)으로 나눔으로써, 질화 규소의 에칭 속도(nm/min)를 산출했다. 결과를 표 1에 나타낸다.
또한, 대비용 적층물에 대해서도 피에칭 부재와 같은 조작을 행하고, 단차의 크기(nm)를 에칭 시간(min)으로 나눔으로써, 이산화 규소의 에칭 속도(nm/min)를 산출했다. 또한, 질화 규소의 에칭 속도에 대한 이산화 규소의 에칭 속도의 비(에칭 선택비)를 산출했다. 결과를 표 1에 나타낸다.
또한, 원자간력 현미경에 의한 단차의 크기의 측정 조건은, 이하 대로이다.
측정 압력: 대기압(101.3kPa)
측정 온도: 28℃
측정 분위기: 대기 중
주사 범위: 폭 80.0㎛, 높이 20.0㎛, 각도 0°
또한, 상기 피에칭 부재의 에칭을 행했을 때에 에칭 장치의 챔버에 가해진 대미지에 대해서도, 평가를 행했다. 대미지의 평가는, 에칭 종료 후의 챔버 내부의 변색을 눈으로 보아서 판정함으로써 행했다. 즉, 챔버 내부에 변색이 보이지 않았을 경우는 「A」, 챔버 내부의 일부에 변색이 보였을 경우는 「B」, 챔버 내부의 전체에 변색이 보였을 경우는 「C」로 판정했다. 결과를 표 1에 나타낸다.
Figure pct00001
(실시예 2∼21 및 비교예 1∼4, 6, 7)
에칭 대상물을 질화 규소막으로 하고, 비에칭 대상물을 이산화 규소로 함과 아울러, 에칭의 조건(에칭 가스의 조성 및 유량, 스테이지의 온도, 챔버 내의 압력, 원격 플라즈마 발생 장치의 소스 파워)을 표 1에 나타내는 대로 하고, 실시예 1과 마찬가지로 원격 플라즈마 에칭을 행했다. 그리고, 에칭 대상물, 비에칭 대상물의 에칭 속도를 각각 산출하고, 그 수치로부터 에칭 선택비를 산출했다. 또한, 에칭 장치의 챔버에 가해진 대미지에 대해서도, 실시예 1과 마찬가지로 평가를 행했다. 결과를 표 1에 나타낸다.
(비교예 5)
원격 플라즈마 발생 장치의 소스 파워를 0W로 한 점(즉, 플라즈마를 발생시키지 않았다)과, 에칭 시간을 30분간으로 한 점 이외는, 실시예 1과 마찬가지로 하고, 에칭을 행했다. 그리고, 에칭 대상물, 비에칭 대상물의 에칭 속도를 각각 산출하고, 그 수치로부터 에칭 선택비를 산출했다. 또한, 에칭 장치의 챔버에 가해진 대미지에 대해서도, 실시예 1과 마찬가지로 평가를 행했다. 결과를 표 1에 나타낸다.
(실시예 22)
실시예 22에 있어서 사용한 피에칭 부재에 대해서, 도 3을 참조하면서 설명한다. 도 3의 피에칭 부재는, 실리콘 기판(31) 상에 막 두께 35nm의 질화 규소막(32)과 막 두께 35nm의 산화 규소막(33)이 교대로 30층씩 적층된 구조를 갖고 있다(도 3에 있어서는, 편의상, 교대로 5층씩 적층된 구조를 나타내고 있다.). 여기에서, 질화 규소막(32)이 에칭 대상물이고, 산화 규소막(33)이 비에칭 대상물이다. 또한, 도 3의 피에칭 부재는, 30층의 질화 규소막(32)과 30층의 산화 규소막(33)을 적층 방향으로 관통하는 직경 100nm의 관통 구멍(34)을 갖고 있다.
이 피에칭 부재를, 도 1의 에칭 장치와 대략 같은 구성을 갖는 에칭 장치의 스테이지 상에 적재하고, 스테이지의 온도를 20℃로 했다. 그 다음에, 유량 30mL/min의 불화니트로실 가스와 유량 970mL/min의 아르곤을 혼합해서 혼합 가스로 하고, 이 혼합 가스를 에칭 가스로 했다. 그리고, 이 에칭 가스를 원격 플라즈마에 의해 플라즈마화한 것을 챔버의 내부에 공급하고, 3분간 유통시켜서 원격 플라즈마 에칭을 행했다. 원격 플라즈마 발생 장치의 소스 파워는 200W로 했다. 또한, 에칭 가스 유통 시의 챔버 내부의 압력은 500Pa로 했다. 에칭 가스의 유통이 종료되면, 챔버의 내부를 아르곤으로 치환했다.
챔버를 개방해서 피에칭 부재를 꺼냈다. 에칭된 피에칭 부재는, 질화 규소막(32) 중 관통 구멍(34)의 내면에 노출되는 부분이 에칭되고, 특히 산화 규소막(33)에 비해서 질화 규소막(32)이 우선적으로 에칭되므로, 관통 구멍(34) 내면의 일부가 지름 방향 바깥쪽으로 넓어져 있었다.
산화 규소막(33) 중 관통 구멍(34)의 내면에 노출되는 부분은, 질화 규소막(32)에 비해서 에칭되기 어렵고, 거의 에칭되지 않기 때문에, 산화 규소막(33)의 단부가 관통 구멍(34) 내에 돌출된 구조가 형성되어 있었다.
꺼낸 피에칭 부재를 절단하고, 30층의 질화 규소막(32)의 단면을 주사형 전자 현미경에 의해 분석했다. 상술하면, 30층의 질화 규소막(32) 각각에 대해서, 질화 규소막(32) 중 관통 구멍(34)의 내면에 노출되는 부분과, 산화 규소막(33) 중 관통 구멍(34)의 내면에 노출되는 부분 사이의 지름 방향 거리를 측정했다.
즉, 에칭에 의해 관통 구멍(34)의 내면이 지름 방향 바깥쪽으로 넓어져서 관통 구멍(34)의 반경이 커지지만, 그 반경의 차분을 측정했다. 그리고, 그것을 에칭 시간으로 나눔으로써, 산화 규소에 대한 질화 규소의 상대적인 에칭 속도를 산출했다. 또한, 산화 규소의 에칭 속도는, 에칭 전후의 관통 구멍(34)의 직경을 비교함으로써 산출했지만, 직경의 변화는 거의 보여지지 않았다.
그리고, 30층의 질화 규소막(32) 및 산화 규소막(33)의 에칭 속도의 평균치 및 표준편차를 산출하고, 질화 규소막(32)의 면내 방향(질화 규소막(32)의 표면에 평행한 방향)의 상대적인 에칭 속도가 질화 규소막(32)의 적층 방향 위치에 따라 변화하는지 아닌지, 상대적인 에칭 속도의 균일성을 평가했다. 결과를 표 2에 나타낸다.
또한, 에칭 장치의 챔버에 가해진 대미지에 대해서도, 실시예 1과 마찬가지로 평가를 행했다. 결과를 표 2에 나타낸다.
Figure pct00002
(실시예 23, 24)
플라즈마 발생 장치의 소스 파워를 표 2에 나타내는 대로 하고, 실시예 22와 마찬가지로 플라즈마 에칭을 행했다. 그리고, 실시예 22와 마찬가지로, 산화 규소에 대한 질화 규소의 상대적인 에칭 속도를 산출하고, 각 에칭 속도의 평균치 및 표준편차를 산출했다. 또한, 에칭 장치의 챔버에 가해진 대미지에 대해서도, 실시예 1과 마찬가지로 평가를 행했다. 결과를 표 2에 나타낸다.
(비교예 8)
에칭의 조건(스테이지의 온도, 챔버 내의 압력, 원격 플라즈마 발생 장치의 소스 파워)을 표 2에 나타내는 대로 하고, 실시예 22와 마찬가지로 플라즈마 에칭을 행했다. 그리고, 실시예 22와 마찬가지로, 산화 규소에 대한 질화 규소의 상대적인 에칭 속도를 산출하고, 각 에칭 속도의 평균치 및 표준편차를 산출했다. 또한, 에칭 장치의 챔버에 가해진 대미지에 대해서도, 실시예 1과 마찬가지로 평가를 행했다. 결과를 표 2에 나타낸다.
실시예 1∼7 및 비교예 1의 결과로부터, 스테이지의 온도를 높게 하면, 에칭 대상물인 질화 규소 및 비에칭 대상물인 산화 규소의 에칭 속도가 향상되는 것을 알 수 있다. 스테이지의 온도가 300℃인 비교예 1에서는, 챔버 내부의 대미지가 확인되었다.
실시예 8∼11 및 비교예 2의 결과로부터, 에칭 가스 중 불화니트로실의 농도에, 질화 규소의 에칭 속도가 극대가 되는 포인트가 존재하는 것이 시사되었다. 마찬가지로, 산화 규소의 에칭 속도에 대해서도, 극대가 되는 포인트가 존재하는 것이 시사되었다.
실시예 12∼15 및 비교예 3의 결과로부터, 질화 규소에 대해서는, 소스 파워의 증대에 따라서 에칭 속도가 높아지는 것을 알 수 있다. 한편, 산화 규소에 대해서는, 소스 파워의 증대에 따라서 에칭 속도가 낮아지는 것을 알 수 있다. 또한, 소스 파워가 1200W인 비교예 3에서는, 챔버 내부의 대미지가 확인되었다.
실시예 16∼21 및 비교예 4의 결과로부터, 챔버 내의 압력에, 질화 규소의 에칭 속도가 극대가 되는 포인트가 존재하는 것이 시사되었다. 마찬가지로, 산화 규소의 에칭 속도에 대해서도, 극대가 되는 포인트가 존재하는 것이 시사되었다.
비교예 5의 결과로부터, 플라즈마를 발생시키지 않는 조건에서 스테이지의 온도가 20℃일 경우는, 질화 규소가 에칭되지 않는 것을 알 수 있다.
또한, 비교예 6, 7의 결과로부터, 플라즈마를 발생시키지 않는 조건에서는, 스테이지의 온도 및 챔버 내의 압력을 조정해도, 에칭 가스 중 불화니트로실의 농도가 동일 조건인 실시예와 비해서, 에칭 속도가 떨어지는 것을 알 수 있다. 또한, 이것들의 플라즈마를 발생시키지 않는 조건에서는, 챔버 내부의 대미지가 확인되었다.
실시예 22∼24의 결과로부터, 질화 규소 및 산화 규소의 적층막에 대해서 에칭을 행하면, 질화 규소의 층을 선택적으로 에칭할 수 있는 것을 알 수 있다.
질화 규소의 에칭 속도의 평균치에 대한 에칭 속도의 표준편차의 비는, 약 6∼9%이기 때문에, 질화 규소막(32)의 적층 방향 위치에 관계없이, 30층의 질화 규소막(32)의 에칭이 거의 균일하게 진행되고 있는 것을 알 수 있었다.
이것에 대하여, 산화 규소의 에칭 속도는 어느 조건에 있어서도 질화 규소의 에칭 속도보다 작았다. 또한, 산화 규소의 에칭 속도의 표준편차는 어느 조건에 있어서도 0.5 미만이었다.
1: 불화니트로실 가스 공급부
2: 희가스 공급부
3: 불화니트로실 가스 유량 제어 장치
4: 희가스 유량 제어 장치
5: 불화니트로실 가스 공급용 배관
6: 희가스 공급용 배관
7: 챔버
8: 스테이지
9: 피에칭 부재
10: 배기용 배관
11: 온도계
12: 진공 펌프
13: 압력계
14: 불화니트로실 가스 압력 제어 장치
15: 희가스 압력 제어 장치
16: 원격 플라즈마 발생 장치
21: 실리콘 기판
22: 질화 규소막
23: 이산화 규소 기판
31: 실리콘 기판
32: 질화 규소막
33: 산화 규소막
34: 관통 구멍

Claims (8)

  1. 불화니트로실을 함유하는 에칭 가스를 플라즈마화한 것을, 상기 에칭 가스에 의한 에칭의 대상인 에칭 대상물과 상기 에칭 가스에 의한 에칭의 대상이 아닌 비에칭 대상물을 갖는 피에칭 부재에 접촉시켜, 상기 비에칭 대상물에 비해서 상기 에칭 대상물을 선택적으로 에칭하는 에칭 공정을 구비하고,
    상기 에칭 공정은, 상기 피에칭 부재를 수용하는 챔버 내에서 행하고, 상기 챔버의 외부에 설치된 원격 플라즈마 발생 장치를 플라즈마 발생원으로 하고,
    상기 에칭 가스 중 상기 불화니트로실의 농도가 0.3체적% 이상이고, 상기 에칭 공정의 온도 조건이 0℃ 이상 250℃ 이하이고, 상기 에칭 공정의 압력 조건이 100Pa 이상 3kPa 이하이고,
    상기 에칭 대상물이 질화 규소를 갖는 에칭 방법.
  2. 제 1 항에 있어서,
    상기 에칭 공정의 상기 원격 플라즈마 발생 장치의 소스 파워가 100W 이상 1kW 이하인 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 비에칭 대상물이 산화 규소를 갖는 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 에칭 가스가, 상기 불화니트로실과 희석 가스를 함유하는 혼합 가스이고, 상기 희석 가스가, 질소 가스, 헬륨, 아르곤, 네온, 크립톤, 및 크세논으로부터 선택되는 적어도 일종이고, 상기 에칭 가스 중 상기 희석 가스의 농도가 99.7체적% 이하인 에칭 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 에칭 공정의 온도 조건이 5℃ 이상 200℃ 이하인 에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에칭 공정의 압력 조건이 200Pa 이상 2kPa 이하인 에칭 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 에칭 공정의 상기 원격 플라즈마 발생 장치의 소스 파워가 200W 이상 900W 이하인 에칭 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 에칭 방법을 사용해서 반도체소자를 제조하는 반도체소자의 제조 방법으로서,
    상기 피에칭 부재가, 상기 에칭 대상물 및 상기 비에칭 대상물을 갖는 반도체 기판이고,
    상기 반도체 기판으로부터 상기 에칭 대상물의 적어도 일부를 상기 에칭에 의해 제거하는 처리 공정을 구비하는 반도체소자의 제조 방법.
KR1020237012260A 2020-10-22 2021-10-12 에칭 방법 및 반도체소자의 제조 방법 KR20230065334A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020177618 2020-10-22
JPJP-P-2020-177618 2020-10-22
PCT/JP2021/037774 WO2022085520A1 (ja) 2020-10-22 2021-10-12 エッチング方法及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
KR20230065334A true KR20230065334A (ko) 2023-05-11

Family

ID=81290356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237012260A KR20230065334A (ko) 2020-10-22 2021-10-12 에칭 방법 및 반도체소자의 제조 방법

Country Status (8)

Country Link
US (1) US20230395389A1 (ko)
EP (1) EP4235752A1 (ko)
JP (1) JPWO2022085520A1 (ko)
KR (1) KR20230065334A (ko)
CN (1) CN116490959A (ko)
IL (1) IL302225A (ko)
TW (1) TWI783736B (ko)
WO (1) WO2022085520A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529581B2 (en) 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003901A (ja) * 1998-06-16 2000-01-07 Matsushita Electron Corp 半導体装置の製造方法及び半導体製造装置
JP4320389B2 (ja) * 2003-02-28 2009-08-26 関東電化工業株式会社 Cvdチャンバーのクリーニング方法およびそれに用いるクリーニングガス
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
JP6139986B2 (ja) * 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529581B2 (en) 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications

Also Published As

Publication number Publication date
IL302225A (en) 2023-06-01
JPWO2022085520A1 (ko) 2022-04-28
CN116490959A (zh) 2023-07-25
TWI783736B (zh) 2022-11-11
TW202226374A (zh) 2022-07-01
EP4235752A1 (en) 2023-08-30
WO2022085520A1 (ja) 2022-04-28
US20230395389A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
KR102525288B1 (ko) 수소-풍부 플라즈마를 사용하여 제거되는 희생적인 브레이싱 재료를 사용하여 붕괴 없이 고종횡비 구조체들을 건조시키기 위한 시스템들 및 방법들
TWI284370B (en) Use of hypofluorites, fluoroperoxides, and/or fluorotrioxides as oxidizing agent in fluorocarbon etch plasmas
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
KR20230065334A (ko) 에칭 방법 및 반도체소자의 제조 방법
CN113811984A (zh) 氮化硅的蚀刻方法及半导体元件的制造方法
KR20230006007A (ko) 에칭 방법 및 반도체 소자의 제조 방법
TWI778566B (zh) 蝕刻方法及半導體元件的製造方法
TWI815331B (zh) 蝕刻氣體及其製造方法、蝕刻方法以及半導體元件之製造方法
JP2016086152A (ja) シリコン酸化膜及びその製造方法、並びにシリコン酸化膜の製造装置
TWI836464B (zh) 乾蝕刻方法、半導體元件之製造方法,及清洗方法
WO2022244519A1 (ja) エッチング方法及び半導体素子の製造方法
US20220051898A1 (en) Etching method using halogen fluoride and method for producing semiconductor
KR20220079646A (ko) 드라이 에칭 방법, 반도체 소자의 제조 방법, 및 클리닝 방법