CN116490959A - 蚀刻方法以及半导体元件的制造方法 - Google Patents

蚀刻方法以及半导体元件的制造方法 Download PDF

Info

Publication number
CN116490959A
CN116490959A CN202180071843.9A CN202180071843A CN116490959A CN 116490959 A CN116490959 A CN 116490959A CN 202180071843 A CN202180071843 A CN 202180071843A CN 116490959 A CN116490959 A CN 116490959A
Authority
CN
China
Prior art keywords
etching
gas
target
chamber
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180071843.9A
Other languages
English (en)
Inventor
岩崎淳平
谷本阳祐
松井一真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN116490959A publication Critical patent/CN116490959A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

抑制对蚀刻装置给予的损伤、并且与非蚀刻对象物相比选择性地蚀刻蚀刻对象物。一种蚀刻方法，具备蚀刻工序，在所述蚀刻工序中，使将含有亚硝酰氟的蚀刻气体进行等离子体化而成的等离子体化蚀刻气体与具有蚀刻对象物和非蚀刻对象物的被蚀刻构件(9)接触，与非蚀刻对象物相比选择性地蚀刻蚀刻对象物。蚀刻工序在容纳被蚀刻构件(9)的腔室(7)内进行，将设置于腔室(7)的外部的远程等离子体发生装置(16)作为等离子体发生源。蚀刻气体中的亚硝酰氟的浓度为0.3体积％以上，蚀刻工序的温度条件为0℃以上且250℃以下、压力条件为100Pa以上且3kPa以下，蚀刻对象物具有氮化硅。

Description

蚀刻方法以及半导体元件的制造方法
技术领域
本发明涉及蚀刻方法以及半导体元件的制造方法。
背景技术
氮化硅是在闪速存储器等半导体器件中被使用的材料，但在从氧化硅等其他硅材料进行蚀刻时，具有蚀刻选择性(能够与其他硅材料相比选择性地蚀刻氮化硅的性能)以及蚀刻速度低这样的问题。
作为解决这些问题的蚀刻方法，有干式蚀刻，其中，在作为蚀刻气体使用亚硝酰氟(氟化亚硝酰：NOF)的干式蚀刻中，从氧化硅蚀刻氮化硅时的蚀刻选择性高。
例如在专利文献1中公开了一种通过作为蚀刻气体使用亚硝酰氟的干式蚀刻来制造3D-NAND型器件用途的半导体元件的方法。在该制造方法中，通过作为蚀刻气体使用亚硝酰氟的干式蚀刻，来对氮化硅膜和氧化硅膜交替地层叠而成的层叠物的氮化硅层进行水平各向同性蚀刻。
在先技术文献
专利文献
专利文献1：美国专利第10529581号说明书
发明内容
然而，在专利文献1所公开的干式蚀刻中，需要与通常的蚀刻条件相比在温度250～400℃、压力100～400Torr(13330～53330Pa)这样的高温高压环境下进行蚀刻，因此有可能对蚀刻装置给予损伤。
本发明的课题是提供能够抑制对蚀刻装置给予的损伤、并且与非蚀刻对象物相比选择性地蚀刻具有氮化硅的蚀刻对象物的蚀刻方法以及半导体元件的制造方法。
为了解决上述课题，本发明的一方式如以下的[1]～[8]所示。
[1]一种蚀刻方法，具备蚀刻工序，在所述蚀刻工序中，使将含有亚硝酰氟的蚀刻气体进行等离子体化而成的等离子体化蚀刻气体与具有蚀刻对象物和非蚀刻对象物的被蚀刻构件接触，与所述非蚀刻对象物相比选择性地蚀刻所述蚀刻对象物，所述蚀刻对象物是所述蚀刻气体的蚀刻对象，所述非蚀刻对象物不是所述蚀刻气体的蚀刻对象，
所述蚀刻工序在容纳所述被蚀刻构件的腔室内进行，将设置于所述腔室的外部的远程等离子体发生装置作为等离子体发生源，
所述蚀刻气体中的所述亚硝酰氟的浓度为0.3体积％以上，所述蚀刻工序的温度条件为0℃以上且250℃以下，所述蚀刻工序的压力条件为100Pa以上且3kPa以下，
所述蚀刻对象物具有氮化硅。
[2]根据[1]所述的蚀刻方法，所述蚀刻工序的所述远程等离子体发生装置的源功率为100W以上且1kW以下。
[3]根据[1]或[2]所述的蚀刻方法，所述非蚀刻对象物具有氧化硅。
[4]根据[1]～[3]的任一项所述的蚀刻方法，所述蚀刻气体为含有所述亚硝酰氟和稀释气体的混合气体，所述稀释气体为选自氮气、氦气、氩气、氖气、氪气和氙气之中的至少一种，所述蚀刻气体中的所述稀释气体的浓度为99.7体积％以下。
[5]根据[1]～[4]的任一项所述的蚀刻方法，所述蚀刻工序的温度条件为5℃以上且200℃以下。
[6]根据[1]～[5]的任一项所述的蚀刻方法，所述蚀刻工序的压力条件为200Pa以上且2kPa以下。
[7]根据[1]～[6]的任一项所述的蚀刻方法，所述蚀刻工序的所述远程等离子体发生装置的源功率为200W以上且900W以下。
[8]一种半导体元件的制造方法，使用[1]～[7]的任一项所述的蚀刻方法制造半导体元件，
所述被蚀刻构件是具有所述蚀刻对象物和所述非蚀刻对象物的半导体基板，
所述制造方法具备通过所述蚀刻从所述半导体基板除去所述蚀刻对象物的至少一部分的处理工序。
根据本发明，能够抑制对蚀刻装置给予的损伤、并且与非蚀刻对象物相比选择性地蚀刻具有氮化硅的蚀刻对象物。
附图说明
图1是说明本发明涉及的蚀刻方法的一实施方式的、蚀刻装置的一例的概略图。
图2是说明在实施例1～21以及比较例1～7中使用的被蚀刻构件的图。
图3是说明在实施例22～24以及比较例8中使用的被蚀刻构件的图。
具体实施方式
以下对本发明的一实施方式进行说明。再者，本实施方式示出了本发明的一例，本发明并不限定于本实施方式。另外，能够对本实施方式施以各种的变更或改良，实施这样的变更或改良而得到的方式也会包含在本发明中。
本实施方式涉及的蚀刻方法，具备蚀刻工序，在所述蚀刻工序中，使将含有亚硝酰氟的蚀刻气体进行等离子体化而成的等离子体化蚀刻气体与具有蚀刻对象物和非蚀刻对象物的被蚀刻构件接触，与非蚀刻对象物相比选择性地蚀刻蚀刻对象物，所述蚀刻对象物是蚀刻气体的蚀刻对象，所述非蚀刻对象物不是蚀刻气体的蚀刻对象。
该蚀刻工序在容纳被蚀刻构件的腔室内进行。另外，作为将蚀刻气体进行等离子体化的等离子体发生源，使用设置于腔室的外部的远程等离子体发生装置。
蚀刻气体中的亚硝酰氟的浓度为0.3体积％以上。另外，蚀刻工序的温度条件为0℃以上且250℃以下，蚀刻工序的压力条件为100Pa以上且3kPa以下。而且，蚀刻对象物具有氮化硅。蚀刻工序的远程等离子体发生装置的源功率优选为100W以上且1kW以下。
当使将蚀刻气体进行等离子体化而成的等离子体化蚀刻气体与被蚀刻构件接触时，蚀刻气体中的亚硝酰氟与蚀刻对象物中的氮化硅反应，因此蚀刻对象物的蚀刻进行。与此相对，非蚀刻对象物与亚硝酰氟几乎不反应，因此非蚀刻对象物的蚀刻几乎不进行。因此，根据本实施方式涉及的蚀刻方法，能够与非蚀刻对象物相比选择性地蚀刻蚀刻对象物。另外，根据本实施方式涉及的蚀刻方法，能够以高的蚀刻速度蚀刻氮化硅。
而且，通过使用远程等离子体发生装置将蚀刻气体进行等离子体化，并在上述那样的低温低压环境下进行蚀刻，能够抑制对蚀刻装置(例如腔室)给予的损伤，并且，与非蚀刻对象物相比选择性地蚀刻具有氮化硅的蚀刻对象物。
再者，本发明中的蚀刻，意味着除去被蚀刻构件具有的蚀刻对象物的一部分或全部而将被蚀刻构件加工成规定的形状(例如三维形状)(例如，将被蚀刻构件具有的由氮化硅构成的膜状的蚀刻对象物加工成规定的膜厚)，也意味着将由蚀刻对象物构成的残留物、堆积物从被蚀刻构件除去从而清净(cleaning)等。
本实施方式涉及的蚀刻方法能够利用于半导体元件的制造。即，本实施方式涉及的半导体元件的制造方法是使用本实施方式涉及的蚀刻方法制造半导体元件的半导体元件制造方法，被蚀刻构件是具有蚀刻对象物和非蚀刻对象物的半导体基板，该制造方法具备通过蚀刻从半导体基板除去蚀刻对象物的至少一部分的处理工序。
例如，在本实施方式涉及的蚀刻方法中，与氧化硅(例如SiO2)相比，氮化硅(例如Si3N4)的蚀刻迅速地进行。通过利用该特性，能够将本实施方式涉及的蚀刻方法使用于3D-NAND型闪速存储器、逻辑器件等半导体元件的制造。
例如，通过对在氧化硅膜和氮化硅膜交替地层叠而成的层叠物上形成有沿着层叠方向延伸且贯通层叠物的贯通孔的物体(参照图3)应用本实施方式涉及的蚀刻方法，能够选择性且各向同性地蚀刻在贯通孔的内表面露出的氮化硅膜，因此能够形成氧化硅膜的端部向贯通孔内突出的结构。形成具有这样的结构的结构体的工艺，由于能够将该结构体作为半导体元件的结构体利用，因此可利用于3D-NAND型闪速存储器、逻辑器件等半导体元件的制造。
通过蚀刻来形成上述结构的工艺，以往使用含有磷酸等的药液来进行，但与使用药液的蚀刻相比，使用蚀刻气体的蚀刻在微细加工性方面优异。因此，在本实施方式涉及的蚀刻方法中，能够期待对于半导体元件的进一步的微细化、高集成化的贡献。
另外，同样地，在将非蚀刻对象物自身作为半导体元件的结构体利用的情况下，作为非蚀刻对象物，使用与亚硝酰氟实质上不反应的材料或与亚硝酰氟的反应极慢的材料。具体而言，能够使用例如氧化硅(例如SiO2)。
而且，本实施方式涉及的蚀刻方法如上述那样也能够利用于清净。例如，在腔室内进行在基板上形成由含有氮化硅的材料构成的膜的工序、将形成在基板上的含有氮化硅的材料的膜进行蚀刻的工序之后，可利用本实施方式涉及的蚀刻方法将附着于腔室的内表面的含有氮化硅的附着物除去从而清净。再者，在这样的清净中，腔室相当于作为本发明的构成要件的被蚀刻构件，附着物相当于作为本发明的构成要件的蚀刻对象物。
以下对于本实施方式涉及的蚀刻方法以及半导体元件的制造方法进一步详细说明。
〔等离子体发生源〕
本实施方式的蚀刻能够通过等离子体蚀刻来实现。等离子体蚀刻中的等离子体发生源的种类并没有特别限定，使用市售的装置即可。例如，可列举电感耦合等离子体(ICP：Inductively Coupled Plasma)、电容耦合等离子体(CCP：Capacitively Coupled Plasma)等的高频放电等离子体、电子回旋共振等离子体(ECRP：Electron Cyclotron ResonancePlasma)等的微波放电等离子体。
另外，将等离子体发生室和设置被蚀刻构件的腔室分开而在等离子体发生室发生等离子体(即，使用远程等离子体)。通过使用远程等离子体的蚀刻，能够以高的选择性蚀刻具有氮化硅的蚀刻对象物。再者，也有时将利用由等离子体发生源在腔室外发生的蚀刻气体的等离子体在腔室内进行蚀刻的蚀刻方法记为“远程等离子体蚀刻”。
蚀刻工序中的远程等离子体发生装置的源功率优选为100W以上且1kW以下，更优选为200W以上且900W以下，进一步优选为300W以上且800W以下。
〔蚀刻气体〕
蚀刻气体是含有亚硝酰氟的气体，但可以是仅由亚硝酰氟构成的气体，也可以是含有亚硝酰氟和其他种类的气体的混合气体。蚀刻气体中的亚硝酰氟的浓度需要为0.3体积％以上，优选为0.5体积％以上且50体积％以下，更优选为2体积％以上且30体积％以下。
如果将蚀刻气体中的亚硝酰氟的浓度设为上述的范围内来进行等离子体蚀刻，则能够与非蚀刻对象物相比选择性地蚀刻具有氮化硅的蚀刻对象物。例如，蚀刻对象物的蚀刻速度相对于非蚀刻对象物的蚀刻速度之比即蚀刻选择比容易成为15以上。蚀刻选择比优选为15以上，更优选为17以上，进一步优选为20以上。
作为与亚硝酰氟的气体一起构成蚀刻气体的其他种类的气体，能够使用不活性的稀释气体。即，能够将蚀刻气体设为含有亚硝酰氟和稀释气体的混合气体。
作为稀释气体，能够使用选自氮气(N2)、氦气(He)、氖气(Ne)、氩气(Ar)、氪气(Kr)和氙气(Xe)之中的至少一种。
蚀刻气体中的稀释气体的浓度需要为99.7体积％以下，优选为50体积％以上且99.5体积％以下，更优选为70体积％以上且98体积％以下。
〔蚀刻工序的压力条件〕
本实施方式涉及的蚀刻方法中的蚀刻工序的压力条件需要设为100Pa以上且3kPa以下，优选设为200Pa以上且2kPa以下，更优选设为300Pa以上且1kPa以下。如果压力条件在上述的范围内，则容易稳定地发生等离子体。
例如，能够将被蚀刻构件配置在腔室内，一边使蚀刻气体在腔室内流通一边进行蚀刻，但蚀刻气体流通时的腔室内的压力设为100Pa以上且3kPa以下。蚀刻气体的流量根据腔室的大小、对腔室内进行减压的排气设备的能力来适当设定以使得腔室内的压力被保持为恒定即可。
〔蚀刻工序的温度条件〕
本实施方式涉及的蚀刻方法中的蚀刻工序的温度条件需要设为0℃以上且250℃以下，但优选设为5℃以上且200℃以下，更优选设为10℃以上且150℃以下。
如果温度条件在上述的范围内，则亚硝酰氟能够以气态存在，并且，氮化硅的蚀刻速度容易变得更高。在此，所谓温度条件的温度是被蚀刻构件的温度，但也能够使用设置于蚀刻装置的腔室内的、支持被蚀刻构件的载台(stage)的温度。
亚硝酰氟在250℃以下的温度下与氧化硅等的非蚀刻对象物几乎不反应。因此，如果采用本实施方式涉及的蚀刻方法对被蚀刻构件进行蚀刻，则能够几乎不对非蚀刻对象物进行蚀刻而选择性地蚀刻具有氮化硅的蚀刻对象物。因此，本实施方式涉及的蚀刻方法能够利用于将图案化了的非蚀刻对象物作为抗蚀剂或掩模利用来将具有氮化硅的蚀刻对象物加工成规定的形状的方法等。
而且，如果蚀刻对象物以及非蚀刻对象物的温度为150℃以下，则蚀刻选择性容易变高。例如，具有氮化硅的蚀刻对象物的蚀刻速度相对于非蚀刻对象物的蚀刻速度之比即蚀刻选择比容易成为15以上。
〔被蚀刻构件〕
采用本实施方式涉及的蚀刻方法进行蚀刻的被蚀刻构件，具有蚀刻对象物和非蚀刻对象物，但可以是具有由蚀刻对象物形成的部分和由非蚀刻对象物形成的部分的构件，也可以是由蚀刻对象物与非蚀刻对象物的混合物形成的构件。另外，被蚀刻构件也可以是具有蚀刻对象物和非蚀刻对象物以外的部分的构件。
另外，被蚀刻构件的形状并没有特别限定，可以是例如板状、箔状、膜状、粉末状、块状。作为被蚀刻构件的例子，可列举前述的半导体基板。
〔蚀刻对象物〕
蚀刻对象物具有氮化硅，但可以是仅由氮化硅形成的蚀刻对象物，也可以是具有仅由氮化硅形成的部分和由其他材质形成的部分的蚀刻对象物，也可以是由氮化硅与其他材质的混合物形成的蚀刻对象物。
所谓氮化硅是指以任意的比例具有硅和氮的化合物，作为例子，能够列举Si3N4。氮化硅的纯度没有特别限定，但优选为30质量％以上，更优选为60质量％以上，进一步优选为90质量％以上。
另外，蚀刻对象物的形状并没有特别限定，可以为例如板状、箔状、膜状、粉末状、块状。
〔非蚀刻对象物〕
非蚀刻对象物由于与亚硝酰氟实质上不反应、或与亚硝酰氟的反应极慢，因此即使采用本实施方式涉及的蚀刻方法进行蚀刻，也是蚀刻几乎不进行的。非蚀刻对象物只要具有上述那样的性质就没有特别限定，可列举例如氧化硅。
另外，非蚀刻对象物能够作为用于抑制蚀刻气体对蚀刻对象物的蚀刻的抗蚀剂或掩模使用。因此，本实施方式涉及的蚀刻方法能够利用于将图案化了的非蚀刻对象物作为抗蚀剂或掩模利用来将蚀刻对象物加工成规定的形状(例如，将被蚀刻构件具有的膜状的蚀刻对象物加工成规定的膜厚)等的方法，因此能够适合地使用于半导体元件的制造。另外，由于非蚀刻对象物几乎不被蚀刻，因此能够抑制半导体元件之中的本来不应该被蚀刻的部分被蚀刻的情况，能够防止半导体元件的特性因蚀刻而丧失。
再者，图案化后残留的非蚀刻对象物能够采用在半导体元件制造工序中一般所使用的除去方法来除去。例如，可列举：利用氧等离子体、臭氧等氧化性气体进行的灰化(ashing)、使用APM(氨水与过氧化氢水(hydrogen peroxide water)的混合液)、SPM(硫酸与过氧化氢水的混合液)、有机溶剂等药液进行的溶解除去。
接着，参照图1来说明能够实施本实施方式涉及的蚀刻方法的蚀刻装置的构成的一例、和使用了该蚀刻装置的蚀刻方法的一例。图1的蚀刻装置是进行远程等离子体蚀刻的远程等离子体蚀刻装置。首先，对图1的蚀刻装置进行说明。
图1的蚀刻装置，具备：在内部能进行蚀刻的腔室7、作为等离子体发生源的远程等离子体发生装置16、在腔室7的内部支持进行蚀刻的被蚀刻构件9的载台8、测定被蚀刻构件9的温度的温度计11、用于将腔室7的内部的气体排出的排气用配管10、设置于排气用配管10且将腔室7的内部进行减压的真空泵12、以及测定腔室7的内部的压力的压力计13。
另外，图1的蚀刻装置，具备向腔室7的内部供给蚀刻气体的蚀刻气体供给部。该蚀刻气体供给部具有：供给亚硝酰氟的气体的亚硝酰氟气体供给部1、供给稀有气体的稀有气体供给部2、将亚硝酰氟气体供给部1和腔室7连接的亚硝酰氟气体供给用配管5、以及将稀有气体供给部2与亚硝酰氟气体供给用配管5的中间部连接的稀有气体供给用配管6。
再者，图1的蚀刻装置，在腔室7的外部具有远程等离子体发生装置16。详细而言，图1的蚀刻装置，在亚硝酰氟气体供给用配管5中的与稀有气体供给用配管6的连接部与腔室7之间的位置具有远程等离子体发生装置16。
而且，在亚硝酰氟气体供给用配管5上设置有控制亚硝酰氟的气体的压力的亚硝酰氟气体压力控制装置14、和控制亚硝酰氟的气体的流量的亚硝酰氟气体流量控制装置3。而且，在稀有气体供给用配管6上设置有控制稀有气体的压力的稀有气体压力控制装置15、和控制稀有气体的流量的稀有气体流量控制装置4。
而且，在将亚硝酰氟的气体作为蚀刻气体向腔室7供给的情况下，通过从亚硝酰氟气体供给部1向亚硝酰氟气体供给用配管5送出亚硝酰氟的气体，从而亚硝酰氟的气体经由亚硝酰氟气体供给用配管5而被供给到远程等离子体发生装置16中。
另外，在作为蚀刻气体供给亚硝酰氟的气体与稀有气体的混合气体的情况下，通过从亚硝酰氟气体供给部1向亚硝酰氟气体供给用配管5送出亚硝酰氟的气体、并且从稀有气体供给部2经由稀有气体供给用配管6向亚硝酰氟气体供给用配管5送出稀有气体，混合气体经由亚硝酰氟气体供给用配管5被供给到远程等离子体发生装置16中。
而且，亚硝酰氟的气体或者混合气体在远程等离子体发生装置16中被等离子体化，并被供给到腔室7的内部。再者，远程等离子体发生装置16和腔室7可以直接连结，也可以通过配管来连接。
亚硝酰氟气体供给部1以及稀有气体供给部2的构成并没有特别限定，例如可以是储气瓶、筒容器(cylinder)等。另外，作为亚硝酰氟气体流量控制装置3以及稀有气体流量控制装置4，例如能够利用质量流量控制器、流量计等。
在向腔室7供给蚀刻气体时，优选一边将蚀刻气体的压力(即，图1中的亚硝酰氟气体压力控制装置14的值)保持为规定值一边进行供给。即，蚀刻气体的供给压力优选为1Pa以上且0.2MPa以下，更优选为10Pa以上且0.1MPa以下，进一步优选为50Pa以上且50kPa以下。如果蚀刻气体的供给压力在上述范围内，则能够顺畅地进行蚀刻气体向腔室7的供给，并且，针对图1的蚀刻装置具有的部件(例如上述各种装置、上述配管)的负荷较小。
另外，从将被蚀刻构件9的表面均匀地蚀刻的观点出发，被供给到腔室7内的蚀刻气体的压力优选为1Pa以上且80kPa以下，更优选为10Pa以上且50kPa以下，进一步优选为100Pa以上且20kPa以下。如果腔室7内的蚀刻气体的压力在上述范围内，则能够得到充分的蚀刻速度，并且，蚀刻选择比容易变高。
供给蚀刻气体之前的腔室7内的压力，如果为蚀刻气体的供给压力以下、或者比蚀刻气体的供给压力低，就并不特别限定，例如优选为10-5Pa以上且小于10kPa，更优选为1Pa以上且2kPa以下。
蚀刻气体的供给压力与供给蚀刻气体之前的腔室7内的压力的压差优选为0.5MPa以下，更优选为0.3MPa以下，进一步优选为0.1MPa以下。如果压差在上述范围内，则容易顺畅地进行蚀刻气体向腔室7的供给。
在向腔室7供给蚀刻气体时，优选一边将蚀刻气体的温度保持为规定值一边进行供给。即，蚀刻气体的供给温度优选为0℃以上且150℃以下。
进行蚀刻时的被蚀刻构件9的温度需要设为0℃以上且250℃以下，但优选设为5℃以上且200℃以下，更优选设为10℃以上且150℃以下。如果在该温度范围内，则被蚀刻构件9具有的蚀刻对象物(特别是氮化硅)的蚀刻顺畅地进行，并且，针对蚀刻装置的负荷小，蚀刻装置的寿命容易变长。
蚀刻的处理时间(以下也有时记为“蚀刻时间”)能够根据想要对被蚀刻构件9具有的蚀刻对象物进行怎样程度的蚀刻来任意地设定，但若考虑半导体元件制造工艺的生产效率，则优选为60分钟以内，更优选为40分钟以内，进一步优选为20分钟以内。再者，所谓蚀刻的处理时间是指在腔室7的内部使等离子体化了的蚀刻气体与被蚀刻构件9接触的时间。
本实施方式涉及的蚀刻方法，能够使用如图1的蚀刻装置那样的在半导体元件制造工序中所使用的一般的等离子体蚀刻装置来进行，能够使用的蚀刻装置的构成没有特别限定。
例如，亚硝酰氟气体供给用配管5与被蚀刻构件9的位置关系，只要能够使蚀刻气体与被蚀刻构件9接触，就没有特别限定。另外，关于腔室7的温度调节机构的构成，只要能够将被蚀刻构件9的温度调节为任意的温度即可，因此可以是在载台8上直接具备温度调节机构的构成，也可以利用外置的温度调节器从腔室7的外侧对腔室7进行加温或者冷却。
另外，图1的蚀刻装置的材质，如果是具有针对亚硝酰氟的耐腐蚀性且能够减压至规定的压力的材质，就没有特别限定。例如，在与蚀刻气体接触的部分中，能够使用不锈钢等金属、氧化铝等陶瓷、氟树脂等。
作为氟树脂，例如可列举聚四氟乙烯(PTFE)、聚氯三氟乙烯(PCTFE)、四氟乙烯-全氟烷氧基乙烯共聚物(PFA)、聚偏二氟乙烯(PVDF)、特氟龙(Teflon(注册商标))、氟橡胶(Viton(注册商标))、全氟化橡胶(Kalrez(注册商标))等。
实施例
以下示出实施例以及比较例来更详细地说明本发明。
(实施例1)
使用具有与图1的蚀刻装置大致同样的构成的蚀刻装置来进行被蚀刻构件的蚀刻。参照图2对在实施例1中使用的被蚀刻构件进行说明。
准备在单边为2英寸的正方形状的硅基板21上形成有膜厚1μm的氮化硅膜22的基板(セーレンKST株式会社制)，使用润滑脂(ダイキン工业株式会社制的デムナムグリースL-200)将尺寸为1英寸×2英寸的长方形状的二氧化硅基板23接合于该氮化硅膜22上，将这样制作的层叠物作为被蚀刻构件。如图2所示，二氧化硅基板23以覆盖氮化硅膜22的大致一半的部分的方式接合。再者，氮化硅膜22是蚀刻对象物，作为抗蚀剂使用了二氧化硅基板23，所述二氧化硅基板23是非蚀刻对象物。
另外，制作了在上述被蚀刻构件中将作为蚀刻对象物的氮化硅膜22置换为作为非蚀刻对象物的二氧化硅的膜的对比用层叠物。
将上述被蚀刻构件和对比用层叠物排列地载置于蚀刻装置的腔室的内部的载台上，将载台的温度设为20℃。
接着，将流量为30mL/分钟的亚硝酰氟的气体与流量为970mL/分钟的氩气混合而制成混合气体，将该混合气体作为蚀刻气体。然后，将该蚀刻气体以流量1000mL/分钟向腔室的内部供给，使其流通3分钟来进行了远程等离子体蚀刻。蚀刻气体流通时的腔室的内部压力设为500Pa。另外，作为远程等离子体发生装置，使用日本MKS株式会社制的智能远程等离子体源ASTRON Paragon(注册商标)，将源功率设为400W。由此，上述被蚀刻构件的氮化硅膜22之中的未被二氧化硅基板23覆盖的露出部分被蚀刻了。蚀刻气体的流通一结束就用氩气对腔室的内部进行置换。
蚀刻结束后开放腔室，取出被蚀刻构件，从取出的被蚀刻构件拆下二氧化硅基板23，用乙醇洗涤接合面，来除去润滑脂。然后，使用株式会社キーエンス制的原子力显微镜VN-8010，测定被二氧化硅基板23覆盖从而未被蚀刻的氮化硅膜22的被覆面22a与未被二氧化硅基板23覆盖而被蚀刻了的氮化硅膜22的蚀刻面22b的阶梯差的大小。通过所测定出的阶梯差的大小(nm)除以蚀刻时间(分钟)来算出氮化硅的蚀刻速度(nm/分钟)。将结果示于表1。
另外，对于对比用层叠物，也进行与被蚀刻构件同样的操作，通过阶梯差的大小(nm)除以蚀刻时间(分钟)来算出二氧化硅的蚀刻速度(nm/分钟)。而且，算出氮化硅的蚀刻速度与二氧化硅的蚀刻速度的比(蚀刻选择比)。将结果示于表1。
再者，利用原子力显微镜测定阶梯差的大小时的测定条件如下。
测定压力：大气压(101.3kPa)
测定温度：28℃
测定气氛：大气中
扫描范围：宽度80.0μm、高度20.0μm、角度0°
另外，对在进行上述的被蚀刻构件的蚀刻时对蚀刻装置的腔室给予的损伤也进行了评价。损伤的评价通过目视判定蚀刻结束后的腔室的内部的变色来进行。即，腔室的内部未被观察到变色的情况判定为“A”，腔室的内部的一部分被观察到变色的情况判定为“B”，腔室的内部的整体被观察到变色的情况判定为“C”。将结果示于表1。
表1
*)是亚硝酰氟(NOF)气体和稀释气体的流量，例如在亚硝酰氟气体的流量为30mL/分钟、稀释气体的流量为970mL/分钟的情况下记为30/970。
(实施例2～21以及比较例1～4、6、7)
使蚀刻对象物为氮化硅膜，使非蚀刻对象物为二氧化硅，并且，如表1所示那样设定蚀刻的条件(蚀刻气体的组成以及流量、载台的温度、腔室内的压力、远程等离子体发生装置的源功率)，与实施例1同样地进行了远程等离子体蚀刻。然后，分别算出蚀刻对象物、非蚀刻对象物的蚀刻速度，由其数值算出蚀刻选择比。另外，对于对蚀刻装置的腔室给予的损伤，也与实施例1同样地进行了评价。将结果示于表1。
(比较例5)
将远程等离子体发生装置的源功率设为0W(即，不发生等离子体)，将蚀刻时间设为30分钟，除了这两点以外，与实施例1同样地进行了蚀刻。然后，分别算出蚀刻对象物、非蚀刻对象物的蚀刻速度，由其数值算出蚀刻选择比。另外，对于对蚀刻装置的腔室给予的损伤，也与实施例1同样地进行了评价。将结果示于表1。
(实施例22)
参照图3来对在实施例22中使用的被蚀刻构件进行说明。图3的被蚀刻构件具有在硅基板31上交替地层叠有各30层的膜厚35nm的氮化硅膜32和膜厚35nm的氧化硅膜33的结构(在图3中，为了方便起见，示出了交替地层叠了各5层的结构)。在此，氮化硅膜32为蚀刻对象物，氧化硅膜33为非蚀刻对象物。而且，图3的被蚀刻构件具有在层叠方向上贯通30层的氮化硅膜32和30层的氧化硅膜33的直径100nm的贯通孔34。
将该被蚀刻构件载置于具有与图1的蚀刻装置大致同样的构成的蚀刻装置的载台上，将载台的温度设为20℃。接着，将流量为30mL/分钟的亚硝酰氟气体和流量为970mL/分钟的氩气混合而制成混合气体，将该混合气体作为蚀刻气体。然后，向腔室的内部供给利用远程等离子体发生装置将该蚀刻气体进行等离子体化而成的等离子体化蚀刻气体，使其流通3分钟来进行了远程等离子体蚀刻。将远程等离子体发生装置的源功率设为200W。另外，蚀刻气体流通时的腔室的内部压力设为500Pa。蚀刻气体的流通一结束就用氩气对腔室的内部进行置换。
开放腔室并取出被蚀刻构件。被蚀刻了的被蚀刻构件的、氮化硅膜32之中的在贯通孔34的内表面露出的部分被蚀刻，特别是与氧化硅膜33相比，氮化硅膜32被优先地蚀刻，因此贯通孔34的内表面的一部分向径向外方扩展。
氧化硅膜33之中的在贯通孔34的内表面露出的部分，与氮化硅膜32相比难以被蚀刻，几乎不被蚀刻，因此形成了氧化硅膜33的端部向贯通孔34内突出的结构。
将取出的被蚀刻构件切断，利用扫描型电子显微镜对30层的氮化硅膜32的截面进行分析。详细而言，对于30层的氮化硅膜32的每一层，测定了氮化硅膜32之中的在贯通孔34的内表面露出的部分与氧化硅膜33之中的在贯通孔34的内表面露出的部分之间的径向距离。
即，通过蚀刻，贯通孔34的内表面向径向外方扩展，贯通孔34的半径变大，但测定了其半径的差量。然后，通过该差量除以蚀刻时间来算出氮化硅相对于氧化硅的相对的蚀刻速度。再者，氧化硅的蚀刻速度通过比较蚀刻前后的贯通孔34的直径来算出，但几乎未观察到直径的变化。
然后，算出30层的氮化硅膜32以及氧化硅膜33的蚀刻速度的平均值以及标准偏差，来评价氮化硅膜32的面内方向(与氮化硅膜32的表面平行的方向)的相对的蚀刻速度是否根据氮化硅膜32的层叠方向位置而变化、即相对的蚀刻速度的均一性。将结果示于表2。
另外，对于对蚀刻装置的腔室给予的损伤，也与实施例1同样地进行了评价。将结果示于表2。
(实施例23、24)
如表2所示那样设定等离子体发生装置的源功率，与实施例22同样地进行了等离子体蚀刻。然后，与实施例22同样地算出氮化硅相对于氧化硅的相对的蚀刻速度，算出各蚀刻速度的平均值以及标准偏差。另外，对于对蚀刻装置的腔室给予的损伤，也与实施例1同样地进行了评价。将结果示于表2。
(比较例8)
如表2所示那样设定蚀刻的条件(载台的温度、腔室内的压力、远程等离子体发生装置的源功率)，与实施例22同样地进行了等离子体蚀刻。然后，与实施例22同样地算出氮化硅相对于氧化硅的相对的蚀刻速度，算出各蚀刻速度的平均值以及标准偏差。另外，对于对蚀刻装置的腔室给予的损伤，也与实施例1同样地进行了评价。将结果示于表2。
由实施例1～7以及比较例1的结果可知，当提高载台的温度时，作为蚀刻对象物的氮化硅以及作为非蚀刻对象物的氧化硅的蚀刻速度提高。在载台的温度为300℃的比较例1中，确认到腔室内部的损伤。
由实施例8～11以及比较例2的结果暗示：在蚀刻气体中的亚硝酰氟的浓度中，存在氮化硅的蚀刻速度成为极大的点。同样地，关于氧化硅的蚀刻速度，也暗示存在其成为极大的点。
由实施例12～15以及比较例3的结果可知：关于氮化硅，随着源功率的增大，蚀刻速度变高。另一方面可知：关于氧化硅，随着源功率的增大，蚀刻速度变低。另外，在源功率为1200W的比较例3中，确认到腔室内部的损伤。
由实施例16～21以及比较例4的结果暗示在腔室内的压力中存在氮化硅的蚀刻速度成为极大的点。同样地，关于氧化硅的蚀刻速度，也暗示存在其成为极大的点。
由比较例5的结果可知：当在不发生等离子体的条件下载台的温度为20℃的情况下，氮化硅未被蚀刻。
另外，由比较例6、7的结果可知：在不发生等离子体的条件下，即使调整载台的温度以及腔室内的压力，与蚀刻气体中的亚硝酰氟的浓度为同一条件的实施例相比，蚀刻速度低劣。另外，在这些不发生等离子体的条件下，确认到腔室内部的损伤。
由实施例22～24的结果可知：当对氮化硅与氧化硅的层叠膜进行蚀刻时，能够选择性地蚀刻氮化硅的层。
由于氮化硅的蚀刻速度的标准偏差相对于蚀刻速度的平均值之比大约为6～9％，因此可知与氮化硅膜32的层叠方向位置无关系，30层的氮化硅膜32的蚀刻大致均一地进行。
与此相对，氧化硅的蚀刻速度，不论在哪种条件下都比氮化硅的蚀刻速度小。另外，氧化硅的蚀刻速度的标准偏差不论在哪种条件下都小于0.5。
附图标记说明
1…亚硝酰氟气体供给部
2…稀有气体供给部
3…亚硝酰氟气体流量控制装置
4…稀有气体流量控制装置
5…亚硝酰氟气体供给用配管
6…稀有气体供给用配管
7…腔室
8…载台
9…被蚀刻构件
10…排气用配管
11…温度计
12…真空泵
13…压力计
14…亚硝酰氟气体压力控制装置
15…稀有气体压力控制装置
16…远程等离子体发生装置
21…硅基板
22…氮化硅膜
23…二氧化硅基板
31…硅基板
32…氮化硅膜
33…氧化硅膜
34…贯通孔。

Claims (8)

1.一种蚀刻方法，具备蚀刻工序，在所述蚀刻工序中，使将含有亚硝酰氟的蚀刻气体进行等离子体化而成的等离子体化蚀刻气体与具有蚀刻对象物和非蚀刻对象物的被蚀刻构件接触，与所述非蚀刻对象物相比选择性地蚀刻所述蚀刻对象物，所述蚀刻对象物是所述蚀刻气体的蚀刻对象，所述非蚀刻对象物不是所述蚀刻气体的蚀刻对象，
所述蚀刻工序在容纳所述被蚀刻构件的腔室内进行，将设置于所述腔室的外部的远程等离子体发生装置作为等离子体发生源，
所述蚀刻气体中的所述亚硝酰氟的浓度为0.3体积％以上，所述蚀刻工序的温度条件为0℃以上且250℃以下，所述蚀刻工序的压力条件为100Pa以上且3kPa以下，
所述蚀刻对象物具有氮化硅。
2.根据权利要求1所述的蚀刻方法，
所述蚀刻工序的所述远程等离子体发生装置的源功率为100W以上且1kW以下。
3.根据权利要求1或2所述的蚀刻方法，
所述非蚀刻对象物具有氧化硅。
4.根据权利要求1～3的任一项所述的蚀刻方法，
所述蚀刻气体为含有所述亚硝酰氟和稀释气体的混合气体，所述稀释气体为选自氮气、氦气、氩气、氖气、氪气和氙气之中的至少一种，所述蚀刻气体中的所述稀释气体的浓度为99.7体积％以下。
5.根据权利要求1～4的任一项所述的蚀刻方法，
所述蚀刻工序的温度条件为5℃以上且200℃以下。
6.根据权利要求1～5的任一项所述的蚀刻方法，
所述蚀刻工序的压力条件为200Pa以上且2kPa以下。
7.根据权利要求1～6的任一项所述的蚀刻方法，
所述蚀刻工序的所述远程等离子体发生装置的源功率为200W以上且900W以下。
8.一种半导体元件的制造方法，使用权利要求1～7的任一项所述的蚀刻方法制造半导体元件，
所述被蚀刻构件是具有所述蚀刻对象物和所述非蚀刻对象物的半导体基板，
所述制造方法具备通过所述蚀刻从所述半导体基板除去所述蚀刻对象物的至少一部分的处理工序。
CN202180071843.9A 2020-10-22 2021-10-12 蚀刻方法以及半导体元件的制造方法 Pending CN116490959A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020177618 2020-10-22
JP2020-177618 2020-10-22
PCT/JP2021/037774 WO2022085520A1 (ja) 2020-10-22 2021-10-12 エッチング方法及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
CN116490959A true CN116490959A (zh) 2023-07-25

Family

ID=81290356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180071843.9A Pending CN116490959A (zh) 2020-10-22 2021-10-12 蚀刻方法以及半导体元件的制造方法

Country Status (8)

Country Link
US (1) US20230395389A1 (zh)
EP (1) EP4235752A1 (zh)
JP (1) JPWO2022085520A1 (zh)
KR (1) KR20230065334A (zh)
CN (1) CN116490959A (zh)
IL (1) IL302225A (zh)
TW (1) TWI783736B (zh)
WO (1) WO2022085520A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003901A (ja) * 1998-06-16 2000-01-07 Matsushita Electron Corp 半導体装置の製造方法及び半導体製造装置
JP4320389B2 (ja) * 2003-02-28 2009-08-26 関東電化工業株式会社 Ｃｖｄチャンバーのクリーニング方法およびそれに用いるクリーニングガス
US20060017043A1 (en) * 2004-07-23 2006-01-26 Dingjun Wu Method for enhancing fluorine utilization
JP6139986B2 (ja) * 2013-05-31 2017-05-31 東京エレクトロン株式会社 エッチング方法
US10529581B2 (en) * 2017-12-29 2020-01-07 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude SiN selective etch to SiO2 with non-plasma dry process for 3D NAND device applications

Also Published As

Publication number Publication date
TW202226374A (zh) 2022-07-01
US20230395389A1 (en) 2023-12-07
IL302225A (en) 2023-06-01
KR20230065334A (ko) 2023-05-11
EP4235752A1 (en) 2023-08-30
JPWO2022085520A1 (zh) 2022-04-28
TWI783736B (zh) 2022-11-11
WO2022085520A1 (ja) 2022-04-28

Similar Documents

Publication Publication Date Title
TWI254363B (en) Chamber cleaning method
TW200937517A (en) Plasma etching carbonaceous layers with sulfur-based etchants
CN112997280A (zh) 干蚀刻方法
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
CN116490959A (zh) 蚀刻方法以及半导体元件的制造方法
TWI815331B (zh) 蝕刻氣體及其製造方法、蝕刻方法以及半導體元件之製造方法
US20220216063A1 (en) Etching method and method for manufacturing semiconductor element
US20230290643A1 (en) Etching method and semiconductor element manufacturing method
EP3901991A1 (en) Etching method using halogen fluoride and method for producing semiconductor
CN113811984A (zh) 氮化硅的蚀刻方法及半导体元件的制造方法
WO2022244519A1 (ja) エッチング方法及び半導体素子の製造方法
WO2023017696A1 (ja) エッチング方法及び半導体素子の製造方法
KR20220079646A (ko) 드라이 에칭 방법, 반도체 소자의 제조 방법, 및 클리닝 방법
KR20240018464A (ko) 드라이 에칭 방법, 반도체 소자의 제조 방법, 및 클리닝 방법
CN113811985A (zh) 蚀刻方法
CN113906829A (zh) 等离子体蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination