JP2000003901A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置

Info

Publication number
JP2000003901A
JP2000003901A JP16818398A JP16818398A JP2000003901A JP 2000003901 A JP2000003901 A JP 2000003901A JP 16818398 A JP16818398 A JP 16818398A JP 16818398 A JP16818398 A JP 16818398A JP 2000003901 A JP2000003901 A JP 2000003901A
Authority
JP
Japan
Prior art keywords
film
nitride film
silicon
silicon nitride
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16818398A
Other languages
English (en)
Inventor
Akihiko Ueda
壮彦 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP16818398A priority Critical patent/JP2000003901A/ja
Publication of JP2000003901A publication Critical patent/JP2000003901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】シリコン窒化膜及びシリコン酸化膜のいずれに
も十分なエッチングレートの選択比を有する半導体装置
の製造方法と半導体製造装置とを提供する。 【解決手段】本発明にかかる半導体装置の製造方法は、
塩化ニトロシル、塩化ニトロイルまたは臭化ニトロシル
のいずれかをエッチングガスとして用いたうえで、ある
いはまた、一酸化窒素、一酸化二窒素、二酸化窒素、三
酸化窒素、三酸化二窒素、四酸化二窒素、五酸化二窒素
またはフッ化ニトロシルのいずれかを添加含有させてな
る塩素系または臭素系のエッチングガスを用いたうえで
ポリシリコンまたはシリコンをエッチングすることを特
徴としている。本発明にかかる半導体製造装置は、少な
くとも上部電極11及びカバーリング13のいずれも
が、窒化ケイ素膜、窒化ホウ素膜または窒化チタン膜の
いずれかでもって被覆されたものであることを特徴とし
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法と、半導体製造装置とに関する。
【0002】
【従来の技術】近年における半導体集積回路装置の高密
度化、高集積化に伴っては半導体素子の多層化が進んで
おり、ゲート電極やキャパシタ電極などとして用いられ
るポリシリコン膜の加工精度を高めることが要望されて
いる。そこで、ポリシリコン膜のパターン形成工程にお
いては異方性のドライエッチングが採用されているので
あるが、異方性のドライエッチングプロセスを採用した
際には高段差パターンの側壁に残渣が発生することにな
りやすいため、50%〜200%程度のオーバーエッチ
ングを実施して残渣を除去することが行われている。
【0003】さらに、このような際には絶縁膜からなる
マスクに対するポリシリコン膜のエッチングレートの選
択比を高くしておくことが重要であり、ポリシリコンの
エッチングガスとしては塩化水素(HCl)や臭化水素
(HBr)が使用されることになっている。しかしなが
ら、これらのガスを使用したのでは、マスクや下地膜に
対する十分なエッチングレートの選択比を得ることがで
きなくなってしまう。
【0004】すなわち、従来の形態においては、図4な
いし図6を参照しながら以下に説明するようなドライエ
ッチング方法とドライエッチング装置とが採用されるこ
とになっている。まず、図4で示すように、半導体基板
1上にシリコン酸化膜2を堆積し、かつ、シリコン酸化
膜2上にポリシリコン膜3とシリコン窒化膜4とホトレ
ジスト膜5とを積層して堆積させた後、シリコン窒化膜
4上に堆積したホトレジスト膜5をパターニングし、所
定のパターン形状となったホトレジスト膜5を形成す
る。
【0005】引き続き、ホトレジスト膜5をマスクとし
たドライエッチングによって所定のパターンとされたシ
リコン窒化膜4を形成し、かつ、ホトレジスト膜5を除
去した後、図5で示すように、シリコン窒化膜4をマス
クとして高選択的にドライエッチングすることにより所
定のパターン形状とされたポリシリコン膜3を形成す
る。なお、この際のドライエッチングでは、図6で示す
ように、ドライエッチング装置が備える下部電極12上
に半導体基板1を載置し、上部電極11からエッチング
ガスであるHBrを60sccmの流量となるように調
整しながらチャンバー14内へと供給したうえ、このチ
ャンバー14内の真空度が150×10-3Torrと安
定するまで待った後、上部電極11及び下部電極12間
に300Wの高周波電力を印加することが実行される。
【0006】ところで、ドライエッチング装置として
は、異方性形状を実現する必要上、セルフバイアスを利
用した平行平板型反応性イオンエッチング(RIE)装
置が用いられる。そして、この際におけるドライエッチ
ング装置は、図6で示しているように、多数のガス吹き
出し口が設けられた上部電極11と、この上部電極11
と対向配置されて半導体基板1が載置される下部電極1
2と、この下部電極12の側壁を覆って設けられたセラ
ミック製のカバーリング13と、これらが位置決めして
内装されたチャンバー14とを備えているのが一般的で
ある。なお、図6中の符号15は排気口であり、チャン
バー14内の排気は排気口15を通じて行われることに
なっている。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
形態にかかるドライエッチング方法及びドライエッチン
グ装置を採用したのでは、ポリシリコン膜3のマスクと
して用いられるシリコン窒化膜4の窒素(N)原子がエ
ッチングガスであるHClやHBrの水素(H)原子によ
って引き抜かれるため、シリコン窒化膜4自体がエッチ
ングされてしまうことが起こる。そして、シリコン窒化
膜4がエッチングされると、シリコン窒化膜4の膜厚が
薄くなったり、シリコン窒化膜4の側壁部がエッチング
された結果としてポリシリコン膜3のパターン幅が細く
なったりするというような不都合が生じる。
【0008】また、従来の形態においては、エッチング
ガスに酸素(O)原子が含有されておらず、化学平衡の
理論からもシリコン酸化膜2のエッチングが進みやすい
ことになっているため、下地膜であるシリコン酸化膜2
の膜厚が薄くなったり、突き抜けたりするというような
不都合も生じていた。
【0009】本発明は、これらの不都合に鑑みて創案さ
れたものであって、シリコン窒化膜及びシリコン酸化膜
のいずれに対しても十分なエッチングレートの選択比を
有するドライエッチング方法、つまり、半導体装置の製
造方法と、ドライエッチング装置である半導体製造装置
との提供を目的としている。
【0010】
【課題を解決するための手段】本発明の請求項1にかか
る半導体装置の製造方法は、塩化ニトロシル、塩化ニト
ロイルまたは臭化ニトロシルのいずれかをエッチングガ
スとして用いたうえでポリシリコンまたはシリコンをエ
ッチングすることを特徴としている。本発明の請求項2
にかかる半導体装置の製造方法は、一酸化窒素、一酸化
二窒素、二酸化窒素、三酸化窒素、三酸化二窒素、四酸
化二窒素、五酸化二窒素またはフッ化ニトロシルのいず
れかを添加含有させてなる塩素系または臭素系のエッチ
ングガスを用いたうえでポリシリコンまたはシリコンを
エッチングすることを特徴としている。
【0011】本発明の請求項3にかかる半導体装置の製
造方法は、請求項1または請求項2に記載した半導体装
置の製造方法であって、シリコン窒化膜またはシリコン
酸化膜のいずれかをマスクまたは下地膜として用いたう
えでポリシリコンまたはシリコンをエッチングすること
を特徴としている。そして、これらの製造方法を採用し
た際には、エッチングガスにH原子が含まれていないの
で、シリコン窒化膜のN原子がH原子によって引き抜か
れることはなく、シリコン窒化膜自体がエッチングされ
ることは起こらないことになる。一方、この際における
反応ガスにはN原子が含まれているため、化学平衡の理
論からいってもシリコン窒化膜のエッチングは進みにく
いこととなる。また、エッチングガスにO原子が含まれ
ている際には、シリコン酸化膜のエッチングが進みにく
いことになる。
【0012】本発明の請求項4にかかる半導体製造装置
は、多数のガス吹き出し口が設けられた上部電極と、こ
の上部電極と対向配置されて半導体基板が載置される下
部電極と、この下部電極の側壁を覆って配置されたカバ
ーリングと、これらが位置決めして内装されたチャンバ
ーとを備えており、少なくとも上部電極及びカバーリン
グのいずれもが、窒化ケイ素膜、窒化ホウ素膜または窒
化チタン膜のいずれかでもって被覆されていることを特
徴としている。なお、この際におけるチャンバーが、上
部電極及びカバーリングと同様に被覆されていてもよい
ことは勿論である。そして、この製造装置によれば、窒
化ケイ素膜、窒化ホウ素膜または窒化チタン膜に含まれ
ているN原子がプラズマ中において十分に発生すること
になるので、マスクであるシリコン窒化膜からN原子が
放出されてくることを抑制することが可能となる。
【0013】
【発明の実施の形態】(実施の形態1)図1及び図2の
それぞれは半導体装置の製造方法を手順に従って示す工
程断面図であり、図1はドライエッチング時の前段工
程、また、図2はその後段工程を示している。なお、本
実施の形態にかかる半導体装置の製造方法は従来の形態
と基本的に異ならないので、図1及び図2において図4
ないし図6と互いに同一もしくは相当することになる部
品、部分には同一符号を付している。
【0014】本実施の形態にかかるドライエッチング方
法は、半導体集積回路装置のゲート電極やキャパシタ電
極などとして用いられるポリシリコン膜のパターン形成
時に採用されることになっており、まず最初には、図1
で示すように、半導体基板1上に膜厚が10nmのシリ
コン酸化膜2を堆積し、このシリコン酸化膜2上に膜厚
が200nmのポリシリコン膜3と膜厚が150nmの
シリコン窒化膜4とを積層して堆積させ、さらに、シリ
コン窒化膜4上に膜厚が0.7μmのホトレジスト膜5
を堆積させた後、シリコン窒化膜4上に堆積したホトレ
ジスト膜5をパターニングして所定のパターン形状とな
ったホトレジスト膜5を形成することが行われる。な
お、ここでのシリコン酸化膜2は酸化処理によって、ま
た、ポリシリコン膜3及びシリコン窒化膜4のそれぞれ
は減圧化学的気層成長法(減圧CVD法)を利用して堆
積させられるのが一般的である。
【0015】引き続き、ホトレジスト膜5をマスクとし
たドライエッチングによって所定のパターンとされたシ
リコン窒化膜4を形成し、ホトレジスト膜5を除去した
後、図2で示すように、臭化ニトロシル(NOBr)を
エッチングガスとして用いたうえでシリコン窒化膜4を
マスクとしつつ、ポリシリコン膜3をドライエッチング
することによって所定のパターン形状とされたポリシリ
コン膜3を形成する。なお、この際のドライエッチング
では、NOBrの流量を60sccmとし、真空度を1
50×10-3Torrとしたうえ、供給高周波電力を3
00Wとすることが行われる。
【0016】そして、ここではエッチングガスとしてN
OBrが用いられており、HBrやHClなどをエッチン
グガスとした場合のようなH原子がNOBrには含まれ
ていないので、マスクとしてのシリコン窒化膜4からN
原子がH原子によって引き抜かれることは起こらない。
また、この際におけるドライエッチングに伴って発生し
た反応ガスにはN原子が含まれているため、下記に示す
反応式(1)から反応式(2)の方向へと向かう反応が
化学平衡の理論に基づいて促進されることとなる結果、
シリコン窒化膜4のエッチングは進みにくくなる。
【0017】 SiN+Br(ラジカル)→SiBr4 ……… (1) SiN←SiBr4+N(ラジカル) ……… (2) さらにまた、発生した反応ガスにはO原子が含まれてい
るため、化学平衡の理論に基づき、下記する反応式
(3)から反応式(4)へと向かって反応が促進される
ことになり、シリコン酸化膜2のエッチングは進みにく
いこととなる。
【0018】 SiO+Br(ラジカル)→SiBr4 ……… (3) SiO←SiBr4+O(ラジカル) ……… (4) そして、本発明の発明者が検討してみたところによれ
ば、従来の形態では10〜30程度であったシリコン酸
化膜2及びシリコン窒化膜4に対するエッチングレート
の選択比が80〜200程度まで向上しており、マスク
であるシリコン窒化膜4の膜厚を十分確保しつつ、ポリ
シリコン膜3のパターン幅が細くなることをも有効に抑
制し得ることが確認されている。また、下地膜であるシ
リコン酸化膜2の残膜も十分に確保できており、従来の
ような突き抜けが抑制可能であることも確認されてい
る。
【0019】なお、本実施の形態においては、エッチン
グガスとしてNOBrを用いているが、NOBrに代えて
塩化ニトロシル(NOCl)や塩化ニトロイル(NO2
l)を用いることも可能であり、NOCl及びNO2Clを
用いた場合であっても同等の作用が確保される。また、
ここでの下地膜がシリコン酸化膜であり、マスクがシリ
コン窒化膜である必然性があるわけではなく、シリコン
酸化膜に代えてシリコン窒化膜を下地膜とし、また、シ
リコン窒化膜に代えてシリコン酸化膜をマスクとしても
よいことは勿論である。さらにまた、以上の説明におい
ては、ポリシリコン膜3をドライエッチングするとして
いるが、ポリシリコン膜3ではなくてシリコン膜であっ
ても同様の作用が得られることはいうまでもない。
【0020】(実施の形態2)本発明の実施の形態2に
かかるドライエッチング方法を、実施の形態1と同じ図
1及び図2に基づいて説明する。なお、この実施の形態
2が実施の形態1と異なっているのはエッチングガスに
関わる内容のみであり、他の内容については実施の形態
1と基本的に異ならないから、ここでの詳しい説明は省
略する。
【0021】本実施の形態にかかるドライエッチング方
法では、半導体基板1上にシリコン酸化膜2を堆積し、
かつ、シリコン酸化膜2上にポリシリコン膜3とシリコ
ン窒化膜4とホトレジスト膜5とを順次積層して堆積さ
せた後、シリコン窒化膜4上に堆積したホトレジスト膜
5をパターニングし、所定のパターン形状となったホト
レジスト膜5を形成する。引き続き、ホトレジスト膜5
をマスクとしたドライエッチングによって所定のパター
ンとされたシリコン窒化膜4を形成し、かつ、ホトレジ
スト膜5を除去した後、一酸化窒素(NO)を添加含有
させてなるHBrをエッチングガスとして用いたうえで
シリコン窒化膜4をマスクとしつつ、ポリシリコン膜3
をドライエッチングすることによって所定のパターン形
状とされたポリシリコン膜3を形成する。
【0022】そして、ここではエッチングガスの添加ガ
スとしてNOを用いているので、プラズマに対してはN
原子が供給されることになり、この際における反応は化
学平衡の理論に基づいて上記した反応式(1)から反応
式(2)の方向へと向かって促進される。そのため、シ
リコン窒化膜4のエッチングは、進みにくいことにな
る。また、このとき発生した反応ガスにはO原子が含ま
れているので、反応は上記した反応式(3)から反応式
(4)へと向かって促進されることになり、シリコン酸
化膜2のエッチングも進みにくくなる。
【0023】その結果、従来の形態では10〜30程度
であったシリコン酸化膜2及びシリコン窒化膜4に対す
るエッチングレートの選択比を80〜200程度まで向
上させ得るばかりか、マスクであるシリコン窒化膜4の
膜厚を十分確保しながらポリシリコン膜3のパターン幅
が細くなることを有効に抑制することも可能になる。ま
た、下地膜であるシリコン酸化膜2の残膜を十分に確保
しつつ、従来の形態におけるような突き抜けが生じるこ
とを有効に防止することが可能となる。
【0024】なお、本実施の形態においては、NOをエ
ッチングガスに添加含有させるとしているが、NOに限
られることはなく、一酸化二窒素(N2O)、二酸化窒
素(NO2)、三酸化窒素(NO3)、三酸化二窒素(N
23)、四酸化二窒素(N24)、五酸化二窒素(N2
5)またはフッ化ニトロシル(NOF)のいずれかを
NOに代えて使用することも可能であり、これらのいず
れを使用した場合であってもNOと同等の作用が確保さ
れる。また、シリコン酸化膜に代えてシリコン窒化膜を
下地膜とし、また、シリコン窒化膜に代えてシリコン酸
化膜をマスクとしてもよいことは勿論である。
【0025】(実施の形態3)図3は半導体製造装置の
要部構造を示す説明図であり、ここでの半導体製造装置
はドライエッチング装置であることになっている。な
お、本実施の形態にかかる半導体製造装置は従来の形態
と基本的に相違しないので、図3において図4ないし図
6と互いに同一もしくは相当する部品、部分には同一符
号を付し、ここでの詳しい説明は省略している。
【0026】本実施の形態にかかるドライエッチング装
置は、異方性形状を実現する必要上から、セルフバイア
スを利用した平行平板型反応性イオンエッチング(RI
E)装置であることになっている。すなわち、このドラ
イエッチング装置は、図3で示すように、多数のガス吹
き出し口が設けられた上部電極11と、この上部電極1
1と対向配置されて半導体基板1が載置される下部電極
12と、この下部電極12の側壁を覆って設けられたセ
ラミック製のカバーリング13と、これらが位置決めし
て内装されたチャンバー14とを備えて構成されたもの
であり、この際における少なくとも上部電極11及びカ
バーリング13それぞれの外側表面は窒化ケイ素膜でも
って被覆されている。そして、図3で示したドライエッ
チング装置では、チャンバー14の内側表面までもが窒
化ケイ素膜によって被覆されている。なお、図3中の符
号15は排気口であり、チャンバー14内の排気は排気
口15を通じて行われることになっている。
【0027】そこで、このドライエッチング装置を使用
しながらポリシリコン膜3のドライエッチングを実行し
た際には、上部電極11及びカバーリング13、さらに
は、チャンバー14を被覆している窒化ケイ素膜からN
原子がプラズマ中へと供給されてくる。そのため、ポリ
シリコン膜3のドライエッチング時における反応は、化
学平衡の理論に基づき、反応式(1)から反応式(2)
の方向へと向かって促進されることになり、シリコン窒
化膜4のエッチングは進みにくくなる。
【0028】その結果、本発明の発明者が確認したとこ
ろによれば、従来の形態では10〜30程度に過ぎなか
ったシリコン酸化膜2及びシリコン窒化膜4に対するエ
ッチングレートの選択比が本実施の形態を採用したこと
によって60〜150程度まで向上しており、マスクで
あるシリコン窒化膜4の膜厚を十分確保しつつ、ポリシ
リコン膜3のパターン幅が細くなることを有効に抑制す
ることが可能となっている。なお、本実施の形態では、
少なくとも上部電極11及びカバーリング13を窒化ケ
イ素膜でもって被覆するとしているが、窒化ケイ素膜に
限定されることはなく、窒化ケイ素膜に代えて窒化ホウ
素膜または窒化チタン膜のいずれかを用いてもよいこと
は勿論である。
【0029】
【発明の効果】本発明にかかる半導体装置の製造方法に
よれば、ポリシリコンまたはシリコンをエッチングする
際に使用されるエッチングガスにはH原子が含まれてい
ないので、シリコン窒化膜のN原子がH原子によって引
き抜かれることは起こらず、シリコン窒化膜自体がエッ
チングされることはなくなる。そのため、マスクである
シリコン窒化膜及び下地膜であるシリコン酸化膜に対す
るエッチングレートの選択比が80〜200程度まで向
上することになり、マスクであるシリコン窒化膜の膜厚
を十分に確保しつつ、ポリシリコン膜またはシリコン膜
のパターン幅が細くなることを抑制することができる。
また、エッチングガスにO原子が含まれている際には、
シリコン酸化膜のエッチングが進みにくいので、下地膜
であるシリコン酸化膜の残膜を十分に確保でき、突き抜
けが発生することを抑制することができるという効果が
得られる。
【0030】本発明にかかる半導体製造装置によれば、
窒化ケイ素膜、窒化ホウ素膜または窒化チタン膜に含ま
れているN原子がプラズマ中において十分に発生するこ
とになるので、マスクであるシリコン窒化膜からN原子
が放出されてくることを抑制することが可能となる。そ
のため、シリコン窒化膜及びシリコン酸化膜のいずれに
対しても十分なエッチングレートの選択比を得ることが
できるという効果が確保される。
【図面の簡単な説明】
【図1】実施の形態にかかる半導体装置の製造方法を手
順に従って示す工程断面図であり、ドライエッチング時
の前段工程を示している。
【図2】実施の形態にかかる半導体装置の製造方法を手
順に従って示す工程断面図であり、ドライエッチング時
の後段工程を示している。
【図3】実施の形態にかかる半導体製造装置の要部構造
を示す説明図であり、ここでの半導体製造装置はドライ
エッチング装置である。
【図4】従来の形態にかかる半導体装置の製造方法を手
順に従って示す工程断面図であり、ドライエッチング時
の前段工程を示している。
【図5】従来の形態にかかる半導体装置の製造方法を手
順に従って示す工程断面図であり、ドライエッチング時
の後段工程を示している。
【図6】従来の形態にかかる半導体製造装置の要部構造
を示す説明図であり、ここでの半導体製造装置はドライ
エッチング装置である。
【符号の説明】
1 半導体基板 2 シリコン酸化膜 3 ポリシリコン膜 4 シリコン窒化膜 5 ホトレジスト膜 11 上部電極 12 下部電極 13 カバーリング 14 チャンバー 15 排気口

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 塩化ニトロシル、塩化ニトロイルまたは
    臭化ニトロシルのいずれかをエッチングガスとして用い
    たうえでポリシリコンまたはシリコンをエッチングする
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 一酸化窒素、一酸化二窒素、二酸化窒
    素、三酸化窒素、三酸化二窒素、四酸化二窒素、五酸化
    二窒素またはフッ化ニトロシルのいずれかを添加含有さ
    せてなる塩素系または臭素系のエッチングガスを用いた
    うえでポリシリコンまたはシリコンをエッチングするこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項3】 シリコン窒化膜またはシリコン酸化膜の
    いずれかをマスクまたは下地膜として用いたうえでポリ
    シリコンまたはシリコンをエッチングすることを特徴と
    する請求項1または請求項2に記載した半導体装置の製
    造方法。
  4. 【請求項4】 多数のガス吹き出し口が設けられた上部
    電極と、この上部電極と対向配置されて半導体基板が載
    置される下部電極と、この下部電極の側壁を覆って配置
    されたカバーリングと、これらが位置決めして内装され
    たチャンバーとを備えており、少なくとも上部電極及び
    カバーリングのいずれもが、窒化ケイ素膜、窒化ホウ素
    膜または窒化チタン膜のいずれかでもって被覆されてい
    ることを特徴とする半導体製造装置。
JP16818398A 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体製造装置 Pending JP2000003901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16818398A JP2000003901A (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16818398A JP2000003901A (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2000003901A true JP2000003901A (ja) 2000-01-07

Family

ID=15863334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16818398A Pending JP2000003901A (ja) 1998-06-16 1998-06-16 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2000003901A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
WO2022085520A1 (ja) * 2020-10-22 2022-04-28 昭和電工株式会社 エッチング方法及び半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347746A (ja) * 2004-06-02 2005-12-15 Hynix Semiconductor Inc 半導体素子のゲート電極形成方法
WO2022085520A1 (ja) * 2020-10-22 2022-04-28 昭和電工株式会社 エッチング方法及び半導体素子の製造方法

Similar Documents

Publication Publication Date Title
JP4671729B2 (ja) 半導体装置及びその製造方法
JP4466651B2 (ja) マスキング方法
KR100995725B1 (ko) 반도체 장치 제조 방법
KR101305904B1 (ko) 반도체소자 제조방법
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US5924000A (en) Method for forming residue free patterned polysilicon layer containing integrated circuit structures
JP6604738B2 (ja) プラズマエッチング方法、パターン形成方法及びクリーニング方法
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
JPH10178014A (ja) 半導体装置の製造方法
US20030047532A1 (en) Method of etching ferroelectric layers
JP2000003901A (ja) 半導体装置の製造方法及び半導体製造装置
JP2010098101A (ja) 半導体装置の製造方法
JP4282391B2 (ja) 半導体装置の製造方法
US7575991B2 (en) Removing a high-k gate dielectric
TWI810113B (zh) 半導體元件的製造方法
JP2005136097A (ja) 半導体装置の製造方法
TWI744003B (zh) 鉑的圖案化方法
JP2003298049A (ja) 半導体装置の製造方法
JPH06151390A (ja) ドライエッチングの後処理方法
JP2009059855A (ja) ドライエッチング方法及び半導体装置の製造方法
WO2023279835A1 (zh) 半导体结构及其制备方法
KR101256797B1 (ko) 반도체소자 제조방법
JP2001351899A (ja) 半導体装置の製造方法
JP3271085B2 (ja) エッチング方法
JPH07106304A (ja) 半導体装置の製造方法および半導体製造装置