TWI810113B

TWI810113B - 半導體元件的製造方法

Info

Publication number: TWI810113B
Application number: TW111144481A
Authority: TW
Inventors: 陳威宇
Original assignee: 南亞科技股份有限公司
Priority date: 2022-11-21
Filing date: 2022-11-21
Publication date: 2023-07-21

Abstract

本揭露提供一種半導體元件的製造方法。該方法包含：提供半導體層堆疊，半導體層堆疊包含基板、設置於基板上之金屬層以及設置於金屬層上之介電質層；形成硬遮罩層於半導體層堆疊上，其中硬遮罩層具有數個第一鏤空部；藉由蝕刻製程利用第一鏤空部形成數個第二鏤空部於介電質層中且暴露金屬層，並形成第一中間產物於金屬層之上表面；藉由灰化製程利用第二鏤空部氧化第一中間產物，以形成第二中間產物於金屬層之上表面；以及藉由清洗製程去除第二中間產物，使得數個凹部形成於金屬層之上表面。

Description

半導體元件的製造方法

本揭露係有關於一種半導體元件的製造方法。

一般來說，半導體結構的製程使用被定義的圖案化硬遮罩，以將硬遮罩的圖案轉印到目標的金屬層上。為了增進晶圓的均勻度，介電質層所需的凹部亦愈多。然而，當蝕刻介電質層時，實際上容易因為過度蝕刻損耗更多金屬層並且由於介電質層與金屬層之間不同的蝕刻選擇比，而在晶圓上形成副產物。舉例來說，上述副產物可以是例如金屬氧化物或金屬氯化物。這些副產物會以固態的形式累積於金屬層的表面。這使得最終製造完成的半導體元件的電性能無法令人滿意。

因此，如何提出一種半導體元件的製造方法來達到提升電性能的功效，是目前業界亟欲投入研發資源解決的問題之一。

有鑑於此，本揭露之一目的在於提出一種可有解決上述問題之半導體元件的製造方法。

為了達到上述目的，依據本揭露之一實施方式，半導體元件的製造方法包含：提供半導體層堆疊，半導體層堆疊包含基板、設置於基板上之金屬層以及設置於金屬層上之介電質層；形成硬遮罩層於半導體層堆疊上，其中硬遮罩層具有數個第一鏤空部；藉由蝕刻製程利用第一鏤空部形成數個第二鏤空部於介電質層中且暴露金屬層，並形成第一中間產物於金屬層之上表面；藉由灰化製程利用第二鏤空部氧化第一中間產物，以形成第二中間產物於金屬層之上表面；以及藉由清洗製程去除第二中間產物，使得數個凹部形成於金屬層之上表面。

於本揭露的一或多個實施方式中，灰化製程係使用第一反應氣體、第二反應氣體或第三反應氣體。第一反應氣體係由氧氣與氫氣/氮氣混合物所組成，第二反應氣體係由氧氣與氨氣所組成，第三反應氣體係由氫氣/氮氣混合物所組成。

於本揭露的一或多個實施方式中，第一反應氣體係由體積百分比90%之氧氣與體積百分比10%之氫氣/氮氣混合物所組成。

於本揭露的一或多個實施方式中，第二反應氣體係由體積百分比60%之氧氣與體積百分比40%之氨氣所組成。

於本揭露的一或多個實施方式中，灰化製程之製程時間在90秒與110秒之間之範圍內。

於本揭露的一或多個實施方式中，清洗製程之製程時間在115秒與135秒之間之範圍內。

於本揭露的一或多個實施方式中，蝕刻製程係使用蝕刻氣體。蝕刻氣體包含六氟化硫、四氟化碳或氯化物。

於本揭露的一或多個實施方式中，藉由灰化製程利用第二鏤空部氧化第一中間產物的步驟係使部分的第一中間產物氧化為第二中間產物，且藉由清洗製程去除第二中間產物的步驟係使剩餘部分的第一中間產物殘留於金屬層之上表面。

於本揭露的一或多個實施方式中，藉由灰化製程利用第二鏤空部氧化第一中間產物的步驟係執行於藉由清洗製程去除第二中間產物的步驟之前。

於本揭露的一或多個實施方式中，藉由灰化製程利用第二鏤空部氧化第一中間產物的步驟係執行於藉由蝕刻製程利用第一鏤空部形成第二鏤空部於介電質層中且暴露金屬層的步驟之後。

綜上所述，在本揭露的半導體元件的製造方法中，由於硬遮罩層具有第一鏤空部，使得第一鏤空部定義出介電質層的圖案。在本揭露的半導體元件的製造方法中，由於介電質層被蝕刻圖案化而具有第二鏤空部，因此可以暴露金屬層並於其表面上形成第一中間產物。在本揭露的半導體元件的製造方法中，由於灰化製程執行於蝕刻製程之後，因此可以形成容易被後續清洗製程去除的中間產物。在本揭露的半導體元件的製造方法中，由於灰化製程執行於清洗製程之前，因此清洗製程可以將位於金屬層的上表面的中間產物被去除。在本揭露的實施方式中，半導體元件的製造方法藉由減少中間產物殘留於金屬層的上表面的殘留量，從而提高其電性能。

以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。

以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，於本揭露部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。在所有圖式中相同的標號將用於表示相同或相似的元件。

請參考第1圖。第1圖是根據本揭露的實施方式的製造第5圖所示的半導體元件100的方法M的流程圖。第1圖所示的方法M包含步驟S101、步驟S102、步驟S103、步驟S104以及步驟S105。請參考第1圖以及第2圖以更好地理解步驟S101以及步驟S102，請參考第1圖以及第3圖以更好地理解步驟S103，請參考第1圖以及第4圖以更好地理解步驟S104，請參考第1圖以及第5圖以更好地理解步驟S105。

以下詳細說明步驟S101、步驟S102、步驟S103、步驟S104以及步驟S105。

在步驟S101中，提供半導體層堆疊SS。

請參考第2圖。第2圖是根據本揭露的實施方式的製造半導體元件100的中間階段的示意圖。如第2圖所示，其提供了半導體層堆疊SS。在本實施方式中，半導體層堆疊SS包含基板110、金屬層120以及介電質層130，如第2圖所示。金屬層120係形成於基板110上方。介電質層130係形成於金屬層120上方。

在一些實施方式中，基板110可以是矽基板。在一些實施方式中，基板110可以包含單晶矽(Monocrystalline Silicon)、多晶矽(Poly-silicon)、非晶矽(Amorphous Silicon)或其他類似的材料。然而，可以使用任何合適的材料。

在一些實施方式中，基板110可以藉由任何合適的方法形成，例如，CVD(化學氣相沉積)製程、PECVD(電漿增強化學氣相沉積)製程、PVD(物理氣相沉積)製程、ALD(原子層沉積)製程、PEALD(電漿增強原子層沉積)製程、ECP(電化學鍍)製程、化學鍍製程或其他類似的方法。本揭露不意欲針對形成基板110的方法進行限制。

在一些實施方式中，金屬層120可以包含金屬材料，例如鎢(W)、鋁(Al)、銅(Cu)或其他類似的材料。然而，可以使用任何合適的材料。

在一些實施方式中，金屬層120可以藉由任何合適的方法形成，例如CVD(化學氣相沉積)製程、PECVD(電漿增強化學氣相沉積)製程、PVD(物理氣相沉積)製程、ALD(原子層沉積)製程、PEALD(電漿增強原子層沉積)製程、ECP(電化學鍍)製程、化學鍍製程或其他類似的方法。本揭露不意欲針對形成金屬層120的方法進行限制。

在一些實施方式中，介電質層130可以包含氮化物(Nitride)、氧化物(Oxide)、碳化物(Carbide)或其他類似的材料。然而，可以使用任何合適的材料。

在一些實施方式中，介電質層130可以藉由任何合適的方法形成，例如CVD(化學氣相沉積)製程、PECVD(電漿增強化學氣相沉積)製程、PVD(物理氣相沉積)製程、ALD(原子層沉積)製程、PEALD(電漿增強原子層沉積)製程、ECP(電化學鍍)製程、化學鍍製程或其他類似的方法。本揭露不意欲針對形成介電質層130的方法進行限制。

在步驟S102中，形成硬遮罩層HM於半導體層堆疊SS上，其中硬遮罩層HM具有數個第一鏤空部O1。

請繼續參考第2圖。如第2圖所示，硬遮罩層HM係形成於半導體層堆疊SS上。在一些實施方式中，如第2圖所示，硬遮罩層HM形成於介電質層130上。具體來說，如第2圖所示，硬遮罩層HM形成於介電質層130的上表面130a上。

在一些實施方式中，如第2圖所示，硬遮罩層HM具有數個第一鏤空部O1。在一些實施方式中，硬遮罩層HM是圖案化遮罩。在一些實施方式中，第一鏤空部O1貫穿硬遮罩層HM。

在一些實施方式中，硬遮罩層HM可以包含例如多晶矽的材料。然而，可以使用任何合適的材料。

在一些實施方式中，具有第一鏤空部O1的硬遮罩層HM可以藉由任何合適的方法形成，例如，微影製程等。本揭露不意欲針對形成硬遮罩層HM的方法進行限制。

在步驟S103中，藉由蝕刻製程利用第一鏤空部O1形成數個第二鏤空部O2於介電質層130中且暴露金屬層120，並形成第一中間產物122於金屬層120之上表面120a。

請參考第2圖以及第3圖。在本實施方式中，可以在如第2圖所示的製造半導體元件100的中間階段執行蝕刻製程，以將硬遮罩層HM的圖案轉印至介電質層130上。如第2圖以及第3圖所示，可以藉由執行上述蝕刻製程利用具有第一鏤空部O1的硬遮罩層HM來圖案化介電質層130。具體來說，如第2圖以及第3圖所示，蝕刻製程利用第一鏤空部O1形成數個第二鏤空部O2於介電質層130中。在一些實施方式中，如第3圖第二鏤空部O2貫穿介電質層130，使得金屬層120被暴露。

請繼續參考第3圖。在本實施方式中，上述蝕刻製程實質上為過度蝕刻(Over Etching)。如第3圖所示，介電質層130被過度蝕刻，使得第二鏤空部O2貫穿介電質層130並形成第一中間產物122於金屬層120的上表面120a。具體來說，由於上述蝕刻製程對於介電質層130與金屬層120兩者具有不同的蝕刻選擇比(Etch Selectivity Ratio)，因此容易形成例如第一中間產物122的副產物於金屬層120的上表面120a以及第二鏤空部O2的周圍。在一些實施方式中，第一中間產物122形成於第二鏤空部O2的正下方，且第一中間產物122係透過蝕刻氣體與金屬層120反應而形成。具體來說，第一中間產物122的形成是由於蝕刻氣體與金屬層120的反應不完全而形成。

在一些實施方式中，具有第二鏤空部O2的介電質層130可以藉由任何合適的蝕刻方法形成，例如非等向性蝕刻製程(例如，乾蝕刻)或其他類似的製程。本揭露不意欲針對形成具有第二鏤空部O2的介電質層130的方法進行限制。

在一些實施方式中，藉由蝕刻製程形成具有第二鏤空部O2的介電質層130可以使用任何合適的蝕刻氣體，例如氟化物(Fluorine)、氯化物(Chlorine)或其他合適的成分。在一些實施方式中，上述蝕刻氣體可以包含六氟化硫(SF ₆)、四氟化碳(CF ₄)、四氯化碳(CCl ₄)或任何合適的氣體。本揭露不意欲針對上述蝕刻氣體的成分進行限制。

在一些實施方式中，第一中間產物122為固態殘留物。

在步驟S104中，藉由灰化製程利用第二鏤空部O2氧化第一中間產物122，以形成第二中間產物124於金屬層120之上表面120a。

請參考第3圖以及第4圖。在本實施方式中，可以在如第3圖所示的製造半導體元件100的中間階段執行灰化(Ashing)製程，以將第一中間產物122轉換為第二中間產物124。具體來說，如第3圖以及第4圖所示，灰化製程利用第二鏤空部O2將第一中間產物122氧化。接著，第一中間產物122被氧化以形成第二中間產物124。在一些實施方式中，如第4圖所示，第二中間產物124形成於金屬層120的上表面120a。具體來說，第二中間產物124形成於第二鏤空部O2的正下方，且第二中間產物124係透過反應氣體與金屬層120反應而形成。

在一些實施方式中，第二中間產物124可以藉由任何合適的灰化方法形成，例如電漿灰化(Plasma Ashing)製程或其他類似的製程。本揭露不意欲針對形成第二中間產物124的方法進行限制。

在一些實施方式中，藉由灰化製程形成第二中間產物124可以使用任何合適的反應氣體。在一些實施方式中，上述反應氣體包含氧氣(O ₂)、氫氣(H ₂)、氮氣(N ₂)、氨氣(NH ₃)或其他合適的成分。在一些實施方式中，上述反應氣體係由氧氣與氫氣/氮氣(H ₂/N ₂)混合物所組成。在一些實施方式中，上述反應氣體係由氧氣與氨氣所組成。在一些實施方式中，上述反應氣體係由氫氣/氮氣混合物所組成。本揭露不意欲針對第二中間產物124的成分進行限制。

在反應氣體為氧氣與氫氣/氮氣混合物所組成的一些實施方式中，氧氣的體積百分比為90%，氫氣/氮氣混合物的體積百分比為10%。

在反應氣體為氧氣與氨氣所組成的一些實施方式中，氧氣的體積百分比為60%，氨氣的體積百分比為40%。

在一些實施方式中，上述灰化製程的製程時間在90秒與110秒之間的範圍內。在一些實施方式中，上述灰化製程的製程時間較佳在95秒與105秒之間的範圍內。在一些實施方式中，上述灰化製程的製程時間最佳為100秒。然而，可以使用任何合適的製程時間。

在一些實施方式中，第二中間產物124可以包含氧化物。在一些實施方式中，第二中間產物124是例如金屬氧化物或其他類似的氧化物。在一些實施方式中，第二中間產物124可以包含三氧化鎢(WO ₃)、二氧化鎢(WO ₂)、氧化鋁(Al ₂O ₃)、氧化銅(CuO)或其他類似的材料。

在一些實施方式中，第二中間產物124為固態殘留物。

在一些實施方式中，由於在步驟S104中的藉由灰化製程利用第二鏤空部O2氧化第一中間產物122以形成第二中間產物124係執行於在步驟S103中的藉由蝕刻製程利用第一鏤空部O1形成第二鏤空部O2於介電質層130中且暴露金屬層120之後，使得第二中間產物124可以形成於金屬層120的上表面120a，以形成為容易被去除的形式。以下將詳細說明第二中間產物124如何被去除。

在步驟S105中，藉由清洗製程去除第二中間產物124，使得數個凹部R形成於金屬層120之上表面120a。

請參考第4圖以及第5圖。在本實施方式中，可以在如第4圖所示的製造半導體元件100的中間階段執行清洗(Ashing)製程，以去除第二中間產物124。具體來說，如第4圖以及第5圖所示，清洗製程利用清洗劑將第二中間產物124去除。具體來說，上述清洗劑至少沖洗金屬層120的上表面120a，使得第二中間產物124可以自金屬層120的上表面120a去除。接著，如第5圖所示，第二中間產物124藉由清洗製程被去除，使得數個凹部R形成於金屬層120的上表面120a。

在一些實施方式中，如第5圖所示，凹部R相對於金屬層120的上表面120a朝向基板110的方向凹陷。

在一些實施方式中，第二中間產物124可以藉由任何合適的清洗方法去除，例如濕式清洗(Wet Cleaning)製程或其他類似的製程。本揭露不意欲針對去除第二中間產物124的方法進行限制。

在一些實施方式中，藉由清洗製程去除第二中間產物124可以使用任何合適的清洗劑。在一些實施方式中，上述清洗劑可以是例如酸類或其他合適的化合物。在一些實施方式中，上述清洗劑可以是稀氫氟酸(dHF)。本揭露不意欲針對清洗劑的成分進行限制。

在清洗劑為稀氫氟酸的一些實施方式中，稀氫氟酸的體積百分濃度為1%。然而，可以使用任何合適的濃度。

在一些實施方式中，上述清洗製程的製程時間在115秒與135秒之間的範圍內。在一些實施方式中，上述清洗製程的製程時間較佳在120秒與130秒之間的範圍內。在一些實施方式中，上述清洗製程的製程時間最佳為125秒。然而，可以使用任何合適的製程時間。

在一些實施方式中，由於在步驟S104中的藉由灰化製程利用第二鏤空部O2氧化第一中間產物122以形成第二中間產物124係執行於在步驟S105中的藉由清洗製程去除第二中間產物124之前，使得第二中間產物124可以自金屬層120的上表面120a被去除。

藉由執行包含步驟S101、步驟S102、步驟S103、步驟S104以及步驟S105的方法M，可以製造出具有更好電性能的半導體元件100。

以下將詳細說明分別藉由不同的一些實施方式所形成之半導體元件100、半導體元件100A或半導體元件100B。

請參考第6圖至第8圖。第6圖至第8圖分別為根據本揭露之不同實施方式之半導體元件100、半導體元件100A或半導體元件100B的俯視圖。在一些實施方式中，第6圖至第8圖分別為半導體元件100、半導體元件100A或半導體元件100B的晶圓缺陷圖(Defect Map)。在本實施方式中，半導體元件100、半導體元件100A或半導體元件100B皆可藉由執行包含步驟S101、步驟S102、步驟S103、步驟S104以及步驟S105的方法M來形成。半導體元件100、半導體元件100A或半導體元件100B的不同之處，在於半導體元件100、半導體元件100A或半導體元件100B於步驟S104中使用了不同的反應氣體。如第6圖所示，半導體元件100於步驟S104中使用了由氧氣與氫氣/氮氣混合物所組成的反應氣體。如第7圖所示，半導體元件100A於步驟S104中使用了由氧氣與氨氣混合物所組成的反應氣體。如第8圖所示，半導體元件100B於步驟S104中使用了由氫氣/氮氣混合物所組成的反應氣體。如第6圖至第8圖所示，在一些實施方式中，第一中間產物122、第一中間產物122A以及第一中間產物122B分別殘留於半導體元件100、半導體元件100A或半導體元件100B上。具體來說，第一中間產物122、第一中間產物122A以及第一中間產物122B分別殘留於半導體元件100、半導體元件100A或半導體元件100B的金屬層120的上表面120a。

由此可知，在步驟S104中，灰化製程係僅使部分的第一中間產物122、第一中間產物122A以及第一中間產物122B氧化，因而在步驟S105中係使剩餘部分的第一中間產物122、第一中間產物122A以及第一中間產物122B殘留於金屬層120的上表面120a，如第6圖至第8圖所示。

請繼續參考第6圖至第8圖。在一些實施方式中，如第6圖至第8圖所示，第一中間產物122的殘留量相較於第一中間產物122A的殘留量或第一中間產物122B的殘留量更低。在一些實施方式中，第一中間產物122A的殘留量相較於第一中間產物122B的殘留量更低。基於上述說明，無論在步驟S104中的灰化製程使用了由氧氣與氫氣/氮氣混合物所組成的反應氣體、由氧氣與氨氣所組成的反應氣體或由氫氣/氮氣混合物所組成的反應氣體，都有效的去除中間產物以降低中間產物的殘留量。

藉由執行包含步驟S101、步驟S102、步驟S103、步驟S104以及步驟S105的方法M，相較於先前技術可以減少固態殘留物(例如，第一中間產物122、第一中間產物122A以及第一中間產物122B)的殘留量，進而可以製造出具有更好電性能的半導體元件100、半導體元件100A或半導體元件100B。

基於以上討論，可以看出本揭露的方法M提供了優點。然而，應當理解的是，其他實施方式也可以提供額外的優點，並且並非所有優點都必須於本文中揭露，且並非所有實施方式都需要特定的優點。

藉由以上對本揭露具體實施方式的詳細說明，可以清楚地看出，在本揭露的半導體元件的製造方法中，由於硬遮罩層具有第一鏤空部，使得第一鏤空部定義出介電質層的圖案。在本揭露的半導體元件的製造方法中，由於介電質層被蝕刻圖案化而具有第二鏤空部，因此可以暴露金屬層並於其表面上形成第一中間產物。在本揭露的半導體元件的製造方法中，由於灰化製程執行於蝕刻製程之後，因此可以形成容易被後續清洗製程去除的中間產物。在本揭露的半導體元件的製造方法中，由於灰化製程執行於清洗製程之前，因此清洗製程可以將位於金屬層的上表面的中間產物被去除。在本揭露的實施方式中，半導體元件的製造方法藉由減少中間產物殘留於金屬層的上表面的殘留量，從而提高其電性能。

雖然本揭露已經參考其某些實施方式相當詳細地說明，但是其他實施方式也是可能的。因此，所附的申請專利範圍的精神和範圍不應限於本揭露所包含的實施方式之說明。

對於所屬技術領域具有通常知識者來說顯而易見的是，在不違背本揭露的範圍或精神的情況下，可以對本揭露的結構執行各種修改和變化。鑑於前述內容，只要它們落入所附的申請專利範圍的範圍內，本揭露意欲涵蓋本揭露的修改和變化。

100,100A,100B:半導體元件 110:基板 120:金屬層 120a,130a:上表面 122,122A,122B:第一中間產物 124:第二中間產物 130:介電質層 HM:硬遮罩層 M:方法 O1:第一鏤空部 O2:第二鏤空部 R:凹部 S101,S102,S103,S104,S105:步驟 SS:半導體層堆疊

為讓本揭露之上述和其他目的、特徵、優點與實施方式能更明顯易懂，所附圖式之說明如下：第1圖為繪示根據本揭露之一實施方式之半導體元件的製造方法的流程圖。第2圖為繪示根據本揭露之一實施方式之製造半導體元件之一中間階段的示意圖。第3圖為繪示根據本揭露之一實施方式之製造半導體元件之一中間階段的示意圖。第4圖為繪示根據本揭露之一實施方式之製造半導體元件之一中間階段的示意圖。第5圖為繪示根據本揭露之一實施方式之製造半導體元件之一中間階段的示意圖。第6圖為繪示根據本揭露之一實施方式之製造半導體元件之一中間階段的俯視圖。第7圖為繪示根據本揭露之另一實施方式之製造半導體元件之一中間階段的俯視圖。第8圖為繪示根據本揭露之再一實施方式之製造半導體元件之一中間階段的俯視圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

M:方法

S101,S102,S103,S104,S105:步驟

Claims

一種半導體元件的製造方法，包含：提供一半導體層堆疊，該半導體層堆疊包含一基板、設置於該基板上之一金屬層以及設置於該金屬層上之一介電質層；形成一硬遮罩層於該半導體層堆疊上，其中該硬遮罩層具有複數個第一鏤空部；藉由一蝕刻製程利用該些第一鏤空部形成複數個第二鏤空部於該介電質層中且暴露該金屬層，並形成一第一中間產物於該金屬層之一上表面；藉由一灰化製程利用該些第二鏤空部氧化該第一中間產物，以形成一第二中間產物於該金屬層之該上表面；以及藉由一清洗製程去除該第二中間產物，使得複數個凹部形成於該金屬層之該上表面。
如請求項1所述之方法，其中該灰化製程係使用一第一反應氣體、一第二反應氣體或一第三反應氣體，該第一反應氣體係由氧氣與氫氣/氮氣混合物所組成，該第二反應氣體係由氧氣與氨氣所組成，該第三反應氣體係由氫氣/氮氣混合物所組成。
如請求項2所述之方法，其中該第一反應氣體係由體積百分比90%之氧氣與體積百分比10%之氫氣/氮氣混合物所組成。
如請求項2所述之方法，其中該第二反應氣體係由體積百分比60%之氧氣與體積百分比40%之氨氣所組成。
如請求項1所述之方法，其中該灰化製程之製程時間在90秒與110秒之間之一範圍內。
如請求項1所述之方法，其中該清洗製程之製程時間在115秒與135秒之間之一範圍內。
如請求項1所述之方法，其中該蝕刻製程係使用一蝕刻氣體，該蝕刻氣體包含六氟化硫、四氟化碳或氯化物。
如請求項1所述之方法，其中該藉由該灰化製程利用該些第二鏤空部氧化該第一中間產物的步驟係使部分的該第一中間產物氧化為該第二中間產物，且該藉由該清洗製程去除該第二中間產物的步驟係使剩餘部分的該第一中間產物殘留於該金屬層之該上表面。
如請求項1所述之方法，其中該藉由該灰化製程利用該些第二鏤空部氧化該第一中間產物的步驟係執行於該藉由該清洗製程去除該第二中間產物的步驟之前。
如請求項1所述之方法，其中該藉由該灰化製程利用該些第二鏤空部氧化該第一中間產物的步驟係執行於該藉由該蝕刻製程利用該些第一鏤空部形成該些第二鏤空部於該介電質層中且暴露該金屬層的步驟之後。