KR101305904B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR101305904B1
KR101305904B1 KR1020110129975A KR20110129975A KR101305904B1 KR 101305904 B1 KR101305904 B1 KR 101305904B1 KR 1020110129975 A KR1020110129975 A KR 1020110129975A KR 20110129975 A KR20110129975 A KR 20110129975A KR 101305904 B1 KR101305904 B1 KR 101305904B1
Authority
KR
South Korea
Prior art keywords
gas
pattern
insulating film
film
silicon
Prior art date
Application number
KR1020110129975A
Other languages
English (en)
Other versions
KR20130063571A (ko
Inventor
권성수
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020110129975A priority Critical patent/KR101305904B1/ko
Priority to PCT/KR2012/010508 priority patent/WO2013085290A1/ko
Priority to TW101146102A priority patent/TWI489551B/zh
Publication of KR20130063571A publication Critical patent/KR20130063571A/ko
Application granted granted Critical
Publication of KR101305904B1 publication Critical patent/KR101305904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

포토리소그래피에 의해 형성가능한 최소패턴보다 미세한 패턴을 갖는 반도체소자 제조방법이 개시된다. 이러한 반도체소자 제조방법은, 기판에 실리콘층을 형성하는 단계와, 실리콘층 상부에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 노광하는 단계와, 노광된 상기 포토레지스트막을 현상하는 단계와, 현상된 상기 포토레지스트막을 마스크로 이용하여 상기 실리콘층에 패턴을 형성하는 단계와, 상기 포토레지스트막을 제거하는 단계와, 절연막을 형성하는 단계, 및 상기 실리콘층에 형성된 패턴을 트리밍하는 단계를 포함한다.

Description

반도체소자 제조방법{Method of manufacturing a semiconductor device with minute pattern}
본 발명은 반도체소자 제조방법에 관한 것으로, 보다 상세히 미세 패턴을 갖는 반도체소자 제조방법에 관한 것이다.
반도체소자는 거의 대부분의 전자기기에 사용되어지고 있다. 특히, 전자기기들이 모바일화, 고성능화가 진행됨에 따라서, 점차로 미세한 패턴형성이 요구되어지고 있다.
특히, 반도체소자는 포토리소그래피에 의해서 웨이퍼에 패턴을 형성함으로써 제조된다. 보다 상세히 웨이퍼에 포토레지스터막을 형성한 후, 이를 노광 및 현상하여 포토레지스터 패턴을 형성하고, 이러한 포토레지스터 패턴을 이용하여 웨이퍼에 형성된 실리콘막을 식각함으로써 실리콘막에 의한 반도체 소자들을 제조하게 되는 것이다.
그런데, 이러한 포토리소그래피 공정에 의한 패턴형성은 그 사이즈에 한계가 있다. 포토레지스터막을 반응시키기 위한 광원의 파장 및 포토레지스트에 관계되기 때문이다.
반도체 소자의 고직접화에 따라 패턴의 사이즈가 10~20nm 이하의 최소 사이즈를 가지게 되었다. 이러한 사이즈의 경우 사진 공정에 의한 패턴의 형성이 기술적으로 매우 어려운 상황이 된다.
따라서, 본 발명이 해결하고자 하는 과제는 포토리소그래피에 의해 형성가능한 최소패턴보다 미세한 패턴을 갖는 반도체소자 제조방법을 제공하는 것이다.
이러한 과제를 달성하기 위한 본 발명의 예시적인 일 실시예에 의한 반도체소자 제조방법은, 기판에 실리콘층을 형성하는 단계와, 실리콘층 상부에 포토레지스트막을 형성하는 단계와, 상기 포토레지스트막을 노광하는 단계와, 노광된 상기 포토레지스트막을 현상하는 단계와, 현상된 상기 포토레지스트막을 마스크로 이용하여 상기 실리콘층에 패턴을 형성하는 단계와, 상기 포토레지스트막을 제거하는 단계와, 절연막을 형성하는 단계, 및 상기 실리콘층에 형성된 패턴을 트리밍하는 단계를 포함한다.
한편, 상기 반도체소자 제조방법은, 상기 절연막을 형성한 후, 상기 패턴을 노출시키기 위해서, 상기 절연막의 일부를 제거하는 단계를 더 포함할 수 있다.
이때, 상기 절연막은 실리콘 산화막이 사용될 수 있다. 이때, 상기 절연막의 일부를 제거하는 단계에서, 상기 절연막에 불화수소(HF) 가스 및 암모니아(NH3) 가스를 공급함으로써 상기 절연막을 제거할 수 있다.
또한, 상기 절연막의 일부를 제거하는 단계에서, 추가적으로 상기 절연막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물을 제거할 수 있다.
이때, 상기 부산물은, 램프를 이용한 히팅(heating) 방법에 의해 제거될 수 있다.
또한, 상기 방법은 상기 히팅 방법에 의해 부산물을 제거한 후, 상기 기판을 냉각 챔버로 이송하여 냉각하는 단계를 더 포함할 수 있다.
한편, 상기 트리밍하는 단계에서는, 절연막이 일부 제거된 상기 실리콘 기판에 삼불화염소(ClF3) 가스를 공급하여 상기 패턴을 트리밍(trimming)할 수 있다.
또한, 상기 삼불화염소(ClF3) 가스를 공급하기 전에, 상기 삼불화염소(ClF3) 가스를 희석할 수 있으며, 이때, 상기 삼불화염소(ClF3) 가스는 질소(N2) 가스에 의해 희석될 수 있다.
또한, 상기 삼불화염소(ClF3) 가스는 1 내지 30 sccm, 상기 질소(N2) 가스는 100 내지 1000 sccm으로 공급하여 트리밍을 진행할 수 있다.
또한, 상기 트리밍하는 단계는, 300 mtorr 내지 8 torr의 압력하에서 진행될 수 있다.
또한, 상기 절연막을 제거한 후, 진공 상태를 깨지 않고 상기 트리밍 공정을 연속적으로 진행할 수 있다.
본 발명에 의한 반도체소자 제조방법에 의하면, 포토리소그래피에 의해 형성가능한 최소패턴보다 미세한 패턴을 갖는 반도체소자를 제조할 수 있다.
또한, 트리밍하는 공정이 기상반응이므로, 실리콘과 산화막의 선택비를 높일 수 있다.
또한, 위의 공정들은 각각의 챔버에서 매엽식으로 진행될 수 있으므로, 웨이퍼 균일도(wafer-to-wafer uniformity)를 개선할 수 있다.
또한, 절연막(실리콘 산화막)을 제거한 후, 진공 상태를 깨지 않고 트리밍 공정을 연속적으로 진행하여 자연적으로 생성되는 산화막에 기인하는 공정의 변동을 최소화할 수 있다.
도 1은 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법을 도시하는 순서도이다.
도 2는 도 1에서 도시된 기판에 실리콘층을 형성하는 단계의 수행결과를 도시한 개략적인 단면도이다.
도 3은 도 1에서 도시된 포토레지스트막을 형성하는 단계의 수행결과를 도시한 개략적인 단면도이다.
도 4는 도 1에서 도시된 포토레지스트막을 노광하는 단계를 도시한 개략적인 단면도이다.
도 5는 도 1에서 도시된 포토레지스트막을 현상하는 단계를 수행한 결과를 도시한 개략적인 단면도이다.
도 6은 도 1에서 도시된 실리콘층에 패턴을 형성하는 단계를 수행한 결과를 도시한 개략적인 단면도이다.
도 7은 도 1에서 도시된 포토레지스트막을 제거하는 단계를 수행한 결과를 도시한 개략적인 단면도이다.
도 8은 도 1에서 도시된 절연막을 형성하는 단계를 수행한 결과를 도시한 개략적인 단면도이다.
도 9는 도 1에서 도시된 절연막을 일부 제거하는 단계를 수행한 결과를 도시한 개략적인 단면도이다.
도 10은 도 1에서 도시된 패턴을 트리밍하는 단계를 도시한 개략적인 단면도이다.
도 11은 폴리실리콘(poly-Si) 및 실리콘질화막(SiN) 과 산화막(oxide) 과의 식각 선택비를 도시한 그래프이다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법을 도시하는 순서도이다.
도 1을 참조하면, 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법에 의하면, 먼저 기판에 실리콘층을 형성한다(단계 S110). 이러한 실리콘층은 예컨대, 결정질 실리콘, 미세결정질실리콘, 아몰퍼스 실리콘 등, 요구되어지는 반도체 소자에 따라 다양한 실리콘층이 형성되어질 수 있다.
이후, 실리콘층 상부에 포토레지스트막을 형성한다(단계 S120). 상기 포토레지스트막은 포지티브 타입이나, 네거티브 타입 등 원하는 타입의 포토레지스트막이 형성된다.
이후, 패턴이 형성된 마스크를 이용하여 상기 실리콘 기판에 형성된 포토레지스트막을 노광한다(단계 S130). 그리고 나서, 노광된 포토레지스트막을 현상하고(단계 S140), 이를 이용하여 기판에 패턴을 형성한다(단계 S150).
이후, 스트립공정을 통해서 남아 있는 포토레지스트막을 제거한다(단계 S160). 이후, 실리콘층에 형성된 패턴이 구성하는 각 전자소자들을 상호간에 절연시키기 위한 절연막을 형성한다(단계 S170). 이때, 상기 절연막으로서 실리콘 산화막이 형성될 수 있다.
마지막으로, 이렇게 형성된 패턴을 트리밍함으로써 미세패턴을 형성한다(단계 S190).
한편, 절연막을 형성(단계 S170)한 이후 패턴을 트리밍(단계 S190)하기 이전에, 상기 트리밍하는 단계를 원활하게 진행하기 위하여 이러한 절연막의 일부를 제거할 수도 있다(단계 S180).
본 발명에 의한 반도체소자 제조방법에 의하면, 포토리소그래피에 의해 형성가능한 최소패턴보다 미세한 패턴을 갖는 반도체소자를 제조할 수 있다.
이상에서 설명된 각 단계들은 도 2 내지 10을 참조로 보다 상세히 설명한다.
도 2는 도 1에서 도시된 기판에 실리콘층을 형성하는 단계의 수행결과를 도시한 개략적인 단면도이다.
도 2를 참조하면, 웨이퍼, 즉 기판(S)을 준비한다. 이때, 상기 기판(S)위에는 산소 또는 질소 분위기에서 자연적으로 형성되는 절연막이 형성되어 있다. 본 실시예에서는 예컨대, 기판(S) 위에는 상기 절연막으로서 실리콘 질화막(101)이 형성되어 있다.
이러한 기판(S) 상부에 실리콘층(102)을 형성한다. 상기 실리콘층(102)은, 결정질 실리콘, 미세결정질실리콘, 아몰퍼스 실리콘 등 어느 하나일 수 있다. 본 실시예에서는 상기 실리콘층(102)으로서 예컨대 폴리실리콘층이 형성된다. 상기 실리콘층(102)은 대략 1 마이크로미터의 두께로 형성될 수 있으며, 통상의 화학기상증착(CVD: Chemical Vapor Deposition)으로 형성될 수 있다. 또한, 상기 실리콘층(102)은 도전층으로 형성되기 위하여 불순물이 도핑될 수 있다.
도 3은 도 1에서 도시된 포토레지스트막을 형성하는 단계(S120)의 수행결과를 도시한 개략적인 단면도이다.
도 3을 참조하면, 실리콘층(102)이 형성된 기판(S) 상에 포토레지스트막(103)을 형성한다. 이러한 포토레지스트막(103)은 예컨대 6500 Å의 두께로 형성될 수 있으며, 기판(S)을 회전시키면서 노즐을 통해 포토레지스트를 도포시키는 스프레이(spray) 타입의 스핀코터(spin coater) 장치를 이용할 수 있다.
한편, 포토레지스트막(103)을 형성한 후, 포토레지스트 내에 잔류하는 솔벤트 등을 제거하고, 포토레지스트막(103)을 안정화시키기 위해서 베이킹 공정을 진행할 수 있다.
도 4는 도 1에서 도시된 포토레지스트막을 노광하는 단계(S130)를 도시한 개략적인 단면도이다.
도 4를 참조하면, 패턴이 형성된 마스크(M)를 배치하고, 광을 조사하여 상기 포토레지스트막(101)을 노광한다. 이에 의해, 광(L)이 상기 마스크(M)의 패턴에 의해 노광된 부분(103a)와 마스크(M)에 의해 가리워진 부분(103b)으로 나뉘어진다. 상기 노광된 부분(103a)은 광에 의해 화학적 변화가 발생되어 상기 두 부분(103a, 103b)는 그 화학적 성질을 달리하게 된다. 상기 노광공정은 스텝앤드스텝방식 또는 스캔방식 등이 이용될 수 있다.
도 5는 도 1에서 도시된 포토레지스트막을 현상하는 단계(S140)를 수행한 결과를 도시한 개략적인 단면도이다.
도 5를 참조하면, 포토레지스트막을 현상하여 마스크에 의해 가리워진 부분(103b)을 제거하고 노광된 부분(103a)만을 남긴다. 한편, 현상액에 의한 현상을 소정시간 수행한 후, 기판(S)의 세정처리를 행하여 현상반응을 정지시키고, 현상액에 의해 발생한 용해 생성물 및 미소 파티클을 제거하기 위해서 세정을 진행하여 상기 포토레지스트막을 현상하는 단계(S140)를 완료한다.
도 6은 도 1에서 도시된 실리콘층에 패턴을 형성하는 단계(S150)를 수행한 결과를 도시한 개략적인 단면도이다.
도 6을 참조하면, 포토레지스트막의 남겨진 부분(103a)을 마스크로 하여 실리콘층을 에칭하여 실리콘패턴 형성부분(102b)으로 구성된 패턴을 형성한다. 이를 위하여 사염화탄소(CCl4)와 아르곤을 혼합한 혼합물, 사불화탄소(CF4)와 산소의 혼합가스, CF3Cl 가스, 불화탄소계 화합물과 염소가스 혼합물등이 사용될 수 있다.
도 7은 도 1에서 도시된 포토레지스트막을 제거하는 단계(S160)를 수행한 결과를 도시한 개략적인 단면도이다.
도 7을 참조하면, 도 6에서의 포토레지스트막의 남겨진 부분(103a)를 제거하기 위해서 섭씨 약 10도 내지 40도 정도의 온도를 유지하는 모노에탄올아민 및 디메틸술폭시드를 혼합한 혼합액을 이용하여 약 300초 이하의 시간으로 공정을 수행할 수 있다. 이후, 세정을 진행할 수 있다.
도 8은 도 1에서 도시된 절연막을 형성하는 단계(S170)를 수행한 결과를 도시한 개략적인 단면도이다.
도 8을 참조하면, 실리콘패턴 형성부분(102b)으로 구성된 패턴이 형성된 기판(S)에는 절연막(104)이 형성된다. 이때, 상기 절연막(104)은 예컨대, 실리콘 산화막(SiO2)으로 형성된다.
D램과 같은 반도체 소자 내에는 수많은 트랜지스터, MOS 등 전자소자들로 이루어지는데, 이들 소자들 간에는 전기적인 분리(절연)가 필요하다. 예컨대, 이를 위하여 실리콘을 국부적으로 산화시키는 LOCOS(LOCal Oxidation of Silicon) 공정이 사용될 수 있다. 실리콘을 고온에서 산소나 스팀 분위기에 노출시킴으로써 실리콘 표면에 고품질의 실리콘 산화막(104)이 형성될 수 있다. 실리콘 산화막(104)을 형성할 부위의 실리콘 질화막(101)을 제거하여 실리콘을 노출시킨 후, 고온의 산소나 스팀 분위기에 노출시키면 실리콘 질화막(101)은 산화제의 확산 방지막 역할을 하기 때문에 실리콘 산화막이 형성된다.
이상에서 설명된 각 단계들은 예시적인 것일 뿐, 다른 방법에 의해 진행될 수도 있다.
한편, 실리콘패턴 형성부분(102b)으로 구성된 패턴을 덮고 있는 절연막(실리콘 산화막, 104)은 이후, 진행될 트리밍 공정을 방해하게 된다. 따라서, 이러한 실리콘패턴 형성부분(102b)으로 구성된 패턴을 덮고 있는 절연막(104)을 제거할 필요가 있다.
도 9는 도 1에서 도시된 절연막을 일부 제거하는 단계(S180)를 수행한 결과를 도시한 개략적인 단면도이다.
도 9를 참조하면, 절연막(104)을 제거하기 위해서, 상기 절연막(104)에 불화수소(HF) 가스(G1) 및 암모니아(NH3) 가스(G1)를 공급함으로써 상기 절연막(104)의 일부를 제거할 수 있다.
이때의 반응 메커니즘은 다음과 같다.
HF + NH3 --> NH4F
NH4F + SiO2 --> (NH4)2SiF6(s) + 2H2O(g)↑ + 4NH3(g)↑
한편, 기판상에 산화막과 불화암모늄(NH4F)이 반응하여 암모늄 헥사플루오르실리케이트((NH4)2SiF6)가 응축막으로 형성되는데, 이러한 응축막은 후열처리에 의해 제거될 수 있다. 즉, 상기 절연막을 일부 제거하는 단계(S180)에서, 추가적으로 상기 산화막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물[(NH4)2SiF6(s)]을 제거할 수 있다. 예컨대, 상기 부산물[헥사플루오르실리케이트 (NH4)2SiF6(s)]은, 램프를 이용한 히팅(heating) 방법에 의해 제거될 수 있다.
이때의 반응 메커니즘은 다음과 같다.
(NH4)2SiF6(s) --> 2NH3(g)↑ + SiF4(g)↑ + 2HF(g)↑
한편, 램프에 의한 히팅시 기판(wafer)의 온도는 150˚C 이상으로 후속의 트리밍 전 기판의 냉각이 필요하다. 이를 위하여, 이후 진행될 트리밍 공정 챔버에서 장시간(1~5분) 정도 냉각 할 수도 있지만 이런 방식은 쓰루풋(through-put)을 감소시킨다. 이를 위하여, 제안되는 방식은 트리밍 챔버에서 트리밍 공정 전에 냉각 챔버에서 상기 기판을 냉각시킨 후 후속의 트리밍을 진행할 수 있다.
도 10은 도 1에서 도시된 패턴을 트리밍하는 단계(S190)를 도시한 개략적인 단면도이다.
도 10을 참조하면, 실리콘패턴 형성부분(102b)으로 구성된 패턴을 미세구조화하기 위해서 상기 패턴의 외곽부를 제거하는 트리밍 공정을 진행한다.
실리콘(Si) 식각이 가능한 방법은 염화수소(HCl), 브로민화수소(HBr) 등의 가스를 RF 플라즈마 챔버(plasma chamber)에서 이방성 식각하는 방식, 불화규소(SF6)등의 가스를 리모트 플라즈마 소스(RPS)를 통해 등방성 식각하는 방식, 그리고 액상 식각 방법으로 질산, 불산, 초산의 혼합액을 이용하는 등방성 시각, 그리고 KOH 용액을 이용하는 이방성 식각 방법 등을 고려해볼 수 있다. 액상 식각의 경우 산화막별 식각 선택비가 다르게 나타난다. 이는 산화막 종류별 수소의 농도 및 탄소(carbon)의 농도가 액상 식각률에 영향을 주기 때문이다. 일반적으로 수소 농도가 높을수록 액상에서 식각률이 빠른 것으로 알려져 있다. 이때 실리콘(Si) 등방성 식각시의 용액의 농도를 조절하여 트리밍 시의 실리콘 식각량을 극소량으로 하는 방법을 검토할 수 있다. 실리콘 식각이 큰 경우, 상기 패턴 자체가 식각되어 불량이 발생하는 문제가 생길 수 있기 때문이다.
따라서, 트리밍을 위한 실리콘의 식각시에는 미소량의 실리콘 식각 이외에 실리콘 산화막(104)에 고 선택비인 조건이 요구된다. 액상의 경우 옥사이드(oxide)와의 식각선택비(selectivity)를 확보 할 수 없다.
따라서, 본 실시예에서는, 산화막이 제거된 상기 실리콘 기판에 삼불화염소(ClF3) 가스(G2)를 공급하여 상기 패턴(102)을 트리밍(trimming)한다. 이러한, 삼불화염소(ClF3) 가스를 이용한 식각 등 기상 식각의 경우 액상식각에서와 같은 수소 및 탄소의 농도에 의존하는 반응 메카니즘이 존재 하지 않으므로 산화막 종류에 관계없이 고 식각비를 가질 수 있다.
이때의 반응 메커니즘은 다음과 같다.
4ClF3 + 3Si --> 2Cl2(g)↑ + 3SiF4(g)↑
또한, 상기 삼불화염소(ClF3) 가스를 공급하기 전에, 상기 삼불화염소(ClF3) 가스를 희석할 수 있으며, 이때, 상기 삼불화염소(ClF3) 가스는 질소(N2) 가스에 의해 희석될 수 있다. 이때, 상기 삼불화염소(ClF3) 가스는 1 내지 30 sccm, 상기 질소(N2) 가스는 100 내지 1000 sccm으로 공급하여 트리밍을 진행할 수 있다. 또한, 상기 트리밍하는 단계는, 300m torr 내지 8 torr의 압력하에서 진행될 수 있다.
이러한 조건하에서 식각되는 양은 대략 10 내지 30 Å 정도이다.
한편, 본 발명은 또한 폴리실리콘을 1000~10000 Å 이상 에칭하는 공정(high etch amount 공정)에도 활용 할 수 있다. 이때의 특징은 도 11의 식각 선택비 결과에서 처럼 실리콘 질화막(SiN) 및 산화막(oxide)은 폴리실리콘 식각시 식각되지 않는다는 특징을 이용한 것으로 반도체 소자 공정 중 특정 패턴 구조의 형성을 위해, 폴리실리콘을 증착한 후 필요에 의해 폴리실리콘만을 식각할 필요가 있는 경우에 사용된다.
도 11에서는 폴리실리콘과 실리콘 질화막 및 산화막과의 식각선택비 결과만을 보여 주었지만, 삼불화염소(ClF3) 가스는 질화티타늄(TiN)과의 식각선택비도 극단적으로 우수 하므로 폴리실리콘과 질화티타늄(TiN)과의 극단적인 선택도가 요구되는 경우에도 사용 가능하다.
이때 사용되는 조건은, 예컨대 삼불화염소(ClF3)는 300~1000sccm, 질소(N2)는 100~1000sccm, 압력은 1~20 torr 정도이고, 온도는 상온 (25˚) ~150˚C 범위를 사용 가능하다.
이러한 가스를 이용한 트리밍하는 공정이 기상반응이므로, 실리콘과 산화막의 선택비를 높일 수 있다.
또한, 위의 공정들은 각각의 챔버에서 매엽식으로 진행될 수 있으므로, 웨이퍼 균일도(wafer-to-wafer uniformity)를 개선할 수 있다.
또한, 절연막(실리콘 산화막)을 제거한 후, 진공 상태를 깨지 않고 트리밍 공정을 연속적으로 진행하여 자연적으로 생성되는 산화막에 기인하는 공정의 변동을 최소화할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
101: 실리콘 질화막
102: 실리콘층
102a: 실리콘층 제거부분
102b: 실리콘패턴 형성부분
103: 포토레지스트막
103a: 포토레지스트막이 노광된 부분
103b: 포토레지스트막이 마스크에 의해 가리워진 부분
104: 절연층
S: 기판
M: 마스크
G1, G2: 가스

Claims (11)

  1. 기판에 실리콘층을 형성하는 단계;
    실리콘층 상부에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 노광하는 단계;
    노광된 상기 포토레지스트막을 현상하는 단계;
    현상된 상기 포토레지스트막을 마스크로 이용하여 상기 실리콘층에 패턴을 형성하는 단계;
    상기 포토레지스트막을 제거하는 단계;
    절연막을 형성하는 단계;
    상기 패턴을 노출시키기 위해서, 상기 절연막의 일부를 제거하는 단계; 및
    상기 기판에 삼불화염소(ClF3) 가스를 공급하여, 상기 실리콘층에 형성된 패턴을 트리밍하는 단계를 포함하는 반도체소자 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연막은 실리콘 산화막이고,
    상기 절연막의 일부를 제거하는 단계는,
    상기 절연막에 불화수소(HF) 가스 및 암모니아(NH3) 가스를 공급하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제3항에 있어서,
    상기 절연막의 일부를 제거하는 단계는,
    상기 절연막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제4항에 있어서,
    상기 부산물을 제거하는 단계는 램프를 이용한 히팅(heating) 방법에 의한 것을 특징으로 하는 반도체소자 제조방법.
  6. 제5항에 있어서,
    상기 히팅 방법에 의해 부산물을 제거한 후, 상기 기판을 냉각 챔버로 이송하여 냉각하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 삭제
  8. 제1항에 있어서,
    상기 삼불화염소(ClF3) 가스를 공급하기 전에, 상기 삼불화염소(ClF3) 가스를 희석하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
  9. 제8항에 있어서,
    상기 삼불화염소(ClF3)는 질소(N2) 가스에 의해 희석되고,
    상기 삼불화염소(ClF3) 가스는 1 내지 30 sccm, 상기 질소(N2) 가스는 100 내지 1000 sccm으로 공급하는 것을 특징으로 하는 반도체소자 제조방법.
  10. 제9항에 있어서,
    상기 트리밍하는 단계는,
    300m torr 내지 8 torr의 압력하에서 진행되는 것을 특징으로 하는 반도체소자 제조방법.
  11. 제1항에 있어서,
    상기 절연막을 제거한 후, 진공 상태를 깨지 않고 상기 트리밍하는 단계가 연속적으로 진행하는 것을 특징으로 하는 반도체소자 제조방법.
KR1020110129975A 2011-12-07 2011-12-07 반도체소자 제조방법 KR101305904B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110129975A KR101305904B1 (ko) 2011-12-07 2011-12-07 반도체소자 제조방법
PCT/KR2012/010508 WO2013085290A1 (ko) 2011-12-07 2012-12-06 반도체소자 제조방법
TW101146102A TWI489551B (zh) 2011-12-07 2012-12-07 製造具有微小圖案之半導體元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129975A KR101305904B1 (ko) 2011-12-07 2011-12-07 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20130063571A KR20130063571A (ko) 2013-06-17
KR101305904B1 true KR101305904B1 (ko) 2013-09-09

Family

ID=48860833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129975A KR101305904B1 (ko) 2011-12-07 2011-12-07 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR101305904B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020092002A1 (en) * 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10998200B2 (en) 2018-03-09 2021-05-04 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11018032B2 (en) 2017-08-18 2021-05-25 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11110383B2 (en) 2018-08-06 2021-09-07 Applied Materials, Inc. Gas abatement apparatus
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
US11227797B2 (en) 2018-11-16 2022-01-18 Applied Materials, Inc. Film deposition using enhanced diffusion process
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381885B1 (ko) 2000-04-27 2003-04-26 엔이씨 일렉트로닉스 코포레이션 미세 게이트 전극을 구비한 반도체 장치의 제조 방법
KR20050073369A (ko) * 2004-01-09 2005-07-13 매그나칩 반도체 유한회사 반도체 소자의 게이트 라인 형성 방법
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20100081916A (ko) * 2009-01-07 2010-07-15 도쿄엘렉트론가부시키가이샤 미세 패턴의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381885B1 (ko) 2000-04-27 2003-04-26 엔이씨 일렉트로닉스 코포레이션 미세 게이트 전극을 구비한 반도체 장치의 제조 방법
KR20050073369A (ko) * 2004-01-09 2005-07-13 매그나칩 반도체 유한회사 반도체 소자의 게이트 라인 형성 방법
KR100822622B1 (ko) * 2007-04-20 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR20100081916A (ko) * 2009-01-07 2010-07-15 도쿄엘렉트론가부시키가이샤 미세 패턴의 형성 방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11469113B2 (en) 2017-08-18 2022-10-11 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11018032B2 (en) 2017-08-18 2021-05-25 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11756803B2 (en) 2017-11-11 2023-09-12 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US10998200B2 (en) 2018-03-09 2021-05-04 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11110383B2 (en) 2018-08-06 2021-09-07 Applied Materials, Inc. Gas abatement apparatus
US10957533B2 (en) 2018-10-30 2021-03-23 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
WO2020092002A1 (en) * 2018-10-30 2020-05-07 Applied Materials, Inc. Methods for etching a structure for semiconductor applications
US11227797B2 (en) 2018-11-16 2022-01-18 Applied Materials, Inc. Film deposition using enhanced diffusion process
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Also Published As

Publication number Publication date
KR20130063571A (ko) 2013-06-17

Similar Documents

Publication Publication Date Title
KR101305904B1 (ko) 반도체소자 제조방법
KR102323389B1 (ko) 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
US10510518B2 (en) Methods of dry stripping boron-carbon films
KR100995725B1 (ko) 반도체 장치 제조 방법
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US9299581B2 (en) Methods of dry stripping boron-carbon films
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
JP2000236021A (ja) 半導体装置のコンタクトホール埋め込み方法
KR20100039886A (ko) 산화물 스페이서의 평활화 방법
CN101197258A (zh) 用于多层抗蚀剂等离子体蚀刻的方法
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
TWI489551B (zh) 製造具有微小圖案之半導體元件的方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR101256797B1 (ko) 반도체소자 제조방법
JPH06283477A (ja) 半導体装置の製造方法
JP2005136097A (ja) 半導体装置の製造方法
US7915175B1 (en) Etching nitride and anti-reflective coating
KR100933809B1 (ko) 듀얼 게이트 산화막 형성 방법
KR20070036300A (ko) 반도체 소자의 제조방법
JP2001351899A (ja) 半導体装置の製造方法
KR20090077581A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 5