KR20070036300A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070036300A
KR20070036300A KR1020050091180A KR20050091180A KR20070036300A KR 20070036300 A KR20070036300 A KR 20070036300A KR 1020050091180 A KR1020050091180 A KR 1020050091180A KR 20050091180 A KR20050091180 A KR 20050091180A KR 20070036300 A KR20070036300 A KR 20070036300A
Authority
KR
South Korea
Prior art keywords
oxide film
natural oxide
substrate
gas
plasma
Prior art date
Application number
KR1020050091180A
Other languages
English (en)
Inventor
이영호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050091180A priority Critical patent/KR20070036300A/ko
Publication of KR20070036300A publication Critical patent/KR20070036300A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 기판 표면 상에 발생된 자연산화막을 제거하기 위한 반도체 소자의 제조방법으로서, 상기 자연산화막 상에 형성된 폴리머를 O2 플라즈마 가스를 포함한 식각 가스로 제거하는 제1단계와, 상기 자연산화막을 불화가스를 포함하는 플라즈마 가스로 건식 세정하는 제2단계와, 상기 자연산화막 건식 세정시 발생한 부산물을 제거하는 제3단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 종래의 문제점을 설명하기 위한 SIMS 그래프.
도 2는 본 발명의 건식 세정 장치를 도시한 도면.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 챔버 210 : 기판 적재부
220 : 가열 및 냉각장치 230 : 제1공정가스 유입부
240 : 제2공정가스 유입부 250 : 플라즈마 발생기
260 : 플라즈마 애플리케이터 270 : 제3공정가스 유입부
280 : 제4공정가스 유입부 300 : 반도체기판
310 : 층간절연막 320 : 자연산화막
330 : 폴리머층 340 : 부산물
H : 콘택홀
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 콘택 계면에 존재하는 자연산화막을 제거하는 방법에 관한 것이다.
고집적 반도체 소자를 구현함에 있어서, 패턴의 임계 치수를 낮추는 것이 우선적으로 이루어져야 하지만, 이에 수반해서, 하부 패턴과 상부 패턴간의 안정적인 콘택도 확보되어야만 한다. 이것은 패턴의 미세화가 달성되더라도, 하부 패턴과 상부 패턴간의 안정적인 콘택이 이루어지지 않거나, 또는, 그들간의 콘택 저항이 증가되면, 소자의 신뢰성 및 고속 구동을 얻지 못하기 때문이다.
현재 256M급 이상의 반도체 메모리 소자의 제조시에는 하부 패턴과 상부 패턴간의 안정적인 콘택을 확보하기 위해서 자기정렬콘택(Self Aligned Contact) 기술을 이용하고 있으며, 이하에서는 자기정렬콘택 기술을 이용한 종래 반도체 소자의 제조방법을 간략하게 설명하도록 한다.
먼저, 반도체기판 상에 공지의 공정에 따라 게이트 및 접합영역을 포함하는 트랜지스터를 형성한 상태에서, 기판의 전면 상에 층간절연막을 증착한 후 그 표면을 평탄화한다. 그런 다음, 상기 층간절연막을 식각하여 수 개의 게이트 및 그들 사이의 접합영역을 동시에 노출시키는 콘택홀을 형성한다.
그런 다음, 상기 기판 결과물에 대해 BOE(Buffered Oxide Etchant)를 이용한 습식 세정을 행하여 노출된 기판 표면, 즉 접합영역 상에 발생된 자연산화막(native oxide)을 제거해준다.
그리고나서, 상기 기판 결과물 상에 콘택홀을 매립하도록 플러그용 도전막을 증착한다. 상기 플러그용 도전막의 증착은 기판 표면에의 자연산화막 성장이 억제 될 수 있도록 BOE 세정 후 바로 실시한다. 그런 다음, 상기 플러그용 도전막을 게이트가 노출될 때까지 CMP(Chemical Mechanical Polishing)하여 접합영역과 콘택되는 랜딩플러그들을 형성한다.
그러나, 반도체 소자의 고집적화로 콘택홀의 종횡비(aspect ratio)가 점차 증가함에 따라, 콘택홀 내부로 식각액(etchant)을 침투시키는 것이 어려워져 기존의 습식 세정 방식으로는 자연산화막을 제거하기가 어려워지게 되었다. 반면, 소자의 고집적화로 접합영역의 면적이 감소함에 따라 콘택저항이 증가하고 있기 때문에 자연산화막의 완전한 제거가 점점 더 중요시 되고 있다. 특히, 차세대 고집적 소자를 구현하기 위해 SEG(Selective Epitaxial Growth)와 SPE(Solid Phase Epitaxy)와 같은 에티택시 성장 기술을 적용하는 경우, 자연산화막의 완벽한 제거가 기본 전제 조건으로 요구된다.
또한, 기존의 습식 세정의 경우 콘택홀 세정시 콘택홀 저면의 자연산화막 뿐만 아니라 콘택홀의 측벽부분이 함께 식각되어 패턴 크기가 커지는 현상이 발생하고, 패턴의 선폭(critical dimension : CD)을 정확히 조절하기가 어렵다는 단점이 있기 때문에 미세 패턴을 갖는 고집적 소자를 구현하는데는 한계가 있다.
이에, 상기한 고집적화에 따른 습식 세정의 문제점들을 극복하기 위하여 세정용액 보다 침투성이 좋고, 식각 선택비가 큰 가스 형태의 식각제를 사용하는 건식 세정이 제안되었다.
자세하게, 상기 건식 식각의 경우 습식 세정에 비해 산화막, 질화막 및 실리콘막에 대한 식각 선택성이 높으면서도, 밀도가 낮은 산화막들(TEOS 산화막, HDP 산화막, BPSG막등)과 밀도가 큰 열산화막간의 식각 속도 차이는 적기 때문에 콘택홀 세정시 콘택홀 상부가 항아리 모양 처럼 되는 현상(bowing profile)이나 선폭이 증가되는 현상(CD widening)이 억제되어 미세 패턴의 구현이 가능하다.
또한, 건식 식각은 습식 세정과 달리 물을 사용하지 않기 때문에 물의 불순물로 인한 마크(water mark)가 발생하지 않으며, 수소 처리된 표면(hydrogen terminated surface)를 형성하여 산소의 재흡착을 방지함으로써 공정 대기시간(queue time)을 길게하여 세정 후에도 표면의 안정성을 높일 수 있다.
상기와 같은 건식 세정의 장점들로 인해 다양한 건식 세정 방법들이 제안되었는데, 특히, 자연산화막의 제거를 위해서는 NF3, CF4, ClF3, SF6 및 HF 등과 같은 불화가스를 사용하여 반응성이 큰 F 플라즈마를 형성한 후, 상기 F 플라즈마를 자연산화막과 반응시킨다음, 반응의 부산물들을 별도의 열처리를 통해 제거하는 건식 세정 공정이 제안되었다. 이하에서는 상기 자연산화막 제거를 위한 건식 세정 공정을 보다 자세하게 설명하도록 한다.
반응식(1) 내지 반응식(3)은 상기 자연산화막 제거를 위한 건식 세정 공정시 식각 가스로서 NF3 가스를 사용하는 경우의 공정별 반응식이다.
반응식(1) : 플라즈마 N2/H2 + NF3 → NF3Hx (플라즈마 발생)
반응식(2) : NF2Hx + SiO2 → NH3(SiF3)y (자연산화막 제거)
반응식(3) : NH3(SiF3)y → SiF4, NH3, N2, H2 (부산물 제거)
먼저, 자연산화막(SiO2)을 제거하고자 하는 기판 결과물을 반응 챔버 내부에 위치시키고, 상기 챔버에 질소(N2)와 수소(H2) 가스를 공급하면서 플라즈마를 형성 함과 아울러 별도로 NF3 가스를 공급한다. 이때 형성되는 질소 플라즈마는 플라즈마의 하방 이동(down stream)을 유도하는 역할을 하고, 한편, 수소 플라즈마는 별도로 공급되는 NF3를 활성화시켜 반응식(1)과 같이 NF3Hx 플라즈마를 발생시키는 역할을 한다.
상기 발생된 NF3Hx 플라즈마는 기판 표면의 자연산화막(SiO2)과 반응식(2)와 같은 반응을 일으켜 자연산화막을 식각하게 된다. 다음으로, 상기 기판 결과물을 150∼200℃의 온도로 어닐링하여 반응식(3)과 같이 상기 자연산화막 식각시 발생된 부산물인 NH3(SiF3)y를 제거한다.
한편, 반응식(4) 내지 반응식(7)은 자연산화막 제거를 위한 건식 세정 공정시 식각 가스로서 HF 가스를 사용하는 경우의 공정별 반응식으로서, 상기 NF3 가스를 사용하는 경우와 유사한 공정으로 진행된다.
반응식(4) : 플라즈마 N2/H2 + HF → H2F*, HF2-, NF4+ (플라즈마 발생)
반응식(5) : H2F* + SiO2 → SiF4 + Si + H2O + H2 (자연산화막 제거)
반응식(6) : HF2- + NH4+ → NH4HF2
반응식(7) : 부산물 → SiF2, H2O, H2, NH3, HF (부산물 제거)
그러나, 전술한 종래의 자연산화막 건식 세정 공정에서는 자연산화막 표면 상에 형성된 폴리머층으로 인하여, 자연산화막 제거 반응이 방해를 받게 되고, 이로 인해, 자연산화막을 완전 제거하기가 어렵다는 문제가 있다.
도 1은 종래의 자연산화막 건식 세정 공정을 실시한 후 에피택셜 실리콘층을 형성시킨 반도체 기판의 SIMS(이차이온 질량분석) 분석 결과로서, 이를 참조하면, 콘택 계면에서 탄소와 산소 등이 불순물이 발견됨을 알 수 있다.
상기 자연산화막 표면에 형성된 폴리머층은 대기 중의 탄소 원자 등으로 인하여 형성된 막으로서, 자연산화막의 제거를 어렵게하여 자연산화막에 의한 콘택저항 증가 등 문제를 유발한다. 특히, 에피택시 형성 공정과 같은 완벽한 자연산화막 제거가 요구되는 공정에서 상기 폴리머층이 문제시되는데, 이것은 에피택시 형성 공정에서는 자연산화막이 완벽하게 제거되어야 기판으로부터 단결정층을 형성할 수 있는데, 상기 폴리머층으로 인하여 자연산화막 제거가 어려워 단결정층이 아닌 다결정실리콘막 또는 비정질실리콘막이 형성되는 문제가 발생하는 것이다. 상기 폴리머층을 제거하기 위해서는 별도의 습식 세정 공정이 요구되고 있으나, 습식 세정의 경우 앞서 설명한 바와 같이, 고집적 소자에 적합하지 못한 여러 문제점들이 있어서, 폴리머층 제거를 위한 방안으로서 적합하지 못하다.
또한, 전술한 종래의 자연산화막 건식 세정 공정에서는 자연산화막 식각시 발생하는 부산물을 제거하기 위해 기판 결과물을 어닐링하거나, 자외선(UV) 또는 적외선(IR) 처리 하는데, 이때 부산물이 제거된 기판 표면이 소수성 표면(Hydrophobic surface)이 되어 대기 중에 노출되는 경우 오염물과 산화제가 쉽게 흡착된다는 문제가 있다. 이로 인해, 자연산화막이 제거된 기판 표면이 다시 오염될 가능성이 크고, 공정 대기시간(Queue time)이 감소된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 자연산화막 상에 형성된 폴리머층으로 인한 자연산화막 제거 공정의 문제 점을 해결할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은, 기판 표면 상에 발생된 자연산화막을 제거하기 위한 반도체 소자의 제조방법으로서, 상기 자연산화막 상에 형성된 폴리머를 O2 플라즈마 가스를 포함한 식각 가스로 제거하는 제1단계; 상기 자연산화막을 불화가스를 포함하는 플라즈마 가스로 건식 세정하는 제2단계; 및 상기 자연산화막 건식 세정시 발생한 부산물을 제거하는 제3단계;를 포함한다.
여기서, 상기 부산물을 제거하는 제3단계는 수소 분위기에서 수행한다.
그리고, 상기 제1, 제2 및 제3단계는 인-시츄(in-situ)로 진행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2은 본 발명에서 사용한 자연산화막 건식 식각 장치를 도시한 그림이다.
본 발명의 자연산화막 제거를 위한 건식 세정 장치는, 진공 유지가 가능한 챔버(200)와, 상기 챔버(200) 내에 설치되어 기판을 적재하는 기판 적재부(210)와, 상기 기판 적재부(210)를 가열 또는 냉각할 수 있는 가열 및 냉각장치(220)와, 상기 챔버 내부의 플라즈마 발생 및 유지를 위한 제1공정가스를 주입하기 위한 제1공정가스 유입부(230)와, 건식 세정 전 폴리머 제거를 위한 O2 가스 공급을 위한 제2공정가스 유입부(240)와, 상기 제1공정가스 및 제2공정가스를 플라즈마화하는 플라 즈마 발생기(250) 및 플라즈마 애플리케이터(applicator)(260), 상기 플라즈마 발생부(250)와 기판(300) 사이에 위치하며 자연산화막의 식각을 위한 제3공정가스를 챔버 내로 유입하는 제3공정가스 유입부(270)와, 어닐링시 및 공정 진행후 챔버(200)의 분위기를 일정하게 유지하기 위해 필요한 제4공정가스를 유입하는 제4공정가스 유입부(280)를 포함한다.
도 2에 도시된 건식 식각 장치를 이용한 본 발명의 자연산화막 제거 공정을 설명하면 다음과 같다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 공지의 공정에 따라 게이트 및 접합영역(미도시)과 같은 하부구조물이 형성된 실리콘기판(300) 상에 층간절연막(310)을 증착하고 상기 층간절연막(310)을 식각하여 콘택이 형성될 기판 영역을 노출시키는 콘택홀(H)을 형성한다. 이때, 상기 노출된 기판(300) 표면에는 자연산화막(320)이 형성되고, 상기 자연산화막(320) 표면에는 대기 중의 탄소와 같은 불순물로 인한 폴리머층(330)이 형성된다.
도 3b를 참조하면, 상기 기판 결과물을 도 2의 식각 챔버 내부의 기판 적재부에 올려놓고, 제2공정가스 유입부로부터 O2 가스를 유입하면서 플라즈마 발생기 및 플라즈마 애플리케이터를 가동하여 플라즈마를 발생시켜 기판 결과물에 O2 플라즈마를 도달시켜 자연산화막(320) 상에 존재하는 폴리머층(330)을 제거한다.
도 3c를 참조하면, 상기 플라즈마 발생기의 가동을 멈춘 상태에서, 제1공정 가스 유입부로 부터 제1공정가스로서 N2 또는 H2 가스를 공급하여 일정 시간 동안 챔버를 퍼지시킨 후, 상기 제1공정가스의 공급을 계속 유지하면서 플라즈마 발생기를 가동시키고, 아울러 제3공정가스 유입부를 통해 불화가스 계열의 식각 가스를 챔버 내에 유입시킨다. 상기 불화가스 계열의 식각 가스는 노출된 기판(300) 표면에 존재하는 자연산화막(320)과 반응하여 자연산화막(320)을 건식 식각하게 되고, 그 반응 결과 부산물(340)들이 발생된다.
여기서, 상기 불화가스 계열의 식각 가스로는 NF3, CF4, ClF3, SF6 및 HF로 구성된 그룹으로 부터 선택되는 어느 하나 이상의 가스를 사용할 수 있다.
도 3d를 참조하면, 상기 플라즈마 발생기를 차단한 상태에서, 제4공정가스 유입부로 부터 H2 가스를 챔버 내에 주입하면서 기판 하부의 가열 및 냉각장치를 가동시켜 상기 부산물(340)들을 제거한다. 이때, 상기 기판(300)의 표면은 수소 처리된 소수성의 표면이 된다.
도 3e는 상기 부산물(340)이 제거된 기판 결과물을 도시한다.
이와 같이, 본 발명은 종래의 건식 세정 공정에서 문제시되었던 폴리머층을 O2 플라즈마 가스로 건식 제거하고, 상기 폴리머층이 제거된 상태에서 그 아래의 자연산화막을 불화가스를 사용하여 건식 세정한다. 이로써, 본 발명은 습식 세정에 따른 제반 문제점 없이 자연산화막의 제거를 방해하는 폴리머층 및 그 아래의 자연산화막 부분을 용이하게 제거할 수 있다.
이에 따라, 본 발명은 고집적 소자에서의 자연산화막 잔류에 의한 콘택저항의 증가 문제나 에피택셜 성장 공정 상의 문제점들을 억제하고, 접합 특성 및 막 특성이 우수한 에피택시 콘택을 형성할 수 있다. 본 발명의 방법은 상기 에피택시 콘택 형성 공정에 한정되지 아니하고 에피택셜 성장 공정을 이용하지 않는 통상적인 랜딩플러그용 콘택홀 형성을 위한 세정 공정 및 게이트산화막 형성 전의 세정 공정이나 메탈 콘택용 콘택홀 형성을 위한 세정 공정 등에도 적용이 가능하다.
또한, 본 발명은 자연산화막 제거시 발생한 부산물들을 수소(H2) 분위기에서 어닐링하여 제거함으로써, 자연산화막이 제거된 기판 표면을 소수성으로 만들 수 있어서 자연산화막 제거 후 기판 표면에 오염물 및 산화제가 다시 흡착되는 것을 방지할 수 있다. 그러므로, 본 발명은 공정의 대기시간(Queue time)을 증가시킬 수 있다.
그리고, 본 발명은 상기 폴리머층(330) 제거 단계, 자연산화막(320) 제거 단계 및 부산물(340) 제거 단계를 동일 챔버(200) 내에서 인-시츄(in-situ)로 진행하므로 공정 진행이 용이하다.
이후, 도시하지는 않았지만, 공지의 후속 공정들을 차례로 진행하여 본 발명에 따른 반도체 소자를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 기판 표면에 형성된 자연산화막을 제거함에 있 어서, 자연산화막의 제거를 방해하는 폴리머층을 O2 플라즈마 가스로 건식 제거하고, 폴리머층이 제거된 상태에서 그 아래의 자연산화막을 불화가스를 사용하여 건식 세정함으로써, 습식 세정에 따른 제반 문제점 없이 폴리머층 및 자연산화막을 용이하게 제거할 수 있다. 이에 따라, 본 발명은 고집적 소자에서의 자연산화막 잔류에 의한 콘택저항의 증가 문제나 에피택셜 성장 공정 상의 문제점들을 억제하고, 접합 특성 및 막 특성이 우수한 콘택을 형성할 수 있다.
아울러, 본 발명은 자연산화막 제거시 발생한 부산물들을 수소 분위기에서 제거함으로써, 기판 표면을 소수성으로 만들 수 있어서 자연산화막 제거 후 기판 표면에 오염물 및 산화제가 다시 흡착되는 것을 억제하고 공정 대기시간(Queue time)을 증가시킬 수 있다.

Claims (3)

  1. 기판 표면 상에 발생된 자연산화막을 제거하기 위한 반도체 소자의 제조방법으로서,
    상기 자연산화막 상에 형성된 폴리머를 O2 플라즈마 가스를 포함한 식각 가스로 제거하는 제1단계;
    상기 자연산화막을 불화가스를 포함하는 플라즈마 가스로 건식 세정하는 제2단계; 및
    상기 자연산화막 건식 세정시 발생한 부산물을 제거하는 제3단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 부산물을 제거하는 제3단계는 수소 분위기에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제1, 제2 및 제3단계는 인-시츄(in-situ)로 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050091180A 2005-09-29 2005-09-29 반도체 소자의 제조방법 KR20070036300A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050091180A KR20070036300A (ko) 2005-09-29 2005-09-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050091180A KR20070036300A (ko) 2005-09-29 2005-09-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070036300A true KR20070036300A (ko) 2007-04-03

Family

ID=38158501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050091180A KR20070036300A (ko) 2005-09-29 2005-09-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070036300A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452693B1 (ko) * 2013-04-09 2014-10-22 주식회사 테스 기판처리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452693B1 (ko) * 2013-04-09 2014-10-22 주식회사 테스 기판처리방법

Similar Documents

Publication Publication Date Title
US8440568B2 (en) Substrate etching method and system
CN100454496C (zh) 清洗衬底表面的方法
US9070635B2 (en) Removing method
US9099299B2 (en) Hard mask removal method
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US8598661B2 (en) Epitaxial process for forming semiconductor devices
KR101305904B1 (ko) 반도체소자 제조방법
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
CN101459116B (zh) 浅沟槽隔离结构的制造方法
US9780000B2 (en) Method for forming spacers for a transitor gate
US7456062B1 (en) Method of forming a semiconductor device
KR100390919B1 (ko) 반도체소자의 제조방법
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
KR100470973B1 (ko) 고밀도 플라즈마 화학기상증착 공정
KR100518228B1 (ko) 반도체 소자의 제조방법
US10879111B1 (en) Dielectric plugs
US7402485B1 (en) Method of forming a semiconductor device
KR20070036300A (ko) 반도체 소자의 제조방법
US20060292883A1 (en) Etching of silicon nitride with improved nitride-to-oxide selectivity utilizing halogen bromide/chlorine plasma
CN105702724B (zh) 半导体器件及其形成方法
CN106298779A (zh) 一种半导体器件及其制造方法、电子装置
US20130095665A1 (en) Systems and methods for processing substrates
KR101078723B1 (ko) 반도체 소자의 제조방법
US11373878B2 (en) Technique for semiconductor manufacturing

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination