KR101256797B1 - 반도체소자 제조방법 - Google Patents
반도체소자 제조방법 Download PDFInfo
- Publication number
- KR101256797B1 KR101256797B1 KR1020120006844A KR20120006844A KR101256797B1 KR 101256797 B1 KR101256797 B1 KR 101256797B1 KR 1020120006844 A KR1020120006844 A KR 1020120006844A KR 20120006844 A KR20120006844 A KR 20120006844A KR 101256797 B1 KR101256797 B1 KR 101256797B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon
- etching
- titanium nitride
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 82
- 239000010703 silicon Substances 0.000 claims abstract description 82
- 238000005530 etching Methods 0.000 claims abstract description 77
- 238000000034 method Methods 0.000 claims abstract description 59
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 54
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 36
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- 229910021529 ammonia Inorganic materials 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 9
- 239000006227 byproduct Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 40
- 238000005259 measurement Methods 0.000 description 23
- 239000010410 layer Substances 0.000 description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 241000723353 Chrysanthemum Species 0.000 description 2
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 150000004761 hexafluorosilicates Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- LXPCOISGJFXEJE-UHFFFAOYSA-N oxifentorex Chemical compound C=1C=CC=CC=1C[N+](C)([O-])C(C)CC1=CC=CC=C1 LXPCOISGJFXEJE-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
높은 식각 선택비를 달성할 수 있는 반도체소자 제조방법이 개시된다. 이러한 반도체소자 제조방법은, 기판에 질화티타늄(TiN) 막을 형성하는 단계와, 질화티타늄(TiN) 막을 패터닝하는 단계와, 패터닝된 질화티타늄(TiN)이 형성된 기판에 실리콘 막을 형성하는 단계, 및 삼불화염소(ClF3) 가스를 이용하여 상기 실리콘 막을 식각하는 단계를 포함하고, 상기 실리콘 막을 식각하는 단계에서는, 상기 질화티타늄(TiN)이 노출되는 경우, 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시킨다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 보다 상세히 높은 식각 선택비를 달성할 수 있는 반도체소자 제조방법에 관한 것이다.
반도체소자는 거의 대부분의 전자기기에 사용되어지고 있다. 특히, 전자기기들이 모바일화, 고성능화가 진행됨에 따라서, 점차로 미세한 패턴형성이 요구되어지고 있다.
특히, 반도체소자는 포토리소그래피에 의해서 웨이퍼에 패턴을 형성함으로써 제조된다. 보다 상세히 웨이퍼에 포토레지스터막을 형성한 후, 이를 노광 및 현상하여 포토레지스터 패턴을 형성하고, 이러한 포토레지스터 패턴을 이용하여 웨이퍼에 형성된 실리콘 막을 식각함으로써 실리콘 막에 의한 반도체 소자들을 제조하게 되는 것이다.
그런데, 이러한 실리콘 막을 식각할 때, 배리어막 또는 전극층 형성을 위한 질화티타늄(TiN) 패턴, 또는 절연막을 구성하는 산화막이 식각되어 불량이 생기는 경우가 발생된다.
보다 상세히, 실리콘(Si) 식각이 가능한 방법은 염화수소(HCl), 브로민화수소(HBr) 등의 가스를 RF 플라즈마 챔버(plasma chamber)에서 이방성 식각하는 방식, 불화규소(SF6)등의 가스를 리모트 플라즈마 소스(RPS)를 통해 등방성 식각하는 방식, 그리고 액상 식각 방법으로 질산, 불산, 초산의 혼합액을 이용하는 등방성 시각, 그리고 KOH 용액을 이용하는 이방성 식각 방법 등이 사용되어 왔다.
액상 식각의 경우 산화막별 식각 선택비가 다르게 나타난다. 이는 산화막 종류별 수소의 농도 및 탄소(carbon)의 농도가 액상 식각률에 영향을 주기 때문이다. 일반적으로 수소 농도가 높을수록 액상에서 식각률이 빠른 것으로 알려져 있다.
그러나, 이러한 방법들은 실리콘 막의 식각시에 아몰퍼스 실리콘 또는 폴리 실리콘과 실리콘 산화막 또는 질화티타늄(TiN) 패턴과의 식각 선택비가 좋지 않아 질화티타늄 패턴이 식각되어 불량을 야기시킬 수 있다.
따라서, 실리콘 막의 식각시에 아몰퍼스 실리콘 또는 폴리 실리콘과 실리콘 산화막 또는 질화티타늄(TiN) 패턴과의 높은 선택비를 갖는 공정에 대한 연구가 진행되고 있다.
따라서, 본 발명이 해결하고자 하는 과제는 높은 식각 선택비를 달성할 수 있는 반도체소자 제조방법을 제공하는 것이다.
이러한 과제를 달성하기 위한 본 발명의 예시적인 일 실시예에 의한 반도체소자 제조방법은, 기판에 질화티타늄(TiN) 막을 형성하는 단계와, 질화티타늄(TiN) 막을 패터닝하는 단계와, 패터닝된 질화티타늄(TiN)이 형성된 기판에 실리콘 막을 형성하는 단계, 및 삼불화염소(ClF3) 가스를 이용하여 상기 실리콘 막을 식각하는 단계를 포함하고, 상기 실리콘 막을 식각하는 단계에서는, 상기 질화티타늄(TiN)이 노출되는 경우, 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시킨다.
이때, 상기 실리콘 막을 식각하는 단계에서, 상기 질화티타늄은 식각되지 않는다.
이와 다르게, 상기 실리콘 막을 식각하는 단계 이전에, 상기 기판을 쿨링챔버로 이송하여, 상기 쿨링 챔버에서 상기 기판의 온도를 낮출 수도 있다.
한편, 상기 실리콘 막을 형성하는 단계 이후, 상기 실리콘 막에 자연적으로 형성되는 실리콘 산화막을 제거하는 단계를 더 포함할 수 있다.
이때, 상기 실리콘 산화막을 제거하는 단계는, 상기 실리콘 산화막에 불화수소(HF) 가스 및 암모니아(NH3) 가스를 공급하는 단계를 포함할 수 있다.
또한, 상기 실리콘 산화막을 제거하는 단계는, 상기 실리콘 산화막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물을, 램프를 이용한 히팅(heating) 방법에 의해 제거하는 단계를 더 포함할 수 있다.
본 발명에 의한 반도체소자 제조방법에 의하면, 질화티타늄(TiN) 패턴이 식각되어 데이지가 가해짐이 없이 아몰퍼스 실리콘 막 또는 폴리 실리콘 막을 식각할 수 있다.
또한, 실리콘 막을 형성한 후, 자연적으로 형성되는 실리콘 산화막을 제거하는 경우, 보다 용이하게 실리콘 막을 식각할 수 있다.
도 1은 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법을 도시하는 순서도이다.
도 2는 도 1에서 도시된 질화티타늄 막을 형성하기 이전, 기판의 일 예를 도시한 단면도이다.
도 3은 도 2에서 도시된 기판에, 도 1에서 도시된 질화티타늄 막을 형성하는 단계 이후를 도시한 단면도이다.
도 4는 도 1에서 도시된 질화티타늄 막을 패터닝하는 단계 이후를 도시한 단면도이다.
도 5는 도 1에서 도시된 실리콘 막을 형성하는 단계 이후를 도시한 단면도이다.
도 6은 도 1에서 도시된 실리콘 산화막을 제거하는 단계 이후를 도시한 단면도이다.
도 7은 도 1에서 도시된 실리콘 막을 식각하는 단계 이후를 도시한 단면도이다.
도 8은 도 7에서 도시된 배리어 막에 콘택 플러그를 형성한 것을 도시한 단면도이다.
도 9는 기판의 온도를 40℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 SEM사진이다.
도 10은 기판의 온도를 60℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 사진이다.
도 11은 기판의 온도를 80℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 사진이다.
도 2는 도 1에서 도시된 질화티타늄 막을 형성하기 이전, 기판의 일 예를 도시한 단면도이다.
도 3은 도 2에서 도시된 기판에, 도 1에서 도시된 질화티타늄 막을 형성하는 단계 이후를 도시한 단면도이다.
도 4는 도 1에서 도시된 질화티타늄 막을 패터닝하는 단계 이후를 도시한 단면도이다.
도 5는 도 1에서 도시된 실리콘 막을 형성하는 단계 이후를 도시한 단면도이다.
도 6은 도 1에서 도시된 실리콘 산화막을 제거하는 단계 이후를 도시한 단면도이다.
도 7은 도 1에서 도시된 실리콘 막을 식각하는 단계 이후를 도시한 단면도이다.
도 8은 도 7에서 도시된 배리어 막에 콘택 플러그를 형성한 것을 도시한 단면도이다.
도 9는 기판의 온도를 40℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 SEM사진이다.
도 10은 기판의 온도를 60℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 사진이다.
도 11은 기판의 온도를 80℃로 유지한 조건에서 실리콘 막을 식각하였을 때, 아몰퍼스 실리콘, 폴리 실리콘 및 질화티타늄의 식각 특성을 도시한 사진이다.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 1은 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법을 도시하는 순서도이다.
도 1을 참조하면, 본 발명의 예시적인 실시예에 의한 반도체소자 제조방법에 의하면, 먼저 기판에 질화티타늄(TiN) 막을 형성한다(단계 S110).
이후, 질화티타늄(TiN) 막을 패터닝한다(단계 S120). 이렇게 패터닝된 질화티타늄 막은 예컨대 상부 도전층과 하부 도전층을 연결하기 위한 콘택홀 또는 반도체 소자의 캐패시터등의 형성에 적용될 수 있다.
이후, 패터닝된 질화티타늄(TiN)이 형성된 기판에 실리콘 막을 형성한다(단계 S130). 상기 실리콘 막은 예컨대, 아몰퍼스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 이러한 실리콘 막은 예컨대 스위칭 소자의 활성층 또는 다이오드 등의 형성을 위해 형성될 수 있다.
이후, 선택적으로, 상기 실리콘 막 상부에 자연적으로 형성되는 실리콘 산화막을 제거할 수 있다(단계 S140). 예컨대 실리콘 기판이 산소에 노출되는 경우, 실리콘 막 상부에 의도하지 않은 실리콘 산화막이 형성될 수 있는데, 이러한 실리콘 산화막을 제거하는 것이 필요하다. 이를 위하여, 상기 실리콘 산화막에 불화수소(HF) 가스 및 암모니아(NH3) 가스를 공급한다.
한편, 이 경우, 상기 실리콘 산화막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물[(NH4)2SiF6(s)]이 생성될 수 있다. 따라서, 이러한 부산물[(NH4)2SiF6(s)]을 히팅하여 제거할 수 있다. 이러한 부산물[(NH4)2SiF6(s)]을 히팅(heating)하기 위하여 예컨대 램프가 사용될 수 있다.
이후, 삼불화염소(ClF3) 가스를 이용하여 상기 실리콘 막을 식각한다(단계 S150). 이렇게 식각된 상기 실리콘 막은 스위칭 소자의 활성층 또는 다이오드로 형성될 수 있다. 한편, 상기 실리콘 막을 식각하는 과정에서, 상기 질화티타늄(TiN)이 노출되는 경우, 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시킨다. -76℃ 보다 낮은 경우, 챔버내의 진공상태에서 예컨대 삼불화염소(ClF3) 가스가 액화될 수 있으며, 70℃ 보다 높은 경우, 상기 질화티타늄 패턴이 식각될 수 있다. 따라서, 상기 실리콘 막을 식각하는 과정에서 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시키는 것이 바람직하다.
상기 기판을 -76℃ 내지 70℃의 범위 내로 유지시키기 위해서, 상기 기판을 지지하는 서셉터 등의 기판 지지대를 이용할 수도 있고, 이와 다르게, 상기 실리콘 막을 형성하기 이전에 쿨링 챔버로 이송하여 상기 기판을 상기 온도 범위로 낮출 수 있다. 이때, 상기 쿨링챔버는 상기 실리콘 막의 식각공정에서 온도 상승을 고려하여 기판의 온도를 상기 온도보다 낮은 온도로 유지시킨다.
이와 같이, 실리콘 식각시에 기판을 -76℃ 내지 70℃의 범위 내로 유지시키는 경우, 질화티타늄(TiN) 패턴이 식각되어 데미지가 가해짐이 없이 아몰퍼스 실리콘 막 또는 폴리 실리콘 막을 식각할 수 있다.
이하, 도 2 내지 도 8을 참조로, 본 실시예에 의한 반도체 제조방법을 보다 상세히 설명한다.
도 2는 도 1에서 도시된 질화티타늄 막을 형성하기 이전, 기판의 일 예를 도시한 단면도이다.
도 2를 참조하면, 기판(S)의 표면에는 예컨대 콘택 패드(CP)가 형성되고 그 상부에 절연막(101)이 형성될 수 있다. 상기 절연막(101)은 단위 소자간의 격리, 또는 다층 배선 구조에서의 층간 분리를 위한 층간절연막을 구성할 수 있다. 또한, 상기 절연막(101)은 콘택홀을 형성하여 상기 콘택 패드(CP)를 노출시킬 수 있다.
한편, 상기 기판(S)은 도시된 형상에 한정되지 않는다. 즉, 기판(S)과 절연막(101) 사이에 다수의 막들이 형성될 수 있으며, 또한 콘택 패드(CP)의 하부에도 많은 막들이 형성될 수 있다.
도 3은 도 2에서 도시된 기판에, 도 1에서 도시된 질화티타늄 막을 형성하는 단계 이후를 도시한 단면도이다.
도 3을 참조하면, 도 2에 의한 기판(S) 상부에 질화티타늄 막(102)을 형성한다. 앞서 설명한 바와 같이 상기 기판(S)은 다수의 막을 포함한 기판일 수도 있다. 예컨대 상기 질화티타늄 막(102)은 염화티타늄(TiCl4) 및 암모니아(NH3)를 사용하는 열(thermal) 화학기상증착(CVD) 공정에 의하여 형성될 수 있다.
보다 상세히, 예를 들면, 먼저 기판(S)을 예열한 다음, 질소(N2) 가스 등을 이용하여 퍼지한다. 다음으로, 반응 가스로서 염화티타늄(TiCl4) 및 암모니아(NH3)를 사용하여 기판(S) 상에 소정의 두께로 질화티타늄 막(102)을 형성한다. 그런 다음, 미반응 가스가 방출되도록 질소(N2) 가스 등을 이용하여 퍼지한 다음, 암모니아(NH3) 가스를 추가적으로 주입하여 형성된 질화티타늄 막(102)에 잔류하는 미반응된 Ti-Cl 결합을 질화(nitridation)시키고, 질화티타늄 막(102)에 잔류할 수 있는 염소(Cl) 등 불순물을 외부로 방출시킨다.
한편, 상기 질화티타늄 막(102)은 비저항을 증가시키기 위해서, 질화티타늄 베이스 막(도시안됨) 및 그 상부에 형성되는 하나 이상의 도전성 캐핑막(도시안됨) 등으로 형성될 수도 있다. 이 경우, 상기 질화티타늄 베이스 막(도시안됨)은 앞서 설명한 방법으로 형성될 수 있으며, 상기 도전성 캐핑막(도시안됨)은 원자층 증착법(ALD)에 의해 형성될 수 있다.
도 4는 도 1에서 도시된 질화티타늄 막을 패터닝하는 단계 이후를 도시한 단면도이다.
도 4를 참조하면, 이러한 질화티타늄 막을 패터닝하여, 예컨대 배리어 막(102a)을 형성한다. 이러한 배리어 막(102a)은, 이후 형성될 콘택 플러그(도 8의 105)를 구성하는 금속, 예컨대 알루미늄(Al)이 상기 절연막으로 확산되는 것을 방지한다.
한편, 캐패시터의 전극을 형성하기 위한 전극막(도시안됨)을 형성할 수도 있다.
도 5는 도 1에서 도시된 실리콘 막을 형성하는 단계 이후를 도시한 단면도이다.
도 5를 참조하면, 배리어 막(102a)이 형성된 상기 기판(S) 상부에 실리콘 막(103)을 형성한다. 예컨대 상기 실리콘 막(103)은 아몰퍼스 실리콘 또는 폴리 실리콘으로 형성될 수 있다. 이러한 실리콘 막(103)은 통상의 화학기상증착(CVD)법을 이용하여 형성될 수 있다.
한편, 이러한 실리콘 막(103)은 쉽게 산화되어 표면에 실리콘 산화막(도시안됨)이 생성될 수 있다. 이와 같이 실리콘 산화막이 생성된 경우, 이를 제거하여야 한다. 왜냐하면, 본 발명에 의한 반도체 제조방법에서 적용되는 실리콘 막을 식각하는 공정에서는 실리콘 산화막과 실리콘 막이 높은 식각비를 갖기 때문이다. 즉, 실리콘 막은 용이하게 식각되는 반면, 실리콘 산화막은 쉽게 식각되지 않기 때문에, 상기 실리콘 막을 패터닝하기 위해 식각할 때, 상기 실리콘 막 상부에 실리콘 산화막이 형성된 경우, 용이하게 식각되지 않기 때문이다.
도 6은 도 1에서 도시된 실리콘 산화막을 제거하는 단계 이후를 도시한 단면도이다.
도 6을 참조하면, 실리콘 산화막(104)을 제거하기 위해서, 상기 실리콘 산화막(104)에 불화수소(HF) 가스(G1) 및 암모니아(NH3) 가스(G1)를 공급함으로써 상기 실리콘 산화막(104)을 제거할 수 있다.
이때의 반응 메커니즘은 다음과 같다.
HF + NH3 --> NH4F
NH4F + SiO2 --> (NH4)2SiF6(s) + 2H2O(g)↑ + 4NH3(g)↑
한편, 기판상에 실리콘 산화막(104)과 불화암모늄(NH4F)이 반응하여 암모늄 헥사플루오르실리케이트((NH4)2SiF6)가 응축막으로 형성되는데, 이러한 응축막은 후열처리에 의해 제거될 수 있다. 즉, 상기 절연막을 일부 제거하는 단계(S180)에서, 추가적으로 상기 산화막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물[(NH4)2SiF6(s)]을 제거할 수 있다. 예컨대, 상기 부산물[헥사플루오르실리케이트 (NH4)2SiF6(s)]은, 램프를 이용한 히팅(heating) 방법에 의해 제거될 수 있다.
이때의 반응 메커니즘은 다음과 같다.
(NH4)2SiF6(s) --> 2NH3(g)↑ + SiF4(g)↑ + 2HF(g)↑
한편, 램프에 의한 히팅시 기판(wafer)의 온도는 150˚C 이상으로 후속의 실리콘 막을 식각하기(도 1의 단계 S150) 전에 기판(S)의 냉각이 필요하다. 이를 위하여, 이후 진행될 실리콘 막 식각 챔버에서 장시간(1~5분) 정도 냉각 할 수도 있지만 이런 방식은 쓰루풋(through-put)을 감소시킨다. 이를 위하여, 실리콘 막 식각 챔버에서 실리콘 막 식각 공정 전에 쿨링 챔버에서 상기 기판을 냉각시킨 후 후속의 실리콘 막 식각 공정을 진행할 수 있다.
이와같이, 자연적으로 형성되는 실리콘 산화막을 제거하는 경우, 보다 용이하게 실리콘 막을 식각할 수 있다.
도 7은 도 1에서 도시된 실리콘 막을 식각하는 단계 이후를 도시한 단면도이다.
도 7을 참조하면, 스위칭 소자의 활성층 또는 다이오드 형성을 위해서 실리콘 막의 존재를 요하는 부분을 제외하고, 실리콘 막을 식각한다.
따라서, 실리콘 막(도 6의 103)의 식각시에는 실리콘 산화막(104) 및 질화 티타늄 패턴(102a)와 실리콘의 고 선택비인 조건이 요구된다.
따라서, 본 실시예에서는, 실리콘 산화막(도 6의 104)이 제거된 상기 실리콘 막(도 6의 103)에 삼불화염소(ClF3) 가스(G2)를 공급하여 상기 상기 실리콘 막(도 6의 103)을 식각한다. 이러한, 삼불화염소(ClF3) 가스를 이용한 식각 등의 기상 식각의 경우 액상식각에서와 같은 수소 및 탄소의 농도에 의존하는 반응 메카니즘이 존재 하지 않으므로 산화막 종류에 관계없이 고 식각비를 가질 수 있다.
이때의 반응 메커니즘은 다음과 같다.
4ClF3 + 3Si --> 2Cl2(g)↑ + 3SiF4(g)↑
또한, 상기 삼불화염소(ClF3) 가스를 공급하기 전에, 상기 삼불화염소(ClF3) 가스를 희석할 수 있으며, 이때, 상기 삼불화염소(ClF3) 가스는 질소(N2) 가스에 의해 희석될 수 있다. 예컨대, 상기 삼불화염소(ClF3) 가스는 1 내지 3000 sccm, 상기 질소(N2) 가스는 100 내지 3000 sccm으로 공급하여 식각을 진행할 수 있다. 예컨대, 상기 실리콘 막(도 6의 103)을 식각하는 공정은, 300m torr 내지 20 torr의 압력하에서 진행될 수 있다.
이때, 상기 질화티타늄(TiN)이 노출되는 경우, 상기 기판(S)은 -76℃ 내지 70℃의 범위 내로 유지시킨다. -76℃ 보다 낮은 경우, 챔버 내의 진공상태에서 예컨대 삼불화염소(ClF3) 가스가 액화될 수 있으며, 70℃ 보다 높은 경우, 상기 질화티타늄 패턴이 식각될 수 있다. 따라서, 상기 실리콘 막을 식각하는 과정에서 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시키는 것이 바람직하다.
도 9를 참조하면, 기판의 온도를 40℃로 유지시키고, 앞서 설명한 식각공정을 진행한 경우, 아몰퍼스 실리콘 및 폴리 실리콘 5000Å 만큼 식각되는 동안에도 질화티타늄막의 두께 변화는 거의 없는 것을 확인할 수 있다. 즉, 질화티타늄은 식각되지 않는다.
도 10을 참조하면, 온도를 60℃로 유지시키고, 앞서 설명한 식각 공정을 진행한 경우, 질화티타늄막의 색상(노란색) 변화가 거의 없는 것을 볼 수 있으며, 식각 전후의 질화티타늄막의 면저항의 변화가 거의 없는 것을 확인할 수 있다.
즉, 좌측 그림은 실리콘 식각공정을 곧바로 진행한 상황이고, 우측 그림은 산화막 제거공정을 진행하고, 이후 실리콘 식각공정을 진행한 상황이다. 상부의 그림은 공정의 진행전의 그림이고, 하부의 그림은 공정 진행후의 그림이다.
실리콘 식각공정을 곧바로 진행한 경우, 면저항은 첫 번째 샘플이 식각공정 전에 28.28Ω/□ 이었고, 식각 후 제1차 측정시 28.49Ω/□, 제2차 측정시 29.28Ω/□, 제3차 측정시 28.90Ω/□으로 측정되었고, 두 번째 샘플이 식각공정 전에 25.96Ω/□ 이었고, 식각 후 제1차 측정시 26.54Ω/□, 제2차 측정시 26.57Ω/□, 제3차 측정시 29.05Ω/□으로 측정되어 변화가 거의 없음을 볼 수 있다.
산화막 제거공정을 진행하고, 이후 실리콘 식각공정을 진행한 경우, 면저항은 첫 번째 샘플이 식각공정 전에 29.02Ω/□ 이었고, 식각 후 제1차 측정시 30.64Ω/□, 제2차 측정시 29.35Ω/□, 제3차 측정시 31.88Ω/□으로 측정되었고, 두 번째 샘플이 식각공정 전에 26.07Ω/□ 이었고, 식각 후 제1차 측정시 27.60Ω/□, 제2차 측정시 27.95Ω/□, 제3차 측정시 27.40Ω/□으로 측정되어 변화가 거의 없음을 볼 수 있다.
도 11을 참조하면, 온도를 80℃로 유지시키고, 앞서 설명한 식각공정을 진행한 경우, 질화티타늄막의 색상(노란색) 변화가 확연한 것을 볼 수 있으며, 식각 전후의 질화티타늄막의 면저항의 변화가 커진 것을 확인할 수 있다.
즉, 좌측 그림은 실리콘 식각공정을 곧바로 진행한 상황이고, 우측 그림은 산화막 제거공정을 진행하고, 이후 실리콘 식각공정을 진행한 상황이다. 상부의 그림은 공정의 진행전의 그림이고, 하부의 그림은 공정 진행후의 그림이다.
실리콘 식각공정을 곧바로 진행한 경우, 면저항은 첫 번째 샘플이 식각공정 전에 28.97Ω/□ 이었고, 식각 후 제1차 측정시 측정이 불가능하였고, 제2차 측정시 36.05Ω/□, 제3차 측정시 37.55Ω/□으로 측정되었고, 두 번째 샘플이 식각공정 전에 42.70Ω/□ 이었고, 식각 후 제1차 측정시 측정이 불가능하였고, 제2차 측정시 53.83Ω/□, 제3차 측정시 측정이 불가능하여 변화가 매우 큰 것을 볼 수 있다.
산화막 제거공정을 진행하고, 이후 실리콘 식각공정을 진행한 경우, 면저항은 첫 번째 샘플이 식각공정 전에 31.16Ω/□ 이었고, 식각 후 제1차 측정시 측정이 불가능하였고, 제2차 측정시 27.09kΩ/□, 제3차 측정시 8.544kΩ/□으로 측정되었고, 두 번째 샘플이 식각공정 전에 26.44Ω/□ 이었고, 측정이 불가능하였다.
한편, 상기 기판(S)을 -76℃ 내지 70℃의 범위 내로 유지시키기 위해서, 상기 기판을 지지하는 서셉터 등의 기판 지지대를 이용할 수도 있고, 이와 다르게, 상기 실리콘 막을 형성하기 이전에, 쿨링 챔버로 이송하여 상기 기판(S)을 상기 온도 범위로 낮출 수 있다. 이때, 상기 쿨링 챔버는 상기 실리콘 막의 식각 공정에서 온도 상승을 고려하여 기판(S)의 온도를 상기 온도보다 낮은 온도로 유지시킨다.
이와 같이, 실리콘 식각시에 기판을 -76℃ 내지 70℃의 범위 내로 유지시키는 경우, 질화티타늄(TiN) 패턴이 식각되어 데이지가 가해짐이 없이 아몰퍼스 실리콘 막 또는 폴리 실리콘 막을 식각할 수 있다.
도 8은 도 7에서 도시된 배리어 막에 콘택 플러그를 형성한 것을 도시한 단면도이다.
도 8을 참조하면, 상기 배리어 막(102a)이 형성된 기판(S)에 도전성이 좋은 금속막(도시안됨)을 형성하고 이를 패터닝하여, 콘택 플러그(105)를 형성한다. 예컨대 상기 콘택 플러그(105)는 알루미늄(Al)으로 형성될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
101: 절연막 102: 질화티타늄(TiN) 막
102a: 배리어(barrier) 막 103: 실리콘 막
104: 실리콘 산화막 105: 콘택 플러그
S; 기판 CP: 콘택 패드
G1: 가스 G2: 가스
102a: 배리어(barrier) 막 103: 실리콘 막
104: 실리콘 산화막 105: 콘택 플러그
S; 기판 CP: 콘택 패드
G1: 가스 G2: 가스
Claims (6)
- 기판에 질화티타늄(TiN) 막을 형성하는 단계;
질화티타늄(TiN) 막을 패터닝하는 단계;
패터닝된 질화티타늄(TiN)이 형성된 기판에 실리콘 막을 형성하는 단계; 및
삼불화염소(ClF3) 가스를 이용하여 상기 실리콘 막을 식각하는 단계를 포함하고,
상기 실리콘 막을 식각하는 단계에서, 상기 질화티타늄(TiN)이 노출되는 경우, 상기 기판은 -76℃ 내지 70℃의 범위 내로 유지시키는 것을 특징으로 하는 반도체소자 제조방법. - 제1항에 있어서, 상기 실리콘 막을 식각하는 단계에서,
상기 질화티타늄은 식각되지 않는 것을 특징으로 하는 반도체소자 제조방법. - 제1항에 있어서, 상기 실리콘 막을 식각하는 단계 이전에,
상기 기판을 쿨링챔버로 이송하여, 상기 쿨링 챔버에서 상기 기판의 온도를 낮추는 것을 특징으로 하는 반도체소자 제조방법. - 제1항에 있어서, 상기 실리콘 막을 형성하는 단계 이후,
상기 실리콘 막에 자연적으로 형성되는 실리콘 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법. - 제4항에 있어서, 상기 실리콘 산화막을 제거하는 단계는,
상기 실리콘 산화막에 불화수소(HF) 가스 및 암모니아(NH3) 가스를 공급하는 단계를 포함하는 것을 특징으로 하는 반도체소자 제조방법. - 제5항에 있어서, 상기 실리콘 산화막을 제거하는 단계는,
상기 실리콘 산화막과 상기 불화수소(HF) 가스 및 상기 암모니아(NH3) 가스가 반응하여 생성된 부산물을, 램프를 이용한 히팅(heating) 방법에 의해 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120006844A KR101256797B1 (ko) | 2012-01-20 | 2012-01-20 | 반도체소자 제조방법 |
| PCT/KR2012/010508 WO2013085290A1 (ko) | 2011-12-07 | 2012-12-06 | 반도체소자 제조방법 |
| TW101146102A TWI489551B (zh) | 2011-12-07 | 2012-12-07 | 製造具有微小圖案之半導體元件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120006844A KR101256797B1 (ko) | 2012-01-20 | 2012-01-20 | 반도체소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101256797B1 true KR101256797B1 (ko) | 2013-04-22 |
Family
ID=48443545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120006844A KR101256797B1 (ko) | 2011-12-07 | 2012-01-20 | 반도체소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101256797B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210031414A (ko) * | 2019-09-11 | 2021-03-19 | 주식회사 테스 | 기판 처리 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329285B1 (en) | 1998-08-10 | 2001-12-11 | Sony Corporation | Plug fabricating method |
| KR20070036948A (ko) * | 2005-09-30 | 2007-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20100105398A (ko) * | 2009-03-19 | 2010-09-29 | 도쿄엘렉트론가부시키가이샤 | 기판의 에칭 방법 및 시스템 |
-
2012
- 2012-01-20 KR KR1020120006844A patent/KR101256797B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329285B1 (en) | 1998-08-10 | 2001-12-11 | Sony Corporation | Plug fabricating method |
| KR20070036948A (ko) * | 2005-09-30 | 2007-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR20100105398A (ko) * | 2009-03-19 | 2010-09-29 | 도쿄엘렉트론가부시키가이샤 | 기판의 에칭 방법 및 시스템 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210031414A (ko) * | 2019-09-11 | 2021-03-19 | 주식회사 테스 | 기판 처리 방법 |
| KR102599015B1 (ko) | 2019-09-11 | 2023-11-06 | 주식회사 테스 | 기판 처리 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101305904B1 (ko) | 반도체소자 제조방법 | |
| US10510518B2 (en) | Methods of dry stripping boron-carbon films | |
| US7368394B2 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| US9299581B2 (en) | Methods of dry stripping boron-carbon films | |
| KR970011134B1 (ko) | 반도체 소자 제조 공정 | |
| US20170186616A1 (en) | Spacers with Rectangular Profile and Methods of Forming the Same | |
| US20070202700A1 (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
| JP2004336029A (ja) | 電界効果トランジスタのゲート構造の製造方法 | |
| CN111279460B (zh) | 干式蚀刻方法 | |
| KR101256797B1 (ko) | 반도체소자 제조방법 | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| US10937659B2 (en) | Method of anisotropically etching adjacent lines with multi-color selectivity | |
| TWI489551B (zh) | 製造具有微小圖案之半導體元件的方法 | |
| JP2000022096A (ja) | 半導体素子の製造方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| US20100167538A1 (en) | Method for removing native oxide remaining on a surface of a semiconductor device during manufacturing | |
| KR100616187B1 (ko) | 반도체 소자의 절연막 형성 방법 | |
| TW202338975A (zh) | 使用類金屬或金屬之基於氟碳化合物之沉積的選擇性蝕刻 | |
| US9653282B2 (en) | Silicon-containing substrate cleaning procedure | |
| JP2000003901A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR20070036300A (ko) | 반도체 소자의 제조방법 | |
| KR20090077581A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20050028511A (ko) | 게이트 전극의 형성 방법 | |
| JP2002521819A (ja) | 未ドープ二酸化ケイ素に対して選択的に高密度プラズマエッチング器でドープ二酸化ケイ素をエッチングする方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170308 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 8 |