KR20100105398A - 기판의 에칭 방법 및 시스템 - Google Patents

기판의 에칭 방법 및 시스템 Download PDF

Info

Publication number
KR20100105398A
KR20100105398A KR1020100021690A KR20100021690A KR20100105398A KR 20100105398 A KR20100105398 A KR 20100105398A KR 1020100021690 A KR1020100021690 A KR 1020100021690A KR 20100021690 A KR20100021690 A KR 20100021690A KR 20100105398 A KR20100105398 A KR 20100105398A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon
oxide film
substrate
Prior art date
Application number
KR1020100021690A
Other languages
English (en)
Other versions
KR101165970B1 (ko
Inventor
하지메 우가진
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100105398A publication Critical patent/KR20100105398A/ko
Application granted granted Critical
Publication of KR101165970B1 publication Critical patent/KR101165970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제) 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 방법에 있어서, 콘택트 저항을 낮출 수 있는 에칭 방법을 제공한다.
(해결 수단) 할로겐 원소를 포함하는 가스 및, 염기성 가스를 기판(W)상에 공급하여, 실리콘 산화막에 할로겐 원소를 포함하는 가스 및 염기성 가스를 화학 반응시킨 응축층(105)을 생성해, 실리콘 산화막(104)을 에칭한다. F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 기판(W)상에 공급하여, 실리콘 에칭 가스에 의해 기판(W)상의 실리콘을 에칭한다. 실리콘 산화막(104)의 에칭 및 실리콘의 에칭 후, 기판(W)상의 응축층(105)을 가열하여 제거한다.

Description

기판의 에칭 방법 및 시스템{SUBSTRATE ETCHING METHOD AND SYSTEM}
본 발명은, 실리콘 표면에 실리콘 산화막이 형성된 기판을 에칭하는 에칭 방법 및 장치에 관한 것으로, 특히 콘택트공(孔) 바닥의 실리콘 표면상에 형성되는 자연 산화막을 에칭하는 에칭 방법 및 시스템에 관한 것이다.
집적 회로의 대표적인 디바이스인 트랜지스터를 제조함에 있어서, 소스·드레인의 실리콘 영역 및, 다결정 실리콘의 게이트 전극상의 층간 절연막에, 전극 인출용의 콘택트공을 개구하는 공정이 필요해진다. 실리콘 표면과 금속 전극을 전기적으로 접속할 수 있도록, 콘택트공은 다음 공정에서 텅스텐이나 다결정 실리콘 등의 도전성 재료로 메워진다.
그런데, 산소를 포함하는 분위기 중에 실리콘을 방치해 두면, 실리콘 표면상에 얇게 자연 산화막이 형성되는 것이 알려져 있다. 콘택트와 실리콘 표면과의 사이에 자연 산화막이 존재하면, 콘택트의 저항이 증대하여, 집적 회로의 고속화를 방해한다. 이 때문에, 콘택트공을 도전성 재료로 메우기 전에 자연 산화막을 제거할 필요가 있다.
자연 산화막을 제거하는 방법으로서, 특허문헌 1에는, CF계의 가스를 플라즈마화하여, 에천트(etchant; 라디칼/이온)를 이용하여 자연 산화막을 에칭하는 방법이 개시되어 있다. 그러나, 플라즈마화한 에천트를 이용한 에칭 방법에 있어서는, 에칭 레이트가 매우 높고, 실리콘 표면상에 얇게 형성되는 자연 산화막의 에칭량을 제어할 수 없다는 문제나, 다른 실리콘 산화막 예를 들면 콘택트공을 형성하고 있는 CVD 실리콘 산화막이 크게 깎여 버려, 형상이 바뀌어 버린다는 문제가 있다. 또한, 자연 산화막의 하측의 실리콘에도 대미지를 준다는 문제도 있어, 에칭 손상층을 제거하기 위한 추가적인 에칭 공정이 필요해진다.
이 문제를 해결하기 위해, 특허문헌 2 및 특허문헌 3에는, 에칭 가스를 플라즈마화시키지 않고 자연 산화막의 등의 얇은 실리콘 산화막을 에칭하는 방법이 개시되어 있다. 이러한 에칭 방법은, 실리콘 산화막의 표면에 HF 가스 및 NH3 가스를 포함하는 혼합 가스를 공급하여, 실리콘 산화막과 혼합 가스를 화학 반응시켜, 실리콘 산화막을 변질시켜서 응축층을 생성시키는 응축층 생성 공정과, 응축층을 가열하여 승화시키는 가열 공정을 구비한다. 이 에칭 방법은, COR(Chemical Oxide Removal) 처리(화학적 산화물 제거 처리)라고 불린다. 에칭 레이트가 낮고, 얇은 실리콘 산화막의 에칭량을 제어하는 데에 적합하기 때문에, 최근 자연 산화막 등의 에칭에 많이 사용되고 있다.
일본공개특허공보 평2-119134호 일본공개특허공보 2007-180418호 일본특허 제2501295호 일본공개특허공보 2003-23000호
그러나, COR 처리에 의해 콘택트공의 저부의 자연 산화막을 에칭하면, 자연 산화막을 제거했음에도 불구하고, 콘택트 저항이 높아지는 일이 있었다. 콘택트의 저항은 웨트 에칭(BHF)과 비교하여 101∼5배 정도로 커지는 일도 있었다.
발명자는, 콘택트 저항이 증대되는 원인을 조사했다. 그 결과, 콘택트 저항이 증대되는 원인은, 실리콘에 주입된 카본 및, 플라즈마에 의한 실리콘 단결정 기판의 대미지에 있음을 발견했다. 카본은 층간 절연막을 드라이 에칭할 때의 CF계의 가스나 포토레지스트막 중의 카본에 유래한다.
웨트 에칭(BHF)에서는, 실리콘을 다소 깎기 때문에, 카본층 및 실리콘 단결정 대미지층도 제거할 수 있어, 콘택트 저항도 낮아진다고 생각된다. COR 처리를행하는 드라이 에칭 방법에서는, 실리콘을 전혀 깎을 수 없기 때문에, 카본층도 그대로 남아 있어, 이것이 원인이 되어 콘택트 저항이 높아진다고 생각된다.
특허문헌 4에는, 실리콘 내부의 고(高)저항층(SiC나 SiOχ)을 제거하는 방법이 개시되어 있어, 플라즈마 에칭에 의해 콘택트홀을 형성한 후, 동일 챔버 내에서 연속하여 H2 플라즈마 처리를 행하고 있다. H2 플라즈마가 실리콘을 에칭하기 때문에, 콘택트공 바닥의 실리콘 내부의 고저항층을 제거할 수 있다. 그러나, 실리콘에 주입된 카본을 제거할 수 있었다고 해도, H2 플라즈마를 이용하고 있기 때문에, 플라즈마에 의한 실리콘의 대미지가 남아 버린다.
특허문헌 4의 발명에 있어서는, 플라즈마 에칭 후에 추가로 웨트 에칭을 행하고 있기 때문에, 산화막과 동시에 대미지층도 제거되기 때문에, 대미지층이 문제가 되는 일은 없다. 그러나, 전술한 바와 같이, COR 처리는 실리콘을 전혀 에칭하지 않기 때문에, 특허문헌 4의 플라즈마 에칭 후에 COR 처리를 행하여도, 플라즈마에 의한 실리콘의 대미지는 남아 버리게 된다. 따라서, COR에 의한 드라이 에칭 외에 별도 실리콘을 웨트 에칭하는 프로세스가 필요하게 되어 버린다.
그래서, 본 발명은, 콘택트 저항을 낮출 수 있는 새로운 에칭 방법 및 시스템을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 일 형태는, 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 방법으로서, 할로겐 원소를 포함하는 가스 및, 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해, 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 공정과, F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 기판상에 공급하여, 실리콘 에칭 가스에 의해 실리콘을 에칭하는 실리콘 에칭 공정과, 상기 실리콘 산화막 에칭 공정 및 상기 실리콘 에칭 공정의 종료 후, 기판상의 상기 응축층을 가열하여 제거하는 응축층 제거 공정을 구비하는 에칭 방법이다.
본 발명의 다른 형태는, 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 에칭 시스템으로서, 기판이 올려놓여지는 재치대를 갖는 처리 용기와, 할로겐 원소를 포함하는 가스, 염기성 가스, 그리고 F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 상기 처리 용기에 도입하는 가스 도입 라인과, 상기 처리 용기 내로부터 가스를 배기하는 배기 라인을 구비하는 드라이 에칭 장치와, 기판을 가열하는 열처리 장치를 구비하고, 상기 드라이 에칭 장치에 있어서, 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해 실리콘 산화막을 에칭하고, 상기 실리콘 에칭 가스를 기판상에 공급하여, 상기 실리콘 에칭 가스에 의해 실리콘을 에칭하고, 상기 열처리 장치에 있어서, 기판상의 상기 응축층을 가열하여 제거하는 에칭 시스템이다.
본 발명의 또 다른 형태는, 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 에칭 시스템의 제어부에 의해 실행되는 것이 가능한 프로그램이 기록된 기록 매체로서, 상기 프로그램은 상기 제어부에 의해 실행됨으로써, 상기 에칭 시스템에, 할로겐 원소를 포함하는 가스 및, 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해, 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 공정과, F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 기판상에 공급하여, 실리콘 에칭 가스에 의해 실리콘을 에칭하는 실리콘 에칭 공정과, 상기 실리콘 산화막 에칭 공정 및 상기 실리콘 에칭 공정의 종료 후, 기판상의 상기 응축층을 가열하여 제거하는 응축층 제거 공정을 행하게 하는 기록 매체이다.
본 발명에 의하면, 웨트 에칭과 동일하게 실리콘에 주입된 카본층을 제거할 수 있기 때문에, 콘택트 저항을 낮출 수 있다. 실리콘을 에칭할 때, 실리콘의 표면상의 실리콘 산화막과 HF/NH3에 의한 반응·에칭으로 실리콘 산화막이 변질된 응축층이 형성되지만, F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스는 응축층을 투과하기 때문에, 응축층의 하측의 실리콘도 에칭할 수 있다. 또한, 가스를 이용한 드라이 에칭이기 때문에, 웨트 에칭의 워터 마크(용액이 증발했을 때 파티클이 집약된 상태)가 발생하는 것도 방지할 수 있다.
도 1은 본 발명의 제1 및 제2 실시 형태의 에칭 방법을 실행하는 것이 가능한 에칭 시스템을 개략적으로 나타내는 평면도이다.
도 2는 드라이 에칭 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 3은 열처리 장치의 일 예를 개략적으로 나타내는 단면도이다.
도 4(a)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(b)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(c)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(d)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(e)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(f)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 4(g)는 본 발명의 제1 실시 형태의 에칭 방법의 일 예를 나타내는 공정도이다.
도 5는 본 발명의 제1 실시 형태의 에칭 방법에 있어서의 챔버 내의 압력, 가스의 공급 타이밍을 나타내는 타이밍 차트이다.
도 6은 참고예에 따른 실리콘 산화물의 제거 방법에 따른 경우의, 자연 산화막 제거 후의 웨이퍼의 확대 단면도이다.
도 7은 본 발명의 제1 실시 형태의 에칭 방법의, 자연 산화막 제거 후의 웨이퍼의 확대 단면도이다.
도 8은 응축층이 있는 경우와 없는 경우에 폴리실리콘의 에칭량을 비교한 그래프이다.
도 9는 열산화막, 산화 실리콘계 절연막 및 폴리실리콘의 에칭량을 비교하는 그래프이다.
도 10은 에칭 시간과 열산화막(T-Ox) 및 폴리실리콘(Poly-Si)의 에칭량과의 관계를 나타내는 그래프이다.
도 11은 제2 실시 형태의 드라이 에칭 방법에 있어서의 챔버 내부의 압력, 가스의 공급 타이밍을 나타내는 타이밍 차트이다.
도 12는 에칭 시간과 실리콘 산화막(열산화막)의 에칭량과의 관계를 나타내는 그래프이다.
도 13은 에칭 시간과 실리콘(폴리실리콘)의 에칭량과의 관계를 나타내는 그래프이다.
도 14는 본 발명의 실시형태의 변형예를 나타내는 도이다.
이하, 첨부 도면에 기초하여 본 발명의 일 실시 형태의 에칭 방법 및 장치를 설명한다. 이 설명에 있어서, 참조하는 도면 전체에 걸쳐서, 동일한 부분에 대해서는 동일한 참조 부호를 붙인다.
＜본 발명의 일 실시 형태의 에칭 시스템＞
도 1은 실시 형태의 에칭 시스템(100)을 나타낸다. 에칭 시스템(100)은, 피(被)처리체, 본 실시 형태에서는 반도체 웨이퍼(이하, 단순히 웨이퍼라고 함)를 반입·반출하는 반입출부(1)와, 반입출부(1)에 인접하여 형성되는 로드록실(2)과, 웨이퍼에 드라이 에칭 처리를 행하는 드라이 에칭 장치(3)와, 드라이 에칭 처리가 종료된 후, 웨이퍼에 가열 처리를 행하는 열처리 장치(4)와, 에칭 시스템(100)의 각부를 제어하는 제어부(5)를 갖는다.
본 실시 형태의 에칭 시스템(100)에 있어서, 로드록실(2), 드라이 에칭 장치(3) 및, 열처리 장치(4)가 2개씩 형성된다. 이들 로드록실(2), 드라이 에칭 장치(3) 및, 열처리 장치(4)는, 반입출부(1)에 대하여, 로드록실(2), 열처리 장치(4) 및, 드라이 에칭 장치(3)의 순으로 일직선으로 배치된다. 반입출부(1)와 로드록실(2)과의 사이, 로드록실(2)과 열처리 장치(4)와의 사이, 열처리 장치(4)와 드라이 에칭 장치(3)와의 사이에는 게이트 밸브(도시하지 않음)가 형성된다. 게이트 밸브에 의해, 반입출부(1)와 로드록실(2)과의 사이, 로드록실(2)과 열처리 장치(4)와의 사이, 열처리 장치(4)와 드라이 에칭 장치(3)와의 사이가 개폐 가능해진다.
반입출부(1)는, 웨이퍼를 반송 가능한 반송 기구(도시하지 않음)가 배치되는 반송실(11)을 갖는다. 반송실(11)의 길이 방향의 측부에는, 재치대(holding stage; 12)가 형성된다. 재치대(12)는, 복수, 본 실시 형태에서는 3개 형성된다. 이들 재치대(12)에는, 웨이퍼를 복수 나란히 수용 가능한 웨이퍼 캐리어(C)가 올려놓여진다. 반송실(11)의 짧은 쪽 방향의 측부에는, 예를 들면, 웨이퍼를 회전시켜 편심량을 광학적으로 구하여 위치 맞춤을 행하는 오리엔터(orienter; 13)가 형성된다. 반송실(11)에 배치된 반송 기구는, 웨이퍼 캐리어(C), 오리엔터(13) 및, 2개의 로드록실(2)의 사이에서 웨이퍼를 예를 들면 1장씩 반송한다.
로드록실(2)은, 내부의 압력을 대기 상태와 진공 상태로 전환이 가능하게 구성되고, 내부에는 반송 기구(도시하지 않음)가 배치된다.
웨이퍼를 반송실(11)로부터 로드록실(2)로 반송할 때에는, 로드록실(2)의 내부의 압력을 대기 상태로 하고, 반송실(11)측의 게이트 밸브를 연다. 이어서, 반송실(11) 내에 배치된 반송 기구를 이용하여, 웨이퍼를 로드록실(2) 내에 배치된 반송 기구로 인수인도한다.
웨이퍼를 로드록실(2)로부터 드라이 에칭 장치(3)로 반송할 때에는, 반송실(11)측의 게이트 밸브를 닫고, 로드록실(2)의 내부의 압력을, 열처리 장치(4)의 내부 및 드라이 에칭 장치의 내부의 압력과 동등한 압력(진공 상태)으로 한다. 이어서, 열처리 장치(4)측의 게이트 밸브 및, 열처리 장치(4)와 드라이 에칭 장치(3)와의 사이의 게이트 밸브를 연다. 이어서, 로드록실(2) 내에 배치된 반송 기구를 이용하여, 웨이퍼를 로드록실(2)로부터 열처리 장치(4)를 통과하여 드라이 에칭 장치(3)로 반송한다.
웨이퍼를 열처리 장치(4)로부터 로드록실(2)로 반송할 때에는 열처리 장치(4)측의 게이트 밸브를 열고, 로드록실(2) 내에 배치된 반송 기구를 이용하여, 웨이퍼를 열처리 장치(4)로부터 로드록실(2)로 반송한다.
드라이 에칭 처리 및, 열처리를 끝낸 웨이퍼를 로드록실(2)로부터 반송실(11)로 되돌릴 때에는, 반송실(11)측 및 열처리 장치(4)측의 게이트 밸브를 닫고, 로드록실(2) 내부의 압력을 반송실(11) 내부의 압력과 동등한 압력(대기 상태)으로 한다. 이어서, 반송실(11)측의 게이트 밸브를 열고, 웨이퍼를 로드록실(2) 내에 배치된 반송 기구로부터 반송실(11) 내에 배치된 반송 기구로 인수인도한다.
도 2는, 드라이 에칭 장치(3)의 일 예를 개략적으로 나타내는 단면도이다. 도 2에 나타내는 바와 같이, 드라이 에칭 장치는, 웨이퍼(W)를 수용하는 밀폐 구조의 챔버(31)를 구비하고 있으며, 챔버(31) 내에는, 웨이퍼(W)가 수평 상태로 올려놓여지는 재치대(32)가 형성된다. 재치대(32)에는, 웨이퍼(W)를 냉각하거나, 가열하거나 하여 소정의 온도로 조절하는 온도 조절 기구(33)가 형성된다. 챔버(31)의 측벽에는 열처리 장치(4)와의 사이에서 웨이퍼(W)를 반입·반출하기 위한 반입출구(도시하지 않음)가 형성된다.
드라이 에칭 장치(3)에는, 챔버(31) 내에 에칭 가스로서 불화 수소(HF) 가스를 공급하는 HF 가스 공급 라인(34a), 암모니아(NH3) 가스를 공급하는 NH3 가스 공급 라인(34b), 불소(F2) 가스를 공급하는 F2 가스 공급 라인(34c), 불활성 가스로서 질소(N2) 가스를 공급하는 N2 가스 공급 라인(34d) 및, 아르곤(Ar) 가스를 공급하는 Ar 가스 공급 라인(34e)이 접속된다.
HF 가스 공급 라인(34a)의 일단(一端)은, 개폐 및 HF 가스의 공급 유량의 조절이 가능한 유량 조절 밸브(35a)를 통하여 HF 가스 공급원(36a)에 접속된다. 마찬가지로, NH3 가스 공급 라인(34b)의 일단은 유량 조절 밸브(35b)를 통하여 NH3 가스 공급원(36b)에, F2 가스 공급 라인(34c)의 일단은 유량 조절 밸브(35c)를 통하여 F2 가스 공급원(36c)에, N2 가스 공급 라인(34d)의 일단은 유량 조절 밸브(35d)를 통하여 N2 가스 공급원(36d)에, Ar 가스 공급 라인(34e)의 일단은 유량 조절 밸브(35e)를 통하여 Ar 가스 공급원(36e)에 접속된다.
챔버(31)의 천벽(天壁)에는 샤워 헤드(37)가 형성된다. HF 가스 공급 라인(34a), NH3 가스 공급 라인(34b), F2 가스 공급 라인(34c), N2 가스 공급 라인(34d) 및, Ar 가스 공급 라인(34e)의 각각의 타단(他端)은, 샤워 헤드(37)에 접속된다. HF 가스, NH3 가스, F2 가스, N2 가스 및, Ar 가스는, 샤워 헤드(37) 내의 확산 공간(37a)에 공급되어, 재치대(32)에 면하여 형성된 복수의 가스 토출공(37b)을 통하여 챔버(31) 내부의 처리 공간(31a)으로 토출된다.
챔버(31)의 저벽에는 배기 라인(38a)이 접속된다. 배기 라인(38a)에는, 압력 컨트롤러(38b) 및, 강제 배기를 행하기 위한 배기 펌프(38c)가 형성된다. 챔버(31) 내부의 압력은, 배기 펌프(38c)를 작동시키면서, 압력 컨트롤러(38b)를 조정함으로써 소정의 감압 상태로 제어하는 것이 가능하게 되어 있다.
도 3은 열처리 장치(4)의 일 예를 개략적으로 나타내는 단면도이다. 도 3에 나타내는 바와 같이, 열처리 장치(4)는, 웨이퍼(W)를 수용하는 밀폐 구조의 챔버(41)를 구비하고 있으며, 챔버(41) 내에는, 웨이퍼(W)가 수평 상태로 올려놓여지는 재치대(42)가 형성된다. 재치대(42)에는 웨이퍼(W)를 소정의 온도로 가열하기 위한 히터(43)가 형성된다. 챔버(41)의 측벽에는, 드라이 에칭 장치(3)와의 사이에서 웨이퍼(W)를 반입·반출하기 위한 반입출구(도시하지 않음)와, 로드록실(2)과의 사이에서 웨이퍼(W)를 반입·반출하기 위한 반입출구(도시하지 않음)가 형성된다.
열처리 장치(4)에는, 챔버(41) 내에 분위기 가스로서의 불활성 가스, 예를 들면 N2 가스를 공급하는 N2 가스 공급 라인(44)이 접속된다. N2 가스 공급 라인(44)의 일단은, 개폐 및 N2 가스의 공급 유량의 조절이 가능한 유량 조절 밸브(45)를 통하여 N2 가스 공급원(46)에 접속된다.
챔버(41)의 천벽에는, 샤워 헤드(47)가 형성된다. N2 가스 공급 라인(44)의 타단은, 샤워 헤드(47)에 접속된다. N2 가스는, 샤워 헤드(47) 내의 확산 공간(47a)에 공급되어, 재치대(42)에 면하여 형성된 복수의 가스 토출공(47b)을 통하여 챔버(41) 내부의 처리 공간(41a)으로 토출된다.
챔버(41)의 저벽에는, 배기 라인(48a)이 접속된다. 배기 라인(48a)에는, 압력 컨트롤러(48b) 및, 강제 배기를 행하기 위한 배기 펌프(48c)가 형성된다. 챔버(41) 내부의 압력은, 배기 펌프(48c)를 작동시키면서, 압력 컨트롤러(48b)를 조정함으로써 소정의 감압 상태로 제어하는 것이 가능하게 되어 있다.
제어부(5)는, 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(51)와, 오퍼레이터가 에칭 시스템(100)을 관리하기 위해 코맨드로 입력 조작 등을 행하는 키보드나, 에칭 시스템(100)의 가동 상태를 가시화하여 표시하는 디스플레이 등을 포함하는 유저 인터페이스(52)와, 에칭 시스템(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램이나 각종 데이터 및, 처리 조건에 따라서 에칭 시스템(100)에 처리를 실행시키기 위한 프로그램, 즉 레시피가 격납된 기억부(53)를 구비한다.
레시피는 기억부(53) 안의 기억 매체에 기억된다. 기억 매체는, 하드디스크라도 좋고, CD-ROM, DVD, 플래시 메모리 등의 가반성(可搬性)인 것이라도 좋다. 또한, 다른 장치로부터 예를 들면 전용 회선을 통하여 레시피가 적절히 전송되도록 해도 좋다. 필요에 따라서, 임의의 레시피를 유저 인터페이스(52)로부터의 지시 등으로 기억부(53)로부터 불러내어, 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어하에서 에칭 시스템(100)이 드라이 에칭 처리를 행한다.
＜본 발명의 제1 실시 형태의 드라이 에칭 방법 및, 이 드라이 에칭 방법을 편입한 반도체 장치의 제조 방법＞
다음으로, 본 발명의 일 실시 형태에 따른 드라이 에칭 방법을 설명한다. 도 4(a) 내지 도 4(g)는, 드라이 에칭 방법을 편입한 반도체 장치의 제조 방법의 일 예를 나타낸다. 이 예에서는, 본 실시 형태의 드라이 에칭 방법을 반도체 웨이퍼, 예를 들면 실리콘 기판에 도달하는 콘택트공 저부의 클리닝에 적용한 예를 나타낸다. 단, 실리콘 기판에 도달하는 콘택트공 저부의 클리닝에만 적용되는 것은 아니고, 예를 들면, 실리콘, 또는 폴리실리콘을 포함하는 도전체층에 도달하는 콘택트공의 형성이나, 이러한 콘택트공의 저부의 클리닝에도 적용할 수 있다.
우선, 도 4(a)에 나타내는 바와 같이, 웨이퍼(실리콘 기판)(W)상에, 예를 들면 산화 실리콘계의 절연막, 예를 들면 BPSG로 이루어지는 층간 절연막(102)을 형성한다. 이어서, 층간 절연막(102)상에 포토레지스트를 도포하여, 포토레지스트막(103)을 형성한다. 이어서, 포토레지스트막(103)에, 포토리소그래피 기술을 이용하여 콘택트공의 패턴에 대응한 창(103a)을 형성한다.
다음으로, 도 4(b)에 나타내는 바와 같이, 포토레지스트막(103)을 마스크로 이용하여, 예를 들면 CF계의 에칭 가스를 사용하여 층간 절연막(102)을 드라이 에칭하고, 층간 절연막(102)에 콘택트공(102a)을 형성한다.
다음으로, 도 4(c)에 나타내는 바와 같이, 포토레지스트막(103)을 예를 들면 애싱하여, 제거한다. 이때, 콘택트공(102a)의 바닥에 노출된 웨이퍼(W)의 표면에는, 자연 산화막(SiO2막)(104)이 형성된다.
다음으로, 도 4(d)에 나타내는 바와 같이, 자연 산화막(104)이 형성된 웨이퍼(W)를, 도 1에 나타낸 에칭 시스템(100)에 반입하여, 드라이 에칭 장치(3)에 있어서 콘택트공(102a)의 저부의 클리닝(자연 산화막(104)의 드라이 에칭)을 행한다.
이때, 본 실시 형태에 있어서는, 다음과 같이 하여 콘택트공(102a)의 바닥의 클리닝을 행한다. 도 5는, 클리닝에 있어서의 챔버 내부의 압력, 가스의 공급 타이밍의 타이밍 차트의 일 예를 나타낸다.
우선, 도 4(c)에 나타낸 자연 산화막(104)이 형성된 웨이퍼(W)를 드라이 에칭 장치(3)의 챔버(31) 내로 반입한다. 다음으로, 챔버(31) 내에 N2 가스를 예를 들면 유량 1000sccm 및, Ar 가스를 예를 들면 유량 200sccm으로 공급하고, 챔버(31) 내부의 압력을 예를 들면 2000mTorr, 웨이퍼(W)의 온도를 예를 들면 40℃로 한다. 이 상태를 예를 들면 60초간 유지한다(Step 1). N2 가스나 Ar 가스는 나중에 공급되는 HF 가스 및 NH3 가스를 희석하기 위해 사용된다. N2 가스나 Ar 가스가 적으면, 샤워 헤드(37) 안에서 HF 가스와 NH3 가스가 반응하여 NH4F가 생성되어, NH4F가 가스공을 막아버릴 우려가 있다.
다음으로, N2 가스의 유량을 1000sccm에서 500sccm으로 저하시키고, 새로이 NH3 가스를 예를 들면 유량 40sccm으로 공급한다. 이 상태를 예를 들면 30초간 유지한다(Step 2). HF 가스보다도 앞에 NH3 가스를 웨이퍼(W)상에 공급하는 것은, 웨이퍼(W)에 NH3 가스를 먼저 흡착시키기 위해서이다. 이에 따라, BPSG 등의 HF 가스에 반응하는 막을 보호할 수 있다.
다음으로, N2 가스의 공급을 멈추고, Ar 가스의 유량을 200sccm에서 34sccm으로 저하시키고, 챔버(31) 내부의 압력을 예를 들면 40mTorr로 감압한다. 이 상태를 예를 들면 10초간 유지한다(Step 3). Step 3은, Step 4일 때의 압력을 조정하기 위한 전단계이다.
다음으로, 새로이 HF 가스를 예를 들면 유량 40sccm, F2 가스를 예를 들면 유량 113sccm으로 공급한다. 이 상태를 예를 들면 110초간 유지한다(Step 4). 웨이퍼(W)상에 HF 가스 및 NH3 가스를 공급함으로써, 자연 산화막(SiO2)(104)이 HF 가스 및 NH3 가스에 화학 반응하여, (NH4)2SiF6으로 이루어지는 응축층(105)이 웨이퍼(W)상에 형성된다. 그리고, 응축층(105)의 하측의 실리콘이 F2 가스에 의해 에칭된다.
다음으로, HF 가스 및 F2 가스의 공급을 멈추고, Ar 가스의 유량을 34sccm에서 200sccm으로 증가시킨다. 또한, 챔버(31) 내부의 압력을 거의 0mTorr로 감압한다. 이 상태를 예를 들면 5초간 유지한다(Step 5).
다음으로, NH3 가스 및 Ar 가스의 공급을 멈춘다. 이 상태를 예를 들면 60초간 유지한다(Step 6).
이러한 클리닝에 의해, 도 4(e)에 나타내는 바와 같이, 콘택트공(102a)의 저부로부터는 자연 산화막(104)이 제거됨과 함께, 콘택트공(102a)의 저부에는, 실리콘 산화막에 HF 가스 및 NH3 가스를 화학 반응시킨 응축층인 플루오로규산 암모늄((NH4)2SiF6)이 형성된다.
다음으로, 도 4(e)에 나타낸 응축층(105)이 퇴적한 웨이퍼(W)를 열처리 장치(4)의 챔버(41) 내로 반입한다. 다음으로, 챔버(41) 내에 N2 가스를 공급하면서, 웨이퍼(W)를 예를 들면 100 내지 200℃로 가열하고, 챔버(41) 내의 압력을 500 내지 1000mTorr로 한다. 이에 따라, 도 4(f)에 나타내는 바와 같이, 응축층이 승화하여, 콘택트공(102a)의 저부로부터 제거되어, 웨이퍼(W)의 표면이 노출된다.
다음으로, 도 4(g)에 나타내는 바와 같이, 콘택트공(102a)의 내부를 도전물(106), 예를 들면 도전성 폴리실리콘 등으로 메운다.
이러한 제조 방법에 의해, 콘택트공(102a)의 저부에 자연 산화막(104)이 없고, 웨이퍼(실리콘 기판)(W)와 도전물(106)과의 사이의 콘택트 저항이 작아, 양호한 콘택트 특성을 가진 반도체 장치를 제조할 수 있다.
＜본 발명의 제1 실시 형태의 드라이 에칭 방법의 이점＞
다음으로, 본 실시 형태의 드라이 에칭 방법의 이점의 일 예 및, 상기 자연 산화막(104)의 제거 메커니즘을 참고예와 대비시키면서 상세히 설명한다.
참고예는 자연 산화막(104)의 제거에 사용하는 에칭 가스로서 HF 가스 및, NH3 가스만을 이용한 예이다. 도 6은, 참고예의 실리콘 산화물의 제거 방법에 따른 경우의, 자연 산화막 제거 직후의 단면을 확대하여 나타내는 도면이다.
도 6에 나타내는 바와 같이, 에칭 가스로서 HF 가스 및, NH3 가스만을 이용한 참고예에 있어서는, 웨이퍼(실리콘 기판)(W)와 도전물(106)과의 사이에 변질층(107)이 있다. EDX 분석을 한 결과, 변질층(107)은 탄소(C)를 포함한 물질인 것을 알 수 있었다. 변질층(107)이 C를 포함하는 점에서, 변질층(107)은 예를 들면 포토레지스트막(103)에 포함된 C, 또는 콘택트공(102a)을 형성할 때에 사용한 CF계의 에칭 가스에 포함된 C가, 콘택트공(102a)의 저부에 노출된 웨이퍼(실리콘 기판)(W)의 표면으로부터 웨이퍼(W)의 내부로 주입됨으로써 생성되는 것으로 추측된다. 또한, 변질층(107)이 남아 있으면, 자연 산화막(104)을 제거했음에도 불구하고, 콘택트 저항의 증대를 억제하는 효과가 작은 것도 알 수 있었다.
그래서, 본 실시 형태의 드라이 에칭 방법에 있어서는, 자연 산화막(104)의 제거에 사용하는 HF 가스, NH3 가스에 추가로 F2 가스를 더하고 있다.
도 7은, 본 발명의 제1 실시 형태의 드라이 에칭 방법에 따른 경우의 실리콘 기판의 단면도를 나타낸다. 도 7에 나타내는 바와 같이, 에칭 가스로서 HF 가스, NH3 가스 및 F2 가스를 이용한 제1 실시 형태의 드라이 에칭 방법에 있어서는, 웨이퍼(실리콘 기판)(W)와 도전물(106)과의 사이로부터 변질층(107)이 제거된다.
변질층(107)이 제거되는 이유로서는, F2 가스를 추가함으로써, 자연 산화막(104)뿐만 아니라, 웨이퍼(W), 즉 Si의 표층 및 표층에 주입된 C가 참고예에 비교하여 보다 크게 에칭된 것으로 추측된다. 반응식은 이하와 같다.
(Si(웨이퍼) 및 C(변질층)의 에칭)
Si ＋ C ＋ 4F2 → SiF4 ＋ CF4
이 반응식에 의해, Si 및 C가 가스화되기 때문에, 응축층(105)의 하측의 Si까지 에칭, 나아가서는 Si의 내부에 주입된 C까지도 제거할 수 있다. Si의 상측에는 응축층(105)이 형성되어 있지만, 챔버(31) 내의 압력을 높이면, F2 가스는 응축층(105)을 투과하기 때문에, 응축층(105)의 하측의 Si를 에칭하는 것이 가능해진다.
Si의 위에 SiO2막이 있으면, 실리콘 에칭 가스(F2 가스)가 SiO2막을 투과하지 않기 때문에, 아래의 Si를 에칭할 수가 없다. 그러나, 발명자의 예의 연구의 결과, 실리콘 에칭 가스(F2 가스)는 응축층(105)을 투과하여 아래의 Si를 에칭하는 것이 가능하다는 것을 발견했다. 동일 챔버(31) 내에서, COR(화학 반응) 공정과 동시에 Si 에칭을 행할 수 있기 때문에, 별도 장치를 준비하여 Si 에칭을 행할 필요가 없어져, 토털 스루풋(total throughput)이 향상되며, 디바이스의 제조 비용도 저감할 수 있다.
또한, 응축층(105)이 있음으로써, 응축층(105)이 없는 경우보다도 Si의 에칭량을 늘릴 수 있음도 알 수 있었다. 폴리실리콘의 위에 응축층 있음·없음의 두 가지 경우에 있어서, 실리콘 에칭(F2 가스, NH3 가스의 도입)을 완전히 동일한 조건으로 행하여, 비교한 실험이 도 8이다. 도 8에서도 분명한 바와 같이, 폴리실리콘의 위에 응축층이 있었던 경우의 폴리실리콘의 에칭량은, 응축층이 없는 경우에 비하여 2배 이상이다. 이는, 응축층의 내부에 포함되는 NH3가, 실리콘과 F2와의 반응을 촉진시키기 때문인 것으로 추측된다. 실리콘 위에 응축층(105)이 있어도, 투과하여 에칭이 가능할 뿐만 아니라, 에칭을 촉진시킬 수도 있기 때문에, 스루풋을 현격히 향상시킬 수 있는 것이다.
자연 산화막(104)의 에칭의 반응식은 통상의 COR과 동일하며, 이하의 ①∼③으로 이루어진다.
(SiO2(자연 산화막)의 에칭)
SiO2 ＋ 4HF → SiF4 ＋ 2H2O … ①
(응축층의 생성)
SiF4 ＋ 2NH3 ＋ 2HF → (NH4)2SiF6 … ②
(응축층의 승화)
(NH4)2SiF6 → SiF4 ＋ 2NH3 ＋ 2HF … ③
상기 ①의 반응은 활성화 에너지가 높기 때문에, 단순히 SiO2에 HF 가스를 접촉시킨 것만으로는 진행되지 않는다. 상기 ①의 반응을 진행시키기 쉽게 하기 위해서는, F2 가스에 NH3 가스를 혼합하여, ②의 반응에 의해 응축층(105)을 생성시킬 필요가 있다. ②의 반응식에 의해 응축층(105)을 생성함으로써, ①의 반응식 즉 SiO2의 에칭이 가능해진다. 웨이퍼(W)의 온도를 낮추면, 상기 ②의 반응식이 오른쪽 방향으로 진행되기 때문에 에칭량이 증가한다. 단, 후술하는 바와 같이 웨이퍼(W)의 온도를 높이면 에칭량이 증가하는 경우도 있다. 웨이퍼(W)의 온도 조절은 SiO2의 에칭량을 제어하기 위해 행해진다.
도 9는, 에칭 가스로서, HF/NH3, F2, F2/HF/NH3을 이용했을 때의 열산화막(T-Ox), 산화 실리콘계 절연막(BPSG) 및, 폴리실리콘(Poly-Si)의 에칭량을 나타내는 그래프이다. 이 실험에서는 열산화막(T-Ox)이 형성된 웨이퍼(W), 산화 실리콘계 절연막(BPSG)이 형성된 웨이퍼(W) 및, 폴리실리콘(Poly-Si)이 형성된 웨이퍼(W)를 사용했다. 열산화막(T-Ox)을 자연 산화막(104)으로 간주하고, 산화 실리콘계 절연막(BPSG)을 층간 절연막으로 간주하며, 폴리실리콘(Poly-Si)을 웨이퍼(실리콘 기판)(W)로 간주할 수 있다.
도 9에 나타내는 바와 같이, 참고예(HF/NH3)의 경우는, 열산화막(T-Ox), 산화 실리콘계 절연막(BPSG)의 에칭량이 크지만, 폴리실리콘(Poly-Si)의 에칭량은 극단적으로 작아, 거의 깎여 있지 않다.
에칭 가스로서 F2 가스만을 이용한 경우(F2)는, 참고예에 비교하여 폴리실리콘(Poly-Si)의 에칭량이 커지기는 하지만, 열산화막(T-Ox), 산화 실리콘계 절연막(BPSG)의 에칭량은 작아진다. 게다가, 산화 실리콘계 절연막(BPSG)의 에칭량이 열산화막(T-Ox)의 에칭량의 약 18배가 된다. 이래서는, 예를 들면 콘택트공(102a)의 저부의 클리닝에 적용해 버리면, 층간 절연막이 에칭되어, 콘택트공(102a)의 지름이 크게 넓어져 버린다는 사정이 생긴다.
이에 대하여, 에칭 가스로서 F2 가스, HF 가스, NH3 가스를 동시에 공급한 경우(F2/HF/NH3)는, 참고예 및 F2 가스만을 이용한 경우에 비교하여 폴리실리콘(Poly-Si)의 에칭량이 커진다. F2 가스만으로 에칭한 경우(F2)에 비하여 F2 가스, HF 가스, NH3 가스로 에칭한 경우에 폴리실리콘(Poly-Si)의 에칭량이 커지는 것은, 폴리실리콘(Poly-Si)상에 자연 산화막(104)이 형성되어 있는 상태에서의 에칭이기 때문이다. 폴리실리콘(Poly-Si)은 자연 산화되기 쉽다. F2 가스에 의한 폴리실리콘(Poly-Si)의 에칭이 자연 산화막(104)에 의해 저해되고 있다고 생각된다.
또한, 에칭 가스로서 F2 가스, HF 가스, NH3 가스를 동시에 공급한 경우(F2/HF/NH3)는, 열산화막(T-Ox)의 에칭량도 커진다. 반대로 말하면, 참고예 및 F2 가스만을 이용한 경우에는 얻을 수 없었던 산화 실리콘계 절연막(BPSG)의 에칭량이 열산화막(T-Ox)의 에칭양보다도 작아진다는 이점도 얻을 수 있다. 웨트 에칭(BHF)을 사용하면, 산화 실리콘계 절연막(BPSG)의 에칭량이 열산화막(T-Ox)의 에칭량의 10배 정도로 커져 버린다. 본 실시 형태의 이런 이점으로부터 층간 절연막(102)을 거의 에칭하는 일 없이, 콘택트공(102a)의 저부에 형성된 얇은 자연 산화막(104)을 제거하는 것이 가능해진다는 추가적인 이점이 얻어진다.
따라서, 본 실시 형태의 드라이 에칭 방법은 콘택트공(102a)의 저부의 클리닝의 적용에 유리하다고 말할 수 있다. 게다가, 본 실시 형태의 드라이 에칭 방법에 있어서는, 에칭 가스를 도중에 퍼지하여, 다른 에칭 가스로 전환하는 일 없이, 연속하여 처리하는 것이 가능하다. 또한 열처리만으로 플라즈마를 이용하는 일이 없기 때문에, 층간 절연막(102) 등의 주위의 구조로의 대미지도 경감되는 데다가 자연 산화막(104)을 제거하는 것이 가능하다. 이와 같이, 본 실시 형태의 드라이 에칭 방법에 의하면, 처리 가스의 전환이 불필요하고, 그리고 층간 절연막 등의 주위의 구조로의 대미지도 경감할 수 있다.
＜본 발명의 제2 실시 형태의 드라이 에칭 방법＞
제1 실시 형태의 드라이 에칭 방법과 같이, 에칭 가스로서 F2 가스, HF 가스, NH3 가스를 동시에 공급한 경우(F2/HF/NH3), 폴리실리콘(Poly-Si)을 에칭할 수 있기는 하지만 그 에칭량을 제어할 수 없는 것을 알 수 있었다. 도 10은, 에칭 시간(도 5의 Step 4의 시간)과 열산화막(T-Ox) 및 폴리실리콘(Poly-Si)의 에칭량과의 관계를 나타내는 그래프이다. 이 도 10에 나타내는 바와 같이, 에칭 시간을 길게 하면, 열산화막(T-Ox)의 에칭량이 증가한다. 그러나, 폴리실리콘(Poly-Si)의 에칭량은 아무리 시간을 길게 하려고 해도 거의 변화하지 않고, 약 0.39nm에서 멈춰 버린다. 카본이 주입된 변질층(107)은, 두꺼운 것은 10nm 정도 있다. 에칭량이 약 0.39nm이면 두꺼운 변질층(107)을 제거할 수 없다. 그래서, 폴리실리콘(Poly-Si)의 에칭량을 제어하기 위해 본 발명의 제2 실시 형태의 에칭 방법이 고안되었다.
제2 실시 형태의 드라이 에칭 방법의 특징은, F2 가스, HF 가스, NH3 가스를 동시에 공급하는 일 없이, 우선 HF 가스 및 NH3 가스를 공급하여 자연 산화막(104)을 에칭하는 공정을 행하고, 그 후, F2 가스를 공급하여 실리콘을 에칭하는 공정을 행하는 것에 있다.
도 11은, 제2 실시 형태의 드라이 에칭 방법에 있어서의 챔버 내부의 압력, 가스의 공급 타이밍의 타이밍 차트의 일 예를 나타낸다. 자연 산화막(104)이 형성된 웨이퍼(W)를 드라이 에칭 장치(3)의 챔버(31) 내로 반입한 후, 챔버(31) 내에 희석용의 N2 가스를 예를 들면 유량 2000sccm 및, 희석용의 Ar 가스를 예를 들면 유량 200sccm 공급하여, 챔버(31) 내부의 압력을 예를 들면 2000mTorr, 웨이퍼(W)의 온도를 예를 들면 40℃로 설정한다. 이 상태를 예를 들면 10초간 유지한다(Step 1). N2 가스나 Ar 가스는 나중에 공급되는 HF 가스 및 NH3 가스를 희석하기 위해 사용된다.
다음으로, N2 가스의 유량을 2000sccm에서 1500sccm으로 저하시키고, 새로이 NH3 가스를 예를 들면 유량 80sccm으로 공급한다. 이 상태를 예를 들면 30초간 유지한다(Step 2). HF 가스보다도 앞에 NH3 가스를 웨이퍼(W)상에 공급하는 것은, 웨이퍼(W)에 NH3 가스를 먼저 흡착시키기 위해서이다.
다음으로, N2 가스의 공급을 멈추고, Ar 가스의 유량을 200sccm에서 80sccm으로 저하시키고, 챔버(31) 내부의 압력을 예를 들면 20mTorr로 감압한다. 이 상태를 예를 들면 10초간 유지한다(Step 3). Step 3은 Step 4의 압력으로 조정하기 위한 전단계가 된다.
다음으로, 새로이 HF 가스를 예를 들면 유량 80sccm 공급한다. 이 상태를 예를 들면 60초간 유지한다(Step 4). 이 Step 4에 있어서 자연 산화막(104)의 에칭이 행해진다.
즉,
SiO2 ＋ 4HF → SiF4 ＋ 2H2O … ①
SiF4 ＋ 2NH3 ＋ 2HF → (NH4)2SiF6 … ②
상기 반응에서 자연 산화막(SiO2)(104)이 HF 가스 및 NH3 가스에 화학 반응하여, (NH4)2SiF6로 이루어지는 고체의 응축층(105)이 웨이퍼(W)상에 형성된다.
다음으로, HF 가스의 공급을 멈추고, Ar 가스의 유량을 80sccm에서 200sccm으로 증가시키고, 챔버(31) 내부의 압력을 예를 들면 거의 0mTorr로 감압한다(Step 5). Step 5는 Step 6의 압력까지 감압하기 위한 전단계가 된다.
다음으로, NH3 가스 및 Ar 가스의 공급을 멈추고, 챔버(31) 내의 압력을 거의 0mTorr로 감압하고, 이 상태를 예를 들면 20초간 유지한다(Step 6). 진공 펌프를 작동시키고 있기 때문에, NH3 가스 및 Ar 가스의 공급을 멈추면, 챔버(31)로부터 HF 가스, NH3 가스가 배기된다. 챔버(31) 내를 배기하는 것은 응축층(105)의 위에 퇴적된 NH4F를 승화시키기 위해, 및, 잔류 가스를 제거하고, 다음 Step의 가스와의 반응을 방지하기 위해서이다.
Step 4의 자연 산화막(104)의 에칭 공정에 있어서, NH3 가스 및 HF 가스가 동시에 공급된다. 이 때문에,
SiF4 ＋ 2NH3 ＋ 2HF → (NH4)2SiF6 … ②
상기 ②의 반응식에 의해 (NH4)2SiF6로 이루어지는 응축층(105)이 생성됨과 함께,
NH3 ＋ HF → NH4F … ④
상기 ④의 반응식에 의해 NH4F가 생성된다.
이 NH4F가 응축층(105)의 위에 퇴적하여, F2 가스에 의한 실리콘의 에칭을 저해하고 있다고 추측된다. F2 가스는 NH4F를 투과하기 어렵기 때문이다. NH3 가스 및 HF 가스를 공급하고 있는 한, NH4F가 생성되어, 응축층(105)의 위에 퇴적된다. Step 6의 퍼지 공정에 의해, 응축층(105)의 위에 퇴적된 NH4F를 용이하게 승화시킬 수 있다. 응축층(105)은 고온으로 하지 않는 한 승화되는 일은 없고, Step 6의 퍼지 공정에서도 웨이퍼(W)상에 남은 채로 된다.
다음으로, N2 가스를 유량 1000sccm 공급하고, 챔버(31) 내부의 압력을 예를 들면 1000mTorr로 높인다(Step 7). Step 7에서는, 챔버(31) 내의 압력을 Step 8의 에칭 압력까지 높이고 나서 F2 가스를 공급한다.
다음으로, N2 가스를 멈추고, F2 가스를 Step 7의 N2 가스와 동일한 유량 1000sccm 공급하고, 챔버(31) 내부의 압력을 예를 들면 1000mTorr로 유지한다(Step 8). 이 상태를 예를 들면 60초간 유지한다. F2 가스를 공급함으로써,
Si ＋ C ＋ 4F2 → SiF4 ＋ CF4
상기 반응에 의해, Si 및 C가 가스화되기 때문에, 응축층(105)의 하측의 실리콘을 에칭할 수 있다. Step 4의 산화막 에칭 공정에서 자연 산화막(104)은 이미 제거되어 있으며, 또한 챔버(31) 내의 압력이 충분히 높고, F2 가스가 응축층(105)을 투과하기 때문에, 응축층(105)의 하측의 실리콘을 에칭하는 것이 가능하다.
Si의 위에 SiO2막이 있으면, 실리콘 에칭 가스(F2 가스)가 SiO2막을 투과하지 않기 때문에, 아래의 Si를 에칭할 수 없다. 그러나, 전술한 바와 같이, 발명자의 예의 연구의 결과, 실리콘 에칭 가스(F2 가스)는 응축층(105)을 투과하여 아래의 Si를 에칭하는 것이 가능한 것을 발견했다. 동일 챔버(31) 내에서, COR(화학 반응) 공정에 연속하여 Si 에칭을 행할 수 있기 때문에, 별도 장치를 준비하여 Si 에칭을 행할 필요가 없어져, 토탈 스루풋이 향상되며, 디바이스 제조 비용도 저감할 수 있다. 또한, 전술한 바와 같이, 응축층(105)이 있음으로써, 응축층(105)이 없는 경우보다도 Si의 에칭량을 늘릴 수 있다. 실리콘 위에 응축층(105)이 있어도, 투과하여 에칭이 가능할 뿐만 아니라, 에칭을 촉진시킬 수도 있기 때문에, 스루풋을 현격히 향상시킬 수 있다.
이러한 클리닝에 의해, 콘택트공(102a)의 저부로부터는 자연 산화막(104)이 제거됨과 함께, 콘택트공(102a)의 저부에는, 실리콘 산화막에 HF 가스 및 NH3 가스를 화학 반응시킨 응축층(105)인 플루오로규산 암모늄((NH4)2SiF6)이 형성된다(도 4(e) 참조).
응축층(105)이 퇴적된 웨이퍼(W)를 열처리 장치(4)의 챔버(31) 내로 반입하고, 응축층(105)을 승화시켜, 콘택트공(102a)의 저부로부터 제거하는 점은 제1 실시 형태의 드라이 에칭 방법과 동일하다.
도 12는 Step 4에 있어서의 에칭 시간과 실리콘 산화막(열산화막)의 에칭량과의 관계를 나타내고, 도 13는 Step 8에 있어서의 에칭 시간과 실리콘(폴리실리콘)의 에칭량과의 관계를 나타낸다. 이들 도 12 및 도 13에 나타내는 바와 같이, Step 4의 에칭과 Step 8의 에칭으로 구분함으로써, 실리콘 산화막(열산화막)의 에칭량 및 실리콘(폴리실리콘)의 에칭량을 따로따로 제어할 수 있게 된다.
표 1은, Step 8의 실리콘의 에칭 공정에 있어서, 에칭 가스로서, F2 가스만, F2 가스 및 HF 가스, NH3 가스 및 F2 가스를 사용했을 때의 각 막의 선택비(Si을 1로 한 경우)를 나타낸다. 이 표에 나타내는 바와 같이, F2 가스, HF 가스 및, NH3 가스를 동시에 공급하는 일이 없으면, F2 가스 이외에 F2 가스와 HF 가스 또는 NH3 가스를 혼합한 가스를 사용할 수도 있다.
Si
SiN
SiO2

F2

1
0.1
0

HF/F2

1
0.1∼10
0

NH3 /F2

1
0.01∼1
0∼10
층간 절연막(102)이 존재하는 경우, F2 가스에 NH3 가스를 혼합하는 것이 바람직하다. NH3가 층간 절연막(102)에 흡착하기 때문에, 층간 절연막(102)상에 보호막이 형성되어, 층간 절연막(102)의 에칭량을 억제하면서 실리콘을 에칭할 수 있게 된다. 또한, SiN을 에칭하고 싶지 않을 때는 F2 가스 단독으로 에칭하는 것이 바람직하고, SiN을 에칭하고 싶을 때는, F2 가스에 HF 가스를 혼합하는 것이 바람직하다. HF 가스는 SiN막의 반응을 촉진시키는 효과를 갖고 있다.
이상, 본 발명을 제1 및 제2 실시 형태의 드라이 에칭 방법을 통하여 설명했지만, 본 발명은 상기 제1 및 제2 실시 형태에 한정되는 것은 아니며 여러 가지 변경이 가능하다.
예를 들면, 상기 제1 실시 형태에서는, 웨이퍼(W)의 온도를 40℃로 하여 클리닝을 행하였지만, 웨이퍼의 온도는 40℃로 한정되는 것은 아니고, 예를 들면 10℃ 이상 60℃ 이하의 범위에서 선택하면 좋다. 또한, HF 가스, NH3 가스 및, F2 가스가 공급되고 있는 동안, 챔버 내부의 압력은 40mTorr로 되어 있지만, 40mTorr로 한정되는 것은 아니고, 예를 들면 10mTorr 이상 40mTorr 이하의 범위에서 선택되면 좋다. 또한, F2 가스의 유량도 113sccm로 한정되는 것은 아니고, 예를 들면 HF 가스, NH3 가스, F2 가스의 합계 유량의 5％ 이상 25％ 이하의 범위에서 선택되면 좋다. F2 가스의 유량이 HF 가스, NH3 가스, F2 가스의 합계 유량의 25％를 넘으면, F2 가스에 의한 SiO2의 에칭 반응이 촉진되어 버려, 예를 들면 층간 절연막의 깎임이 커져 버린다. 또한, 5％를 밑돌면, Si의 에칭량이 F2 가스를 첨가하지 않은 경우와 동등한 레벨까지 저하되어 버린다. 또한, HF 가스와 NH3 가스와의 가스 비는 1:1인 것이 바람직하다. 이 조건에 부가하여, 예를 들면 N2 가스, Ar 가스 등의 불활성 가스의 유량을 조절하여, 압력을 조정해도 좋다.
또한, 제2 실시 형태의 드라이 에칭 방법에 있어서, Step 6의 퍼지 공정은 반드시 마련할 필요는 없다. NH3 가스 또는 HF 가스의 공급을 멈추면, Step 8의 에칭 공정에서, F2 가스, HF 가스 및, NH3 가스를 동시에 공급하는 일이 없어지기 때문에, 실리콘의 에칭이 가능해진다.
또한, 상기 제1 및 제2 실시 형태의 드라이 에칭 방법에 있어서, 웨이퍼에 형성된 콘택트공의 저부로부터 자연 산화막을 제거하는 공정을 설명했지만, 자연 산화막의 제거라면 콘택트공의 저부로부터 자연 산화막을 제거하는 공정 이외에도 적용할 수 있다. 콘택트공에 한하지 않고, 배선끼리를 접속하는 비어홀이나, 전극 또는 배선을 매입하는 개공(開孔)에도 적용할 수 있다. 또한, 자연 산화막의 에칭 공정에 있어서, HF 가스 대신에 할로겐 원소를 포함하는 가스를 사용하고, NH3 가스 대신에 염기성 가스를 이용해도 좋고, 실리콘의 에칭 공정에 있어서, F2 가스 대신에, XeF2 가스 또는 ClF3 가스를 이용해도 좋다.
나아가 상기 실시 형태의 드라이 에칭 장치에 있어서는, N2 가스 공급원을 드라이 에칭 장치와 열처리 장치로 따로따로 갖는 예를 기재했지만, N2 가스 공급원은 드라이 에칭 장치와 열처리 장치에서 공용되어도 좋다. 드라이 에칭 장치와 열처리 장치를 겸용시켜, 드라이 에칭 장치에서 기판을 열처리하여 응축층을 제거해도 좋다. 이 경우는, 드라이 에칭 장치 내의 재치대에 히터를 배치하면, 응축층이 형성된 기판을 가열할 수 있다. 혹은 도 14에 나타내는 바와 같이, 드라이 에칭 장치(3)의 챔버(31) 내에 별도 램프 히터(61)를 형성하여, 복사열에 의해 기판(W)을 직접 가열하도록 해도 좋다.
3 : 드라이 에칭 장치(에칭 장치)
5 : 제어부
31 : 챔버(처리 용기)
34a∼34e : 가스 도입 라인
38a : 배기 라인
102 : 층간 절연막
102a : 콘택트공(孔)
103 : 포토레지스트막
104 : 자연 산화막(실리콘 산화막)
105 : 응축층
106 : 도전물
W : 웨이퍼(기판)

Claims (13)

  1. 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 방법으로서,
    할로겐 원소를 포함하는 가스 및, 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해, 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 공정과,
    F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 기판상에 공급하여, 상기 실리콘 에칭 가스에 의해 실리콘을 에칭하는 실리콘 에칭 공정과,
    상기 실리콘 산화막 에칭 공정 및 상기 실리콘 에칭 공정의 종료 후, 기판상의 상기 응축층을 가열하여 제거하는 응축층 제거 공정
    을 구비하는 에칭 방법.
  2. 제1항에 있어서,
    상기 할로겐 원소를 포함하는 가스는 HF 가스이며,
    상기 염기성 가스는 NH3 가스이며,
    상기 실리콘 에칭 가스는 F2 가스인 것을 특징으로 하는 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 할로겐 원소를 포함하는 가스, 상기 염기성 가스 및, 상기 실리콘 에칭 가스를 기판상에 동시에 공급하고,
    상기 실리콘 산화막 에칭 공정 및 상기 실리콘 에칭 공정을 동시에 행하는 것을 특징으로 하는 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 실리콘 산화막 에칭 공정의 종료 후, 상기 실리콘 에칭 공정을 행하고,
    상기 실리콘 에칭 공정에 있어서, 상기 할로겐 원소를 포함하는 가스, 상기 염기성 가스 및, 상기 실리콘 에칭 가스를 동시에 기판상에 공급하는 일 없이, 상기 실리콘 에칭 가스를 포함하는 가스를 기판상에 공급하여, 상기 실리콘 산화막 에칭 공정에서 생성된 상기 응축층의 하측의 실리콘을 에칭하는 것을 특징으로 하는 에칭 방법.
  5. 제4항에 있어서,
    상기 실리콘 산화막 에칭 공정과 상기 실리콘 에칭 공정과의 사이에, 처리 용기 내의 잔류 가스를 배기하는 퍼지 공정을 구비하는 것을 특징으로 하는 기판의 에칭 방법.
  6. 제4항에 있어서,
    상기 실리콘 에칭 공정에 있어서, 상기 실리콘 에칭 가스로서의 F2 가스만, 상기 실리콘 에칭 가스로서의 F2 가스 및 NH3 가스, 또는 상기 실리콘 에칭 가스로서의 F2 가스 및 HF 가스를 기판상에 공급하는 것을 특징으로 하는 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 실리콘 산화막이, 층간 절연막에 형성된 콘택트공(孔)의 저부의 자연 산화막인 것을 특징으로 하는 기판의 에칭 방법.
  8. 제7항에 있어서,
    상기 층간 절연막이 산화 실리콘계의 절연막인 것을 특징으로 하는 기판의 에칭 방법.
  9. 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 에칭 시스템으로서,
    기판이 올려놓여지는 재치대를 갖는 처리 용기와, 할로겐 원소를 포함하는 가스, 염기성 가스, 그리고 F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 상기 처리 용기에 도입하는 가스 도입 라인과, 상기 처리 용기 내로부터 가스를 배기하는 배기 라인을 구비하는 드라이 에칭 장치와, 기판을 가열하는 열처리 장치를 구비하고,
    상기 드라이 에칭 장치에 있어서, 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해 실리콘 산화막을 에칭하고, 상기 실리콘 에칭 가스를 기판상에 공급하여, 상기 실리콘 에칭 가스에 의해 실리콘을 에칭하고,
    상기 열처리 장치에 의해, 기판상의 상기 응축층을 가열하여 제거하는 에칭 시스템.
  10. 제9항에 있어서,
    상기 드라이 에칭 장치에 있어서, 기판상의 상기 실리콘 산화막을 에칭한 후, 상기 처리 용기 내의 잔류 가스를 배기하고, 그 후, 기판상의 상기 실리콘을 에칭하는 것을 특징으로 하는 에칭 시스템.
  11. 제9항 또는 제10항에 있어서,
    상기 열처리 장치는, 상기 실리콘 에칭 장치 내에 형성되어 있는 것을 특징으로 하는 에칭 시스템.
  12. 실리콘의 표면상에 실리콘 산화막이 형성된 기판을 에칭하는 에칭 시스템의 제어부에 의해 실행되는 것이 가능한 프로그램이 기록된 기록 매체로서,
    상기 프로그램은 상기 제어부에 의해 실행됨으로써, 상기 에칭 시스템에,
    할로겐 원소를 포함하는 가스 및, 염기성 가스를 기판상에 공급하여, 실리콘 산화막에 상기 할로겐 원소를 포함하는 가스 및 상기 염기성 가스를 화학 반응시킨 응축층을 생성해, 실리콘 산화막을 에칭하는 실리콘 산화막 에칭 공정과,
    F2 가스, XeF2 가스 및 ClF3 가스의 군으로부터 선택되는 적어도 1개를 포함하는 실리콘 에칭 가스를 기판상에 공급하여, 실리콘 에칭 가스에 의해 실리콘을 에칭하는 실리콘 에칭 공정과,
    상기 실리콘 산화막 에칭 공정 및 상기 실리콘 에칭 공정의 종료 후, 기판상의 상기 응축층을 가열하여 제거하는 응축층 제거 공정을 행하게 하는 기록 매체.
  13. 제12항에 있어서,
    상기 프로그램은 상기 제어부에 의해 실행됨으로써, 상기 에칭 시스템에,
    상기 실리콘 산화막 에칭 공정과 상기 실리콘 에칭 공정과의 사이에, 처리 용기 내의 잔류 가스를 배기하는 퍼지 공정을 행하게 하는 기록 매체.
KR1020100021690A 2009-03-19 2010-03-11 기판의 에칭 방법 및 시스템 KR101165970B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-067868 2009-03-19
JP2009067868 2009-03-19
JPJP-P-2010-045893 2010-03-02
JP2010045893A JP4968861B2 (ja) 2009-03-19 2010-03-02 基板のエッチング方法及びシステム

Publications (2)

Publication Number Publication Date
KR20100105398A true KR20100105398A (ko) 2010-09-29
KR101165970B1 KR101165970B1 (ko) 2012-07-18

Family

ID=42738037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021690A KR101165970B1 (ko) 2009-03-19 2010-03-11 기판의 에칭 방법 및 시스템

Country Status (6)

Country Link
US (1) US8440568B2 (ko)
JP (1) JP4968861B2 (ko)
KR (1) KR101165970B1 (ko)
CN (1) CN101840884B (ko)
SG (1) SG165262A1 (ko)
TW (1) TWI458010B (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법
KR101256797B1 (ko) * 2012-01-20 2013-04-22 주식회사 테스 반도체소자 제조방법
KR20130141566A (ko) * 2010-11-11 2013-12-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
KR20140053333A (ko) * 2011-09-07 2014-05-07 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법
KR101429432B1 (ko) * 2013-04-10 2014-08-12 주식회사 테스 기판처리방법
KR20160022826A (ko) * 2013-06-25 2016-03-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체
KR20160095617A (ko) * 2015-02-03 2016-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20170092504A (ko) * 2013-12-26 2017-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법, 기억 매체 및 에칭 장치
WO2017171346A1 (ko) * 2016-04-01 2017-10-05 주식회사 테스 실리콘산화막의 선택적 식각 방법
KR20170131219A (ko) * 2016-05-19 2017-11-29 도쿄엘렉트론가부시키가이샤 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR20200097646A (ko) * 2019-02-08 2020-08-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 성막 시스템
KR20200139758A (ko) * 2018-06-01 2020-12-14 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 비플라즈마 에칭 방법
KR20220162074A (ko) * 2021-05-31 2022-12-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8652970B2 (en) * 2009-03-26 2014-02-18 Ulvac, Inc. Vacuum processing method and vacuum processing apparatus
KR20160118387A (ko) * 2010-08-03 2016-10-11 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
WO2012061436A2 (en) * 2010-11-01 2012-05-10 Intevac, Inc. Dry etching method of surface texture formation on silicon wafer
US8716128B2 (en) * 2011-04-14 2014-05-06 Tsmc Solid State Lighting Ltd. Methods of forming through silicon via openings
JP6110848B2 (ja) * 2012-05-23 2017-04-05 東京エレクトロン株式会社 ガス処理方法
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微系统与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
JPWO2015016149A1 (ja) * 2013-07-29 2017-03-02 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
US9472416B2 (en) 2013-10-21 2016-10-18 Applied Materials, Inc. Methods of surface interface engineering
US9299557B2 (en) * 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP6438131B2 (ja) * 2014-10-17 2018-12-12 エーシーエム リサーチ （シャンハイ） インコーポレーテッド バリア層の除去方法及び半導体構造体の形成方法
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature
JP6643045B2 (ja) 2015-11-05 2020-02-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9786505B2 (en) 2015-12-30 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device using dummy fins for smooth profiling
JP6770825B2 (ja) * 2016-04-27 2020-10-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2017222928A (ja) * 2016-05-31 2017-12-21 東京エレクトロン株式会社 表面処理による選択的堆積
JP6726610B2 (ja) * 2016-12-13 2020-07-22 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP6956551B2 (ja) * 2017-03-08 2021-11-02 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20180261464A1 (en) * 2017-03-08 2018-09-13 Tokyo Electron Limited Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP6869765B2 (ja) * 2017-03-23 2021-05-12 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6399141B1 (ja) * 2017-04-17 2018-10-03 株式会社Sumco シリコンウェーハの金属汚染分析方法およびシリコンウェーハの製造方法
DE102017219312A1 (de) * 2017-10-27 2019-05-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 2-stufiger Trockenätzprozess zur Texturierung kristalliner Siliziumscheiben
JP6981267B2 (ja) * 2018-01-17 2021-12-15 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR102278081B1 (ko) * 2019-06-27 2021-07-19 세메스 주식회사 기판 처리 장치 및 방법
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20240035196A1 (en) * 2022-07-26 2024-02-01 Applied Materials, Inc. Method of selective etching of dielectric materials
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4738595A (en) 1987-05-22 1988-04-19 Allied Corporation Hydraulic pump with integrated sump and accumulator
JP2626913B2 (ja) 1988-07-29 1997-07-02 三菱電機株式会社 シリコン表面の処理方法
US5282925A (en) 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
JP2003023000A (ja) 2001-07-11 2003-01-24 Hitachi Ltd 半導体装置の製造方法
JP2003340799A (ja) * 2002-05-27 2003-12-02 Sumitomo Electric Ind Ltd 微小駆動部品の製造方法
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
JP4946017B2 (ja) * 2005-11-25 2012-06-06 ソニー株式会社 半導体装置の製造方法
JP4890025B2 (ja) 2005-12-28 2012-03-07 東京エレクトロン株式会社 エッチング方法及び記録媒体
JP2007317696A (ja) * 2006-05-23 2007-12-06 Tokyo Electron Ltd ガス処理装置、ガス処理方法、フッ化水素ガス供給装置、フッ化水素ガス供給方法、コンピュータ読取可能な記憶媒体
JP4801553B2 (ja) * 2006-09-28 2011-10-26 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
WO2008057055A1 (en) * 2006-11-10 2008-05-15 Agency For Science, Technology And Research A micromechanical structure and a method of fabricating a micromechanical structure
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
KR100878015B1 (ko) 2007-01-31 2009-01-13 삼성전자주식회사 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20090191703A1 (en) * 2008-01-29 2009-07-30 Applied Materials, Inc. Process with saturation at low etch amount for high contact bottom cleaning efficiency for chemical dry clean process
KR100870914B1 (ko) 2008-06-03 2008-11-28 주식회사 테스 실리콘 산화막의 건식 식각 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141566A (ko) * 2010-11-11 2013-12-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치
KR20130010362A (ko) * 2011-07-18 2013-01-28 삼성전자주식회사 반도체 장치의 제조방법
KR20140053333A (ko) * 2011-09-07 2014-05-07 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법
US9165776B2 (en) 2011-09-07 2015-10-20 Central Glass Company, Limited Dry etching method
KR101256797B1 (ko) * 2012-01-20 2013-04-22 주식회사 테스 반도체소자 제조방법
KR101429432B1 (ko) * 2013-04-10 2014-08-12 주식회사 테스 기판처리방법
KR20160022826A (ko) * 2013-06-25 2016-03-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 기록 매체
KR20170092504A (ko) * 2013-12-26 2017-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법, 기억 매체 및 에칭 장치
KR20160095617A (ko) * 2015-02-03 2016-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법
WO2017171346A1 (ko) * 2016-04-01 2017-10-05 주식회사 테스 실리콘산화막의 선택적 식각 방법
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
US10629450B2 (en) 2016-04-01 2020-04-21 Tes Co., Ltd Method for selectively etching silicon oxide film
KR20170131219A (ko) * 2016-05-19 2017-11-29 도쿄엘렉트론가부시키가이샤 산화막 제거 방법 및 제거 장치, 및 콘택 형성 방법 및 콘택 형성 시스템
KR20200139758A (ko) * 2018-06-01 2020-12-14 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 비플라즈마 에칭 방법
KR20200097646A (ko) * 2019-02-08 2020-08-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 성막 시스템
US11984319B2 (en) 2019-02-08 2024-05-14 Tokyo Electron Limited Substrate processing method and film forming system
KR20220162074A (ko) * 2021-05-31 2022-12-07 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN101840884A (zh) 2010-09-22
US20100240218A1 (en) 2010-09-23
JP4968861B2 (ja) 2012-07-04
US8440568B2 (en) 2013-05-14
KR101165970B1 (ko) 2012-07-18
TW201108323A (en) 2011-03-01
TWI458010B (zh) 2014-10-21
CN101840884B (zh) 2013-03-27
SG165262A1 (en) 2010-10-28
JP2010245512A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
JP4890025B2 (ja) エッチング方法及び記録媒体
US8043972B1 (en) Adsorption based material removal process
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
TWI760461B (zh) 蝕刻方法及記錄媒體
KR100951733B1 (ko) 캐패시터 전극의 제조 방법과 제조 시스템 및 기록 매체
TWI431684B (zh) Vacuum treatment method and vacuum processing device
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP6110848B2 (ja) ガス処理方法
JP2018207088A (ja) エッチング方法
KR101725711B1 (ko) 에칭 방법 및 기록 매체
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
WO2018220973A1 (ja) エッチング方法
KR101389187B1 (ko) 에칭 방법, 에칭 시스템 및 에칭 장치
JP5105866B2 (ja) キャパシタ電極の製造方法、エッチング方法およびエッチングシステム、ならびに記憶媒体
KR101300998B1 (ko) 기판처리시스템
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
KR20240096373A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 8