KR20160095617A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20160095617A
KR20160095617A KR1020160010450A KR20160010450A KR20160095617A KR 20160095617 A KR20160095617 A KR 20160095617A KR 1020160010450 A KR1020160010450 A KR 1020160010450A KR 20160010450 A KR20160010450 A KR 20160010450A KR 20160095617 A KR20160095617 A KR 20160095617A
Authority
KR
South Korea
Prior art keywords
gas
etching
silicon
chamber
silicon germanium
Prior art date
Application number
KR1020160010450A
Other languages
English (en)
Other versions
KR101884510B1 (ko
Inventor
노부히로 다카하시
마사시 마츠모토
아야노 하기와라
고지 다케야
준이치로 마츠나가
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160095617A publication Critical patent/KR20160095617A/ko
Application granted granted Critical
Publication of KR101884510B1 publication Critical patent/KR101884510B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 과제는, SiGe 및 Si이 공존하는 피처리 기판에 있어서, Si에 대한 SiGe의 선택적 에칭 및 SiGe에 대한 Si의 선택적 에칭을 동일한 가스계를 사용하여 동일한 장치로 행할 수 있는 에칭 방법을 제공하는 것이다. 실리콘과 실리콘게르마늄을 갖는 피처리 기판을 챔버 내에 배치하고, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하고, F2 가스와 NH3 가스의 비율을 변화시킴으로써, 실리콘에 대한 실리콘게르마늄의 선택적 에칭과, 실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행한다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 실리콘게르마늄(SiGe) 및 실리콘(Si)이 공존하는 피처리 기판에 있어서, 한쪽에 대해 다른 쪽을 고선택비로 에칭하는 에칭 방법에 관한 것이다.
최근, Si과 SiGe이 공존하는 피처리 기판에 있어서, Si 및 SiGe의 한쪽을 다른 쪽에 대해 선택적으로 에칭하는 기술이 요구되고 있다. 이와 같은 기술로서는, 예를 들어 Si과 SiGe의 적층 구조를 갖는 피처리 기판에 있어서, Si 및 SiGe의 한쪽을 다른 쪽에 대해 선택적으로 사이드 에칭하는 것을 들 수 있다.
이와 같은 요구에 대해, Si에 대해 SiGe을 선택적으로 에칭하는 기술로서는, 에칭 가스로서 ClF3, XeF2을 사용하는 것(특허문헌 1) 및 HF를 사용하는 것(특허문헌 2)이 알려져 있고, SiGe에 대해 Si을 선택적으로 에칭하는 기술로서는, SF6이나 CF4를 포함하는 에칭 가스에, 게르마늄을 포함하는 가스를 첨가하여 에칭하는 기술이 알려져 있다(특허문헌 3).
일본 특허 공표 제2009-510750호 공보 일본 특허 공개 제2003-77888호 공보 일본 특허 공개 제2013-225604호 공보
상기 기술은, 모두, SiGe을 Si에 대해 선택적으로 에칭하거나, 또는 Si을 SiGe에 대해 선택 에칭할 뿐이지만, SiGe의 선택적 에칭 및 Si의 선택적 에칭의 양쪽을 동일한 가스계를 사용하여 동일한 장치로 행하는 것이 요구되어 있다.
따라서, 본 발명은 실리콘게르마늄(SiGe) 및 실리콘(Si)이 공존하는 피처리 기판에 있어서, Si에 대한 SiGe의 선택적 에칭 및 SiGe에 대한 Si의 선택적 에칭을 동일한 가스계를 사용하여 동일한 장치로 행할 수 있는 에칭 방법을 제공하는 것을 과제로 한다.
일 양태에 따른 본 발명은, 실리콘과 실리콘게르마늄을 갖는 피처리 기판을 챔버 내에 배치하고, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하고, F2 가스와 NH3 가스의 비율을 변화시킴으로써, 실리콘에 대한 실리콘게르마늄의 선택적 에칭과, 실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행하는 에칭 방법을 제공한다.
상기 에칭 방법에 있어서, 실리콘으로서 실리콘막을 사용하고, 실리콘게르마늄으로서 실리콘게르마늄막을 사용할 수 있다.
실리콘에 대한 실리콘게르마늄의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 0∼15％로 하고, 실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 18∼50％로 하는 것이 바람직하다. 실리콘에 대한 실리콘게르마늄의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 각각 0∼10％로 하고, 실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 30∼50％로 하는 것이 더욱 바람직하다.
상기 에칭 시에, 피처리 기판을 적재하는 적재대의 온도를 30∼130℃의 범위로 하는 것이 바람직하다.
또한, 상기 에칭 시에, 챔버 내의 압력을 66.7∼667㎩로 하는 것이 바람직하다.
실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭 모두, 에칭 공정을 복수회 반복하는 사이클 에칭에 의해 행하는 것이 바람직하다. 이 경우에, 상기 에칭 공정의 사이에서, 상기 챔버 내의 배기를 행하는 것이 바람직하다.
또한, 상기 선택적 에칭에 앞서, NH3 가스와 HF 가스를 상기 챔버 내에 도입하여 피처리 기판 표면의 자연 산화막의 제거를 행해도 되고, 또한 상기 선택적 에칭의 후에, NH3 가스와 HF 가스를 상기 챔버 내에 도입하여, 피처리 기판의 에칭면의 보호 처리를 행해도 된다.
다른 양태에 따른 본 발명은, 컴퓨터상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 상기 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하고, F2 가스 및 NH3 가스의 비율을 변화시킴으로써, 동일 가스계이며 동일 챔버에서, 실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭의 양쪽을 행할 수 있다.
도 1은 본 발명의 실시 형태에 관한 에칭 방법을 실시하기 위해 사용되는 에칭 장치를 탑재한 처리 시스템의 일례를 도시하는 개략 구성도이다.
도 2는 도 1의 처리 시스템에 탑재된 열처리 장치를 도시하는 단면도이다.
도 3은 도 1의 처리 시스템에 탑재된 에칭 장치를 도시하는 단면도이다.
도 4는 실험예 1에 있어서의, NH3 가스 유량과 poly-Si막 및 SiGe막의 에칭량과의 관계를 나타내는 도면이다.
도 5는 poly-Si막과 SiGe막의 적층막을 형성한 웨이퍼에 대해, 사이클 수를 바꾸어 에칭을 행하였을 때의 에칭면의 상태를 나타내는 SEM(Scanning Electro Microscope) 사진이다.
도 6은 poly-Si막을 형성한 웨이퍼에 대해, 사이클 수를 바꾸어 에칭을 행하였을 때의 에칭면의 상태를 나타내는 SEM 사진이다.
이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해 설명한다.
<본 발명의 실시 형태에 사용하는 처리 시스템의 일례>
도 1은 본 발명의 일 실시 형태에 관한 에칭 방법을 실시하는 에칭 장치를 탑재한 처리 시스템의 일례를 도시하는 개략 구성도이다. 이 처리 시스템(1)은 Si과 SiGe이 공존하는 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라고 기재함)(W)를 반입출하는 반입출부(2)와, 반입출부(2)에 인접하여 설치된 2개의 로드 로크실(L/L)(3)과, 각 로드 로크실(3)에 각각 인접하여 설치된, 웨이퍼(W)에 대해 열처리를 행하는 열처리 장치(4)와, 각 열처리 장치(4)에 각각 인접하여 설치된, 웨이퍼(W)에 대해 에칭을 행하는 본 실시 형태에 관한 에칭 장치(5)와, 제어부(6)를 구비하고 있다.
반입출부(2)는 웨이퍼(W)를 반송하는 제1 웨이퍼 반송 기구(11)가 내부에 설치된 반송실(L/M)(12)을 갖고 있다. 제1 웨이퍼 반송 기구(11)는 웨이퍼(W)를 대략 수평으로 보유 지지하는 2개의 반송 아암(11a, 11b)을 갖고 있다. 반송실(12)의 길이 방향의 측부에는, 적재대(13)가 설치되어 있고, 이 적재대(13)에는, 웨이퍼(W)를 복수매 배열하여 수용 가능한 캐리어(C)가 예를 들어 3개 접속할 수 있도록 되어 있다. 또한, 반송실(12)에 인접하여, 웨이퍼(W)를 회전시켜 편심량을 광학적으로 구하여 위치 정렬을 행하는 오리엔터(14)가 설치되어 있다.
반입출부(2)에 있어서, 웨이퍼(W)는, 반송 아암(11a, 11b)에 의해 보유 지지되고, 제1 웨이퍼 반송 기구(11)의 구동에 의해 대략 수평면 내에서 직진 이동, 또한 승강됨으로써, 원하는 위치에 반송된다. 그리고, 적재대(13) 상의 캐리어(C), 오리엔터(14), 로드 로크실(3)에 대해 각각 반송 아암(11a, 11b)이 진퇴함으로써, 반입출되도록 되어 있다.
각 로드 로크실(3)은 반송실(12)과의 사이에 각각 게이트 밸브(16)가 개재된 상태에서, 반송실(12)에 각각 연결되어 있다. 각 로드 로크실(3) 내에는, 웨이퍼(W)를 반송하는 제2 웨이퍼 반송 기구(17)가 설치되어 있다. 또한, 로드 로크실(3)은 소정의 진공도까지 진공화 가능하게 구성되어 있다.
제2 웨이퍼 반송 기구(17)는 다관절 아암 구조를 갖고 있고, 웨이퍼(W)를 대략 수평으로 보유 지지하는 피크를 갖고 있다. 이 제2 웨이퍼 반송 기구(17)에 있어서는, 다관절 아암을 수축시킨 상태에서 피크가 로드 로크실(3) 내에 위치하고, 다관절 아암을 신장시킴으로써, 피크가 열처리 장치(4)에 도달하고, 더 신장시킴으로써 에칭 장치(5)에 도달하는 것이 가능하게 되어 있어, 웨이퍼(W)를 로드 로크실(3), 열처리 장치(4) 및 에칭 장치(5) 사이에서 반송하는 것이 가능하게 되어 있다.
열처리 장치(4)는 도 2에 도시한 바와 같이, 진공화 가능한 챔버(20)와, 그 중에서 웨이퍼(W)를 적재하는 적재대(23)를 갖고, 적재대(23)에는 히터(24)가 매설되어 있고, 이 히터(24)에 의해 에칭 처리가 실시된 후의 웨이퍼(W)를 가열하여 웨이퍼(W)에 존재하는 에칭 잔사를 기화하여 제거한다. 챔버(20)의 로드 로크실(3)측에는, 로드 로크실(3)과의 사이에서 웨이퍼를 반송하는 반입출구(20a)가 형성되어 있고, 이 반입출구(20a)는 게이트 밸브(22)에 의해 개폐 가능하게 되어 있다. 또한, 챔버(20)의 에칭 장치(5)측에는 에칭 장치(5)와의 사이에서 웨이퍼(W)를 반송하는 반입출구(20b)가 형성되어 있고, 이 반입출구(20b)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다. 챔버(20)의 측벽 상부에는 가스 공급로(25)가 접속되고, 가스 공급로(25)는 N2 가스 공급원(30)에 접속되어 있다. 또한, 챔버(20)의 바닥벽에는 배기로(27)가 접속되고, 배기로(27)는 진공 펌프(33)에 접속되어 있다. 가스 공급로(25)에는 유량 조절 밸브(31)가 설치되어 있고, 배기로(27)에는 압력 조정 밸브(32)가 설치되어 있어, 이들 밸브를 조정함으로써, 챔버(20) 내를 소정 압력의 N2 가스 분위기로 하여 열처리가 행해진다. Ar 가스 등, N2 가스 이외의 불활성 가스를 사용해도 된다.
제어부(6)는 처리 시스템(1)의 각 구성부를 제어하는 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러(91)를 갖고 있다. 프로세스 컨트롤러(91)에는, 오퍼레이터가 처리 시스템(1)을 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 처리 시스템(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 갖는 유저 인터페이스(92)가 접속되어 있다. 또한, 프로세스 컨트롤러(91)에는, 처리 시스템(1)에서 실행되는 각종 처리, 예를 들어 후술하는 에칭 장치(5)에 있어서의 처리 가스의 공급이나 챔버 내의 배기 등을 프로세스 컨트롤러의 제어에 의해 실현하기 위한 제어 프로그램이나 처리 조건에 따라 처리 시스템(1)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램인 처리 레시피나, 각종 데이터베이스 등이 저장된 기억부(93)가 접속되어 있다. 레시피는 기억부(93) 중의 적당한 기억 매체(도시하지 않음)에 기억되어 있다. 그리고, 필요에 따라, 임의의 레시피를 기억부(93)로부터 호출하여 프로세스 컨트롤러(91)에 실행시킴으로써, 프로세스 컨트롤러(91)의 제어하에서, 처리 시스템(1)에서의 원하는 처리가 행해진다.
본 실시 형태에 관한 에칭 장치(5)는 Si에 대한 SiGe의 선택적 에칭 및 SiGe에 대한 Si의 선택적 에칭을 동일한 가스계를 사용하여 에칭하는 것이다. 그 구체적인 구성에 대해서는, 이후에 상세하게 설명한다.
이와 같은 처리 시스템(1)에서는, 웨이퍼(W)로서, 에칭 대상인 Si을 갖고, 또한 SiGe을 갖는 것을 사용하고, 그와 같은 웨이퍼(W)를 복수매 캐리어(C) 내에 수납하여 처리 시스템(1)에 반송한다.
처리 시스템(1)에 있어서는, 대기측의 게이트 밸브(16)를 개방한 상태에서 반입출부(2)의 캐리어(C)로부터 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 웨이퍼(W)를 1매 로드 로크실(3)에 반송하고, 로드 로크실(3) 내의 제2 웨이퍼 반송 기구(17)의 피크에 전달한다.
그 후, 대기측의 게이트 밸브(16)를 폐쇄하여 로드 로크실(3) 내를 진공 배기하고, 계속해서 게이트 밸브(54)를 개방하여, 피크를 에칭 장치(5)까지 신장시켜 웨이퍼(W)를 에칭 장치(5)에 반송한다.
그 후, 피크를 로드 로크실(3)로 복귀시키고, 게이트 밸브(54)를 폐쇄하고, 에칭 장치(5)에 있어서 후술하는 바와 같이 하여 에칭 처리를 행한다.
에칭 처리가 종료된 후, 게이트 밸브(22, 54)를 개방하고, 제2 웨이퍼 반송 기구(17)의 피크에 의해 에칭 처리 후의 웨이퍼(W)를 열처리 장치(4)에 반송하고, 챔버(20) 내에 N2 가스를 도입하면서, 히터(24)에 의해 적재대(23) 상의 웨이퍼(W)를 가열하여, 에칭 잔사 등을 가열 제거한다.
열처리 장치(4)에 있어서의 열처리가 종료된 후, 게이트 밸브(22)를 개방하고, 제2 웨이퍼 반송 기구(17)의 피크에 의해 적재대(23) 상의 에칭 처리 후의 웨이퍼(W)를 로드 로크실(3)에 퇴피시키고, 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 캐리어(C)로 복귀시킨다. 이에 의해, 1매의 웨이퍼 처리가 완료된다.
또한, 처리 시스템(1)에 있어서, 열처리 장치(4)는 필수는 아니다. 열처리 장치(4)를 설치하지 않은 경우에는, 에칭 처리가 종료된 후의 웨이퍼(W)를 제2 웨이퍼 반송 기구(17)의 피크에 의해 로드 로크실(3)에 퇴피시키고, 제1 웨이퍼 반송 기구(11)의 반송 아암(11a, 11b) 중 어느 하나에 의해 캐리어(C)로 복귀시키면 된다.
<에칭 장치의 구성>
이어서, 본 실시 형태의 에칭 방법을 실시하기 위한 에칭 장치(5)에 대해 상세하게 설명한다.
도 3은 에칭 장치(5)를 도시하는 단면도이다. 도 3에 도시한 바와 같이, 에칭 장치(5)는 밀폐 구조의 챔버(40)를 구비하고 있고, 챔버(40)의 내부에는, 웨이퍼(W)를 대략 수평으로 한 상태에서 적재시키는 적재대(42)가 설치되어 있다. 또한, 에칭 장치(5)는 챔버(40)에 에칭 가스를 공급하는 가스 공급 기구(43), 챔버(40) 내를 배기하는 배기 기구(44)를 구비하고 있다.
챔버(40)는 챔버 본체(51)와 덮개부(52)에 의해 구성되어 있다. 챔버 본체(51)는 대략 원통 형상의 측벽부(51a)와 바닥부(51b)를 갖고, 상부는 개구로 되어 있고, 이 개구가 덮개부(52)에 의해 밀폐된다. 측벽부(51a)와 덮개부(52)는, 시일 부재(도시하지 않음)에 의해 밀폐되어, 챔버(40) 내의 기밀성이 확보된다. 덮개부(52)의 천장벽에는 상방으로부터 챔버(40) 내를 향해 가스 도입 노즐(61)이 삽입되어 있다.
측벽부(51a)에는, 열처리 장치(4)의 챔버(20)와의 사이에서 웨이퍼(W)를 반입출하는 반입출구(53)가 형성되어 있고, 이 반입출구(53)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
적재대(42)는 평면에서 볼 때 대략 원형을 이루고 있고, 챔버(40)의 바닥부(51b)에 고정되어 있다. 적재대(42)의 내부에는, 적재대(42)의 온도를 조절하는 온도 조절기(55)가 설치되어 있다. 온도 조절기(55)는, 예를 들어 온도 조절용 매체(예를 들어 물 등)가 순환하는 관로를 구비하고 있고, 이와 같은 관로 내를 흐르는 온도 조절용 매체와 열교환이 행해짐으로써, 적재대(42)의 온도가 조절되어, 적재대(42) 상의 웨이퍼(W)의 온도 제어가 이루어진다.
가스 공급 기구(43)는 F2 가스를 공급하는 F2 가스 공급원(63), NH3 가스를 공급하는 NH3 가스 공급원(64), HF 가스를 공급하는 HF 가스 공급원(65), Ar 가스를 공급하는 Ar 가스 공급원(66)을 갖고 있다. 또한, F2 가스 공급원(63)에 접속된 F2 가스 공급 배관(67), NH3 가스 공급원(64)에 접속된 NH3 가스 공급 배관(68), HF 가스 공급원(65)에 접속된 HF 가스 공급 배관(69), Ar 가스 공급원(66)에 접속된 Ar 가스 공급 배관(70)을 갖고 있다. 이 배관은 집합 배관(71)에 접속되고, 집합 배관(71)은 상술한 가스 도입 노즐(61)에 접속되어 있다. 그리고, F2 가스, NH3 가스, HF 가스, Ar 가스가, 공급 배관(67, 68, 69, 70) 및 집합 배관(71)을 거쳐 가스 도입 노즐(61)로부터 챔버(40)로 도입되도록 되어 있다.
F2 가스 공급 배관(67), NH3 가스 공급 배관(68), HF 가스 공급 배관(69), Ar 가스 공급 배관(70)에는, 유로의 개폐 동작 및 유량 제어를 행하는 유량 제어기(72)가 설치되어 있다. 유량 제어기(72)는 예를 들어 개폐 밸브 및 매스 플로우 컨트롤러에 의해 구성되어 있다.
또한, 챔버(40)의 상부에 샤워 플레이트를 설치하고, 샤워 플레이트를 통해 여기된 가스를 샤워 형상으로 공급해도 된다.
상기 가스 중, F2 가스 및 NH3 가스는 메인의 에칭에 사용되는 에칭 가스이다. 또한, HF 가스는 자연 산화막 제거나 에칭 처리 후의 막의 종단 처리에 사용된다. 또한, Ar 가스는, 희석 가스나 퍼지 가스로서 사용된다. Ar 가스 대신에 N2 가스 등의 다른 불활성 가스를 사용해도 되고, 2종 이상의 불활성 가스를 사용해도 된다.
배기 기구(44)는 챔버(40)의 바닥부(51b)에 형성된 배기구(81)에 연결되는 배기 배관(82)를 갖고 있고, 또한 배기 배관(82)에 설치된, 챔버(40) 내의 압력을 제어하기 위한 자동 압력 제어 밸브(APC)(83) 및 챔버(40) 내를 배기하기 위한 진공 펌프(84)를 갖고 있다.
챔버(40)의 측벽에는, 챔버(40) 내의 압력을 계측하기 위한 압력계로서 2개의 캐패시턴스 마노미터(86a, 86b)가, 챔버(40) 내에 삽입되도록 설치되어 있다. 캐패시턴스 마노미터(86a)는 고압력용, 캐패시턴스 마노미터(86b)는 저압력용으로 되어 있다. 적재대(42)에 적재된 웨이퍼(W)의 근방에는, 웨이퍼(W)의 온도를 검출하는 온도 센서(도시하지 않음)가 설치되어 있다.
에칭 장치(5)를 구성하는 챔버(40), 적재대(42) 등의 각종 구성 부품의 재질로서는, Al이 사용되어 있다. 챔버(40)를 구성하는 Al재는 무구한 것이어도 되고, 내면[챔버 본체(51)의 내면 등]에 양극 산화 처리를 실시한 것이어도 된다. 한편, 적재대(42)를 구성하는 Al의 표면은 내마모성이 요구되므로, 양극 산화 처리를 행하여 표면에 내마모성이 높은 산화 피막(Al2O3)을 형성하는 것이 바람직하다.
<에칭 장치에 의한 에칭 방법>
이어서, 이와 같이 구성된 에칭 장치에 의한 에칭 방법에 대해 설명한다.
본 실시 형태에 있어서는, 피처리체인 웨이퍼(W)로서, Si과 SiGe이 공존한 것을 사용하고, Si에 대한 SiGe의 선택적 에칭 및 SiGe에 대한 Si의 선택적 에칭을 행한다. 일례로서, poly-Si막과 SiGe막의 적층 구조에 있어서, poly-Si막 및 SiGe막의 한쪽을 다른 쪽에 대해 선택적으로 에칭하는 경우를 들 수 있다.
본 실시 형태의 에칭 방법을 실시하는 데 있어서는, 에칭 장치(5)의 게이트 밸브(54)를 개방한 상태에서, 로드 로크실(3) 내의 제2 웨이퍼 반송 기구(17)의 피크에 의해 웨이퍼(W)를 반입출구(53)로부터 챔버(40) 내로 반입하고, 적재대(42)에 적재한다. 적재대(42)는 온도 조절기(55)에 의해 온도 조절되어 있어, 적재대(42)에 적재된 웨이퍼(W)의 온도가 소정의 온도로 제어된다.
그 후, 피크를 로드 로크실(3)로 복귀시키고, 게이트 밸브(54)를 폐쇄하고, 챔버(40) 내를 밀폐 상태로 한다.
계속해서, 챔버(40) 내의 압력을 조절하면서, NH3 가스 및 HF 가스를 챔버(40) 내에 도입하고, 웨이퍼(W)에 형성된 자연 산화막을 제거한다. 이때, NH3 가스 및 HF 가스 외에, 희석 가스로서 Ar 가스를 공급해도 된다. 또한, NH3 가스를 먼저 챔버(40) 내에 도입하여 압력을 안정시킨 후에 HF 가스를 도입하는 것이 바람직하다.
그 후, 챔버(40) 내에 퍼지 가스로서 Ar 가스를 공급하면서 진공 배기하여 챔버(40) 내의 퍼지를 행하고, 계속해서 가스를 F2 가스 및 NH3 가스로 절환하고, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하여 메인의 에칭을 행한다. 이때, 희석 가스로서 Ar 가스를 첨가해도 된다. 메인의 에칭에 있어서는, Si에 대한 SiGe의 선택적 에칭과, SiGe에 대한 Si의 선택적 에칭에서, F2 가스 및 NH3 가스의 비율을 바꾸어 에칭을 행한다. 즉, F2 가스 및 NH3 가스의 가스계에 있어서, F2 가스에 의해 SiGe은 에칭되지만 Si은 거의 에칭되지 않기 때문에, F2 가스의 비율이 많은 영역(F2:100％를 포함함)에 있어서 Si에 대한 SiGe의 선택적 에칭을 행할 수 있다. 한편, NH3 가스의 비율이 높아지면 Si이 에칭되지만, NH3에 의해 SiGe이 보호되어 SiGe이 에칭되기 어려워지기 때문에, SiGe에 대한 Si의 선택적 에칭이 행해지게 된다.
구체적으로는, Si에 대한 SiGe의 선택적 에칭에서는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％(유량％)로 0∼15％(F2 가스의 비율은 85∼100％)로 하는 것이 바람직하고, SiGe에 대한 Si의 선택적 에칭에서는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％(유량％)로 18∼50％(F2 가스의 비율은 50∼82％)로 하는 것이 바람직하다. 이에 의해, 거의 2 이상의 선택비로 선택적 에칭을 행할 수 있다. 더욱 바람직하게는, Si에 대한 SiGe의 선택적 에칭에서는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율이 체적％(유량％)로 0∼10％이며, SiGe에 대한 Si의 선택적 에칭에서는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율이 체적％(유량％)로 30∼50％이다. 이에 의해, 거의 10 이상의 선택비로 선택적 에칭을 행할 수 있다.
Si에 대한 SiGe의 선택비를 높게 하는 관점에서는, F2 가스를 100％(NH3 가스를 0％)로 하는 것이 바람직하지만, NH3 가스를 적절한 양으로 첨가함으로써, 에칭 레이트의 조정 등을 행할 수 있다.
메인의 에칭 시에 있어서의 챔버(40) 내의 압력은, SiGe의 선택적 에칭 및 Si의 선택적 에칭 모두 66.7∼667㎩(0.5∼5Torr)의 범위가 바람직하다. 또한, 적재대(42)의 온도(거의 웨이퍼의 온도)는 SiGe의 선택적 에칭 및 Si의 선택적 에칭 모두 30∼130℃의 범위가 바람직하다.
메인의 에칭은, SiGe의 선택적 에칭 및 Si의 선택적 에칭 모두, 에칭 공정을 복수회 반복하는 사이클 에칭에 의해 행하는 것이 바람직하다.
사이클 에칭에서는, 각 에칭 공정의 사이에서 챔버(40) 내의 퍼지를 행한다. 챔버(40) 내의 퍼지는, 간단히 챔버 내의 진공 배기만이어도 되지만, 진공 배기와 동시에 퍼지 가스로서 Ar 가스를 흘려도 된다.
사이클 에칭을 행함으로써, 1회의 에칭의 경우에 비해, 에칭 표면의 러프니스를 작게 할 수 있다. 또한, NH3 가스의 비율을 높게 하여 SiGe의 보호 기능을 갖게 해도, SiGe은 다소 에칭되지만, SiGe 에칭 시의 인큐베이션 타임이 Si 에칭 시의 인큐베이션 타임보다도 길기 때문에, Si의 선택적 에칭 시에 사이클 에칭을 행함으로써, SiGe의 에칭을 억제하여 선택성을 높일 수 있다.
사이클 에칭에 있어서는, 에칭 공정의 시간을 짧게 하여 에칭 공정의 횟수를 증가시킴으로써, 상기 효과를 높일 수 있지만, 에칭 공정의 횟수가 지나치게 많아지면 스루풋이 저하되기 때문에, 스루풋도 고려하여 적절한 사이클 수로 하는 것이 바람직하다.
메인의 에칭 시에, NH3 가스 및 F2 가스의 양쪽을 사용하는 경우에는, 먼저 NH3 가스를 챔버(40) 내에 도입하여 압력을 안정시킨 후에 F2 가스를 도입하는 것이 바람직하다. 또한, Ar 가스에 의해 압력을 안정시켜도 된다.
이상과 같이 하여 메인의 에칭을 행한 후, 챔버(40) 내에 퍼지 가스로서 Ar 가스를 공급하면서 진공 배기하여 챔버(40) 내의 퍼지를 행하고, 계속해서, 가스계를 NH3 가스 및 HF 가스로 전환하여 에칭면의 보호 처리를 행한다.
에칭면은 극히 산화가 발생하기 쉽게 되어 있지만, NH3 가스 및 HF 가스에 의한 처리를 행함으로써, 에칭면을 수소 종단할 수 있고, 산화를 방지할 수 있다.
이상과 같이 본 실시 형태에 따르면, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하고, F2 가스 및 NH3 가스의 비율을 변화시킴으로써, 동일 가스계이며 동일 챔버에서, Si에 대한 SiGe의 선택적 에칭 및 SiGe에 대한 Si의 선택적 에칭의 양쪽을 행할 수 있다.
<실험예>
이어서, 실험예에 대해 설명한다.
[실험예 1]
여기서는, poly-Si막이 형성된 블랭킷 웨이퍼와, SiGe막이 형성된 블랭킷 웨이퍼를 준비하고, 에칭 가스로서 F2 가스와 NH3 가스를 사용하고, NH3 가스 유량을 변화시켜 poly-Si막 및 SiGe막의 에칭을 행하였다. 그때의 조건은, F2 가스 유량: 180sccm, Ar 가스 유량: 1200sccm, 온도: 80℃, 압력: 4Torr/2Torr, 처리 시간: 8sec/8sec으로 하고, NH3 가스의 유량을 0∼100sccm의 사이에서 변화시켰다.
그 결과를 도 4에 나타낸다. 도 4는 NH3 가스 유량과 poly-Si막 및 SiGe막의 에칭량과의 관계를 나타내는 도면이다. 이 도면에 나타내는 바와 같이, 에칭 가스가 F2 가스만인 경우에는, poly-Si막은 거의 에칭되지 않고, SiGe막만이 선택적으로 에칭되는 것이 확인되었다. 이에 대해, NH3 가스가 증가함에 따라, poly-Si막의 에칭량이 증가하고, 반대로 SiGe막의 에칭량이 저하되는 것이 확인되었다. 이것은, NH3 가스의 증가에 의해 poly-Si막의 에칭성이 증가하지만, NH3 가스가 증가하면 그 보호 작용에 의해 SiGe막의 에칭성이 저하되기 때문이다.
그리고, NH3 가스의 유량이 0∼30sccm 정도[NH3 가스 유량의 에칭 가스의 합계 유량에 대한 유량 비율(체적 비율): 0∼15％ 정도]에서는 poly-Si막에 대한 SiGe막의 에칭 선택비가 거의 2 이상으로 되고, 0∼20sccm[NH3 가스 유량의 에칭 가스의 합계 유량에 대한 유량 비율(체적 비율): 0∼10％]에서는, poly-Si막에 대한 SiGe막의 에칭 선택비가 거의 10 이상으로 되어, SiGe막의 선택적 에칭이 실현되는 것이 확인되었다. 한편, NH3 가스의 유량이 40sccm[NH3 가스 유량의 에칭 가스의 합계 유량에 대한 유량 비율(체적 비율): 18.2％]에서는, SiGe막에 대한 poly-Si막의 에칭 선택비가 2 정도로 되고, NH3 가스의 유량이 100sccm[NH3 가스 유량의 에칭 가스의 합계 유량에 대한 유량 비율(체적 비율): 35.7％]에서는, SiGe막에 대한 poly-Si막의 에칭 선택비가 15 정도로 되고, 도 4로부터 NH3 가스의 체적 비율이 18％ 이상에서 에칭 선택비가 거의 2 이상, NH3 가스의 체적 비율이 30％ 이상에서 에칭 선택비가 거의 10 이상이고, poly-Si의 선택적 에칭이 실현되는 것이 확인되었다. NH3 가스의 유량을 더욱 증가시킴으로써, 더욱 poly-Si막의 에칭 선택성이 향상되는 것이 기대된다.
[실험예 2]
여기서는, 사이클 에칭의 효과에 대해 평가하였다.
처음에, Si에 SiGe막을 형성한 웨이퍼에 대해, 사이클 수를 바꾸어 에칭을 행하였다. 구체적으로는, F2 가스 유량: 180sccm, Ar 가스 유량: 390sccm, N2 가스 유량: 810sccm, 온도: 80℃, 압력: 0.7Torr로 하고, 1회당 에칭 시간 및 사이클 수를 48sec×1사이클, 16sec×3사이클, 8sec×6사이클, 4sec×12사이클로 변화시켰다.
도 5는 그때의 SiGe막의 에칭면의 상태를 나타내는 주사형 전자 현미경(SEM) 사진이다. 이 도면에 나타내는 바와 같이, 1회당 에칭 시간을 단시간으로 하여 사이클 수를 증가시킬수록 SiGe막의 에칭면의 러프니스가 양호해지는 것이 확인되었다.
이어서, poly-Si막을 형성한 웨이퍼에 대해, 사이클 수를 바꾸어 에칭을 행하였다. 구체적으로는, F2 가스 유량: 250sccm, NH3 가스 유량: 50sccm, Ar 가스 유량: 1680sccm, 온도: 80℃, 압력: 2Torr로 하고, 1회당 에칭 시간 및 사이클 수를 16sec×2사이클, 11sec×3사이클, 8sec×4사이클로 변화시켰다.
도 6은 그때의 poly-Si막의 에칭면의 상태를 나타내는 SEM 사진이다. 이 도면에 나타내는 바와 같이, poly-Si막의 경우에도 1회당 에칭 시간을 단시간으로 하여 사이클 수를 증가시킬수록 에칭면의 러프니스가 양호해지는 것이 확인되었다.
<본 발명의 다른 적용>
또한, 본 발명은 상기 실시 형태로 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태의 장치는 예시에 지나지 않고, 다양한 구성의 장치에 의해 본 발명의 에칭 방법을 실시할 수 있다. 또한, Si으로서 poly-Si막, SiGe으로서 SiGe막을 사용한 예를 나타냈지만, 에피택셜 성장시킨 단결정이어도 된다. 또한, 피처리 기판으로서 반도체 웨이퍼를 사용한 경우에 대해 나타냈지만, 반도체 웨이퍼에 한정되지 않고, LCD(액정 디스플레이)용 기판으로 대표되는 FPD(플랫 패널 디스플레이) 기판이나, 세라믹스 기판 등의 다른 기판이어도 된다.
1: 처리 시스템
2: 반입출부
3: 로드 로크실
5: 에칭 장치
6: 제어부
11: 제1 웨이퍼 반송 기구
17: 제2 웨이퍼 반송 기구
40: 챔버
42: 적재대
43: 가스 공급 기구
44: 배기 기구
61: 가스 도입 노즐
63: F2 가스 공급원
64: NH3 가스 공급원
65: HF 가스 공급원
67: F2 가스 공급 배관
68: NH3 가스 공급 배관
71: 집합 배관
W: 반도체 웨이퍼

Claims (11)

  1. 실리콘과 실리콘게르마늄을 포함하는 피처리 기판을 챔버 내에 배치하고, 에칭 가스의 가스계를 F2 가스 및 NH3 가스로 하고, F2 가스와 NH3 가스의 비율을 변화시킴으로써, 실리콘에 대한 실리콘게르마늄의 선택적 에칭과, 실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행하는, 에칭 방법.
  2. 제1항에 있어서,
    실리콘은 실리콘막이며, 실리콘게르마늄은 실리콘게르마늄막인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    실리콘에 대한 실리콘게르마늄의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 0∼15％로 하고,
    실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 18∼50％로 하는, 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    실리콘에 대한 실리콘게르마늄의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 0∼10％로 하고,
    실리콘게르마늄에 대한 실리콘의 선택적 에칭을 행할 때에는, F2 가스 및 NH3 가스의 합계에 대한 NH3 가스의 비율을 체적％로 30∼50％로 하는, 에칭 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭 시에, 상기 피처리 기판을 적재하는 적재대의 온도를 30∼130℃의 범위로 하는, 에칭 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭 시에, 상기 챔버 내의 압력을 66.7∼667㎩로 하는, 에칭 방법.
  7. 제1항 또는 제2항에 있어서,
    실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭 모두 에칭 공정을 복수회 반복하는 사이클 에칭에 의해 행하는, 에칭 방법.
  8. 제7항에 있어서,
    상기 에칭 공정의 사이에서 상기 챔버 내의 배기를 행하는, 에칭 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 실리콘에 대한 실리콘게르마늄의 선택적 에칭과 실리콘게르마늄에 대한 실리콘의 선택적 에칭에 앞서, NH3 가스와 HF 가스를 상기 챔버 내에 도입하여 상기 피처리 기판의 표면의 자연 산화막의 제거를 행하는, 에칭 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 실리콘에 대한 실리콘게르마늄의 선택적 에칭 및 실리콘게르마늄에 대한 실리콘의 선택적 에칭의 후에, NH3 가스와 HF 가스를 상기 챔버 내에 도입하여, 상기 피처리 기판의 에칭면의 보호 처리를 행하는, 에칭 방법.
  11. 컴퓨터상에서 동작하고, 에칭 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 제1항 또는 제2항의 에칭 방법이 행해지도록, 컴퓨터에 상기 에칭 장치를 제어시키는, 기억 매체.
KR1020160010450A 2015-02-03 2016-01-28 에칭 방법 KR101884510B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-019114 2015-02-03
JP2015019114A JP6426489B2 (ja) 2015-02-03 2015-02-03 エッチング方法

Publications (2)

Publication Number Publication Date
KR20160095617A true KR20160095617A (ko) 2016-08-11
KR101884510B1 KR101884510B1 (ko) 2018-08-01

Family

ID=56554693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160010450A KR101884510B1 (ko) 2015-02-03 2016-01-28 에칭 방법

Country Status (5)

Country Link
US (1) US9607855B2 (ko)
JP (1) JP6426489B2 (ko)
KR (1) KR101884510B1 (ko)
CN (1) CN105845562B (ko)
TW (1) TWI682453B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111548A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법 및 처리 장치
KR20180111556A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR20190089749A (ko) * 2018-01-22 2019-07-31 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20200019983A (ko) * 2017-06-30 2020-02-25 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US11011383B2 (en) 2018-01-22 2021-05-18 Tokyo Electron Limited Etching method

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
US10332986B2 (en) * 2016-08-22 2019-06-25 International Business Machines Corporation Formation of inner spacer on nanosheet MOSFET
JP6689159B2 (ja) 2016-08-22 2020-04-28 東京エレクトロン株式会社 エッチング方法およびｄｒａｍキャパシタの製造方法
JP6812880B2 (ja) * 2017-03-29 2021-01-13 東京エレクトロン株式会社 基板処理方法及び記憶媒体。
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
JP6971823B2 (ja) * 2017-12-13 2021-11-24 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7174180B2 (ja) * 2018-05-16 2022-11-17 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7072440B2 (ja) 2018-05-16 2022-05-20 東京エレクトロン株式会社 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
US10923356B2 (en) * 2018-07-20 2021-02-16 Tokyo Electron Limited Gas phase etch with controllable etch selectivity of silicon-germanium alloys
JP7113711B2 (ja) * 2018-09-25 2022-08-05 東京エレクトロン株式会社 エッチング方法、エッチング装置、および記憶媒体
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
JP7229061B2 (ja) * 2019-03-26 2023-02-27 東京エレクトロン株式会社 基板のエッチング装置及びエッチング方法
JP7313201B2 (ja) 2019-06-14 2023-07-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN112771649B (zh) 2019-08-28 2022-04-19 玛特森技术公司 用于使用氟自由基处理工件的方法
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
JP7419783B2 (ja) * 2019-12-11 2024-01-23 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2021181613A1 (ja) * 2020-03-12 2021-09-16 株式会社日立ハイテク プラズマ処理方法
JP7360979B2 (ja) 2020-03-19 2023-10-13 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7459720B2 (ja) * 2020-08-11 2024-04-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法、装置及びシステム
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置
JPWO2023017696A1 (ko) * 2021-08-10 2023-02-16
JP2024044815A (ja) * 2022-09-21 2024-04-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN116741630B (zh) * 2023-08-14 2023-12-22 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014832A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 트렌치 커패시터 및 그 제조방법
JP2003077888A (ja) 2001-08-31 2003-03-14 Shibaura Mechatronics Corp ＳｉＧｅ膜のエッチング方法
KR20050095388A (ko) * 2004-03-26 2005-09-29 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
JP2009510750A (ja) 2005-09-30 2009-03-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコンを促進エッチングする方法
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템
JP2013225604A (ja) 2012-04-23 2013-10-31 Hitachi High-Technologies Corp ドライエッチング方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5505816A (en) * 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
WO2004095559A1 (ja) * 2003-04-22 2004-11-04 Tokyo Electron Limited シリコン酸化膜の除去方法及び処理装置
US8105890B2 (en) * 2005-06-30 2012-01-31 Freescale Semiconductor, Inc. Method of forming a semiconductor structure
FR2889622A1 (fr) * 2005-08-08 2007-02-09 St Microelectronics Crolles 2 Procede de fabrication d'un transistor a nanodoigts semiconducteurs paralleles
US8019812B2 (en) * 2007-04-13 2011-09-13 Microsoft Corporation Extensible and programmable multi-tenant service architecture
EP2494578B1 (en) * 2009-10-26 2016-06-15 Mapper Lithography IP B.V. Charged particle multi-beamlet lithography system, with modulation device
US8389416B2 (en) * 2010-11-22 2013-03-05 Tokyo Electron Limited Process for etching silicon with selectivity to silicon-germanium
US8609508B2 (en) * 2010-12-08 2013-12-17 Stmicroelectronics, Inc. Method of fabricating an integrated circuit having a strain inducing hollow trench isolation region
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same
JP5851349B2 (ja) * 2012-06-04 2016-02-03 株式会社日立ハイテクノロジーズ プラズマエッチング方法及びプラズマエッチング装置
US8759874B1 (en) * 2012-11-30 2014-06-24 Stmicroelectronics, Inc. FinFET device with isolated channel
US9236265B2 (en) * 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) * 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9224811B2 (en) * 2014-03-17 2015-12-29 Globalfoundries Inc Stacked semiconductor device
JP6418794B2 (ja) * 2014-06-09 2018-11-07 東京エレクトロン株式会社 改質処理方法及び半導体装置の製造方法
JP6435667B2 (ja) * 2014-07-01 2018-12-12 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9837254B2 (en) * 2014-08-12 2017-12-05 Lam Research Corporation Differentially pumped reactive gas injector
TWI587389B (zh) * 2014-08-12 2017-06-11 東京威力科創股份有限公司 基板處理方法
US10266397B2 (en) * 2014-08-13 2019-04-23 University Of South Carolina III-V nitride resonate structure based photoacoustic sensor
US10134585B2 (en) * 2014-08-19 2018-11-20 The Regents Of The University Of California Low temperature atomic layer deposition of oxides on compound semiconductors
US9269628B1 (en) * 2014-12-04 2016-02-23 Globalfoundries Inc. Methods of removing portions of at least one fin structure so as to form isolation regions when forming FinFET semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030014832A (ko) * 2001-08-13 2003-02-20 삼성전자주식회사 트렌치 커패시터 및 그 제조방법
JP2003077888A (ja) 2001-08-31 2003-03-14 Shibaura Mechatronics Corp ＳｉＧｅ膜のエッチング方法
KR20050095388A (ko) * 2004-03-26 2005-09-29 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
JP2009510750A (ja) 2005-09-30 2009-03-12 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコンを促進エッチングする方法
KR20100105398A (ko) * 2009-03-19 2010-09-29 도쿄엘렉트론가부시키가이샤 기판의 에칭 방법 및 시스템
JP2013225604A (ja) 2012-04-23 2013-10-31 Hitachi High-Technologies Corp ドライエッチング方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180111548A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법 및 처리 장치
KR20180111556A (ko) * 2017-03-30 2018-10-11 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
KR20200019983A (ko) * 2017-06-30 2020-02-25 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US11443952B2 (en) 2017-06-30 2022-09-13 Tokyo Electron Limited Etching method and etching device
KR20190089749A (ko) * 2018-01-22 2019-07-31 도쿄엘렉트론가부시키가이샤 에칭 방법
US11011383B2 (en) 2018-01-22 2021-05-18 Tokyo Electron Limited Etching method

Also Published As

Publication number Publication date
CN105845562B (zh) 2018-08-28
JP2016143781A (ja) 2016-08-08
KR101884510B1 (ko) 2018-08-01
US20160225637A1 (en) 2016-08-04
TWI682453B (zh) 2020-01-11
TW201701348A (zh) 2017-01-01
US9607855B2 (en) 2017-03-28
CN105845562A (zh) 2016-08-10
JP6426489B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
KR101884510B1 (ko) 에칭 방법
TWI648791B (zh) Etching method
KR101853522B1 (ko) 에칭 방법 및 기억 매체
JP7113711B2 (ja) エッチング方法、エッチング装置、および記憶媒体
KR101802580B1 (ko) 에칭 방법 및 기억 매체
KR101836591B1 (ko) 에칭 방법
US10312079B2 (en) Etching method
JP6073172B2 (ja) エッチング方法
TW201824387A (zh) 蝕刻方法及ｄｒａｍ電容器之製造方法
KR101716535B1 (ko) 에칭 장치 및 에칭 방법
KR101715460B1 (ko) 가스 처리 방법
JP2015073035A (ja) エッチング方法
WO2015186461A1 (ja) エッチング方法
TW202113966A (zh) 蝕刻方法及蝕刻裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant