KR20200019983A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20200019983A
KR20200019983A KR1020207001855A KR20207001855A KR20200019983A KR 20200019983 A KR20200019983 A KR 20200019983A KR 1020207001855 A KR1020207001855 A KR 1020207001855A KR 20207001855 A KR20207001855 A KR 20207001855A KR 20200019983 A KR20200019983 A KR 20200019983A
Authority
KR
South Korea
Prior art keywords
gas
etching
space
film
plasma
Prior art date
Application number
KR1020207001855A
Other languages
English (en)
Other versions
KR102576634B1 (ko
Inventor
아키타카 시미즈
슈이치로 우다
다케시 사이토
다이키 가토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200019983A publication Critical patent/KR20200019983A/ko
Application granted granted Critical
Publication of KR102576634B1 publication Critical patent/KR102576634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3346—Selectivity

Abstract

질화실리콘막을 선택적으로 에칭하는 방법은, 질화실리콘막을 갖는 피처리 기판을 처리 공간에 배치하는 제1 공정과, 처리 공간에, H와 F를 포함하는 가스를 도입하는 제2 공정과, 처리 공간에 불활성 가스의 라디칼을 선택적으로 도입하는 제3 공정을 갖는다.

Description

에칭 방법 및 에칭 장치
본 개시는, 질화실리콘(SiN)막을 에칭하는 에칭 방법 및 에칭 장치에 관한 것이다.
최근, 반도체 디바이스의 제조 과정에서 미세화 에칭이 행해지고 있으며, 예를 들어 SiN막의 에칭에 대한 다양한 에칭 기술이 검토되고 있다.
SiN막의 에칭에 있어서는, SiN막이 SiO2막 등의 다른 막과 공존(인접)하고 있는 경우, 이와 같은 다른 막에 대하여 높은 선택성이 요구된다. 이와 같은 요구에 대하여 특허문헌 1에는, 기판을 60℃ 이상으로 가열하고 기판에 HF 가스를 공급함으로써, 열산화막에 대하여 고선택비로 SiN막을 에칭하는 기술이 제안되어 있다. 또한 특허문헌 2에는, HF 가스와 F2 가스와 불활성 가스와 O2 가스를 여기한 상태에서 챔버에 공급하여, SiO2막에 대하여 고선택비로 SiN막을 에칭하는 기술이 제안되어 있다.
일본 특허 공개 제2008-187105호 공보 일본 특허 공개 제2015-73035호 공보
본 개시는, 전용 장치를 이용하는 일 없이, 또한 표면 산화를 생기게 하는 일 없이 질화실리콘(SiN)막을 선택적으로 에칭할 수 있는 기술을 제공한다.
본 개시의 일 양태에 따른 에칭 방법은, 질화실리콘막을 선택적으로 에칭하는 방법이며, 상기 질화실리콘막을 갖는 피처리 기판을 처리 공간에 배치하는 제1 공정과, 상기 처리 공간에, H와 F를 포함하는 가스를 도입하는 제2 공정과,
상기 처리 공간에 불활성 가스의 라디칼을 선택적으로 도입하는 제3 공정을 갖는다.
본 개시에 의하면, 전용의 장치를 이용하는 일 없이, 또한 표면 산화를 생기게 하는 일 없이 질화실리콘(SiN)막을 선택적으로 에칭할 수 있는 기술이 제공된다.
도 1은 시뮬레이션에 의하여, SiN막을 HF에 의하여 에칭하는 반응 과정에 있어서의 각각의 반응 단계의 퍼텐셜 에너지를 구한 결과를 나타내는 도면이다.
도 2는 시뮬레이션에 의하여, SiN막을 HF에 의하여 에칭하는 반응 과정과 SiO2막을 HF에 의하여 에칭하는 반응 과정에 있어서의 활성화 에너지 ΔEa와 생성 에너지 ΔE를 비교하여 나타내는 도면이다.
도 3은 SiN막의 에칭에 이용하는 처리 시스템의 일례를 개략적으로 도시하는 부분 단면 평면도이다.
도 4는 도 3의 처리 시스템에 프로세스 모듈로서 탑재된, SiN막의 에칭 장치의 일례를 개략적으로 도시하는 단면도이다.
도 5a는 도 4의 에칭 장치에 있어서의 구획판의 구성을 개략적으로 도시하는 도면이며, 구획판을 처리 공간으로부터 본 도면이다.
도 5b는 도 4의 에칭 장치에 있어서의 구획판의 구성을 개략적으로 도시하는 도면이며, 도 5a의 Ⅴ-Ⅴ선에 의한 단면도이다.
도 6a는 도 4의 에칭 장치에 있어서의 차열판의 구성을 개략적으로 도시하는 도면이며, 차열판을 처리 공간으로부터 본 도면이다.
도 6b는 도 4의 에칭 장치에 있어서의 차열판의 구성을 개략적으로 도시하는 도면이며, 도 6a의 Ⅵ-Ⅵ선에 의한 단면도이다.
도 7은 본 개시의 일 실시 형태에 따른 SiN막의 에칭 방법의 일례를 도시하는 흐름도이다.
도 8은 본 개시의 일 실시 형태에 따른 SiN막의 에칭 방법의 일례를 나타내는 타이밍 차트이다.
이하, 도면을 참조하면서 실시 형태에 대하여 설명한다.
<SiN막 에칭의 개요>
먼저, 본 실시 형태에 있어서의 SiN막 화학적 에칭의 개요에 대하여 설명한다.
SiN막의 에칭에 있어서는 에칭 가스로서 HF 등의 불소계 가스가 유효하며, 에칭 가스와의 반응에서 SiNF를 생성시킴으로써 에칭이 가능하다. 그러나 HF 가스 단독의 경우에는 상기 특허문헌 1과 같이 고압이 필요해진다. 또한 상기 특허문헌 2와 같이 SiO2막에 대한 선택비를 높게 하기 위하여 O2 가스를 첨가하면 표면 산화의 우려가 있다.
그래서, 이와 같은 문제가 생기지 않으며, HF 가스를 이용하여 SiN막을 에칭하는 방법에 대하여 검토하였다.
맨 처음에, SiN+HF 반응에 있어서 율속으로 되는 활성 착합체의 퍼텐셜 에너지에 대한 시뮬레이션 결과에 대하여 설명한다. 도 1은, SiN막과 HF 가스가 독립적으로 존재할 때의 에너지를 0eV로 하고, 에칭 반응 과정에 있어서의 각각의 반응 단계의 퍼텐셜 에너지를 구한 결과를 나타내는 것이다. 이 도면에 나타낸 바와 같이, SiN+HF의 상태로부터 SiNF+NH3으로 되는 생성 에너지 ΔE는 -1.08eV이고, 반응의 활성화 에너지 ΔEa는 +0.06eV임을 알 수 있다.
이 점으로부터, SiN막에 HF 가스를 흡착시킨 후, 활성화 에너지 ΔEa의 값인 +0.06eV 이상의 에너지를 가함으로써, 특허문헌 1과 같은 고압 조건으로 하는 일 없이 SiN막의 에칭 반응이 진행될 것으로 생각된다.
막에 대미지를 주지 않고 화학적으로 상기 에칭 반응을 진행시키기 위해서는, 고에너지이고 대미지가 작은 Ar 라디칼과 같은 불활성 가스(희가스)의 라디칼에 의하여 에너지를 가하는 것이 유효하다.
한편, 열산화막(SiO2)에 대해서도 마찬가지로, 에칭 반응 과정에 있어서의 각각의 반응 단계의 퍼텐셜 에너지로부터, SiO2+HF에 있어서 율속으로 되는 활성 착합체의 퍼텐셜 에너지에 대한 시뮬레이션을 행하였다. 그 결과를 SiN의 경우와 비교한 것을 도 2에 나타낸다. 이 도면에 나타낸 바와 같이, SiO2+HF에 있어서의 반응의 활성화 에너지 ΔEa는 +0.8eV로, SiN+HF의 +0.06eV와 비교하여 현격히 크다. 또한 생성 에너지 ΔE도 -0.4eV로, SiN+HF의 경우의 -1.08eV보다도 크다. 즉, SiO2막의 경우, HF 가스에 의하여 에칭되기 어려워 SiN막을 SiO2막에 대하여 고선택비로 에칭하는 것이 가능하다는 것을 알 수 있다. 또한 SiN막과 공존할 가능성이 있는 다른 막, 예를 들어 Si막, SiGe막, W막, TiN막, TaN막 등에 대해서도 마찬가지로, HF 가스에 의하여 에칭되기 어려워 SiN막을 이들 막에 대하여 고선택비로 에칭할 수 있음이 판명되었다.
그래서 본 실시 형태에서는, SiN막을 갖는 피처리 기판을 배치한 처리 공간에 HF 가스와 같은, H와 F를 포함하는 가스를 도입하는 스텝과, 처리 공간에 불활성 가스의 라디칼을 선택적으로 도입하는 스텝을 실시하여 SiN막을 에칭한다. 이들 스텝을 소정 횟수 반복함으로써 에칭 깊이(양)를 조정할 수 있다. 이때, 에칭 가스로서 O2 가스가 포함되어 있지 않으므로 SiN막 및 다른 막의 표면 산화가 억제된다. 또한 불활성 가스의 라디칼을 조사하여 에너지를 가함으로써, 고압 조건의 전용 장치를 이용하는 일 없이 에칭이 가능하며, 게다가 다른 막에 대하여 고선택비로 SiN막을 에칭할 수 있다.
이하, 상세히 설명한다.
<SiN막 에칭에 이용하는 처리 시스템의 일례>
맨 처음에, SiN막의 에칭에 이용하는 처리 시스템의 일례에 대하여 설명한다. 도 3은, 일 실시 형태에 따른 SiN막의 에칭 방법에 이용하는 처리 시스템의 일례를 개략적으로 도시하는 부분 단면 평면도이다.
도 3에 도시한 바와 같이, 처리 시스템(10)은 반출입부(11)와 트랜스퍼 모듈(12)과 복수의 프로세스 모듈(13)을 구비한다. 반출입부(11)는 복수의 웨이퍼 W를 보관하고 웨이퍼 W의 반출입을 행한다. 트랜스퍼 모듈(12)은 2매의 웨이퍼 W를 동시에 반송하는 반송실이다. 프로세스 모듈(13)은, 트랜스퍼 모듈(12)로부터 반입된 웨이퍼 W에 SiN막 에칭 처리나 가열 처리를 실시한다. 각 프로세스 모듈(13) 및 트랜스퍼 모듈(12)은, 내부가 진공 분위기로 유지된다.
처리 시스템(10)에서는, 반출입부(11)에 보관된 웨이퍼 W를, 트랜스퍼 모듈(12)에 내장된 반송 암(14)에 의하여 반송하고, 프로세스 모듈(13)의 내부에 배치된 2개의 스테이지(15)의 각각에 1매씩 웨이퍼 W를 적재한다. 이어서, 처리 시스템(10)에서는, 스테이지(15)에 적재된 각 웨이퍼 W에 프로세스 모듈(13)에서 SiN막 에칭 처리나 가열 처리를 실시한 후에, 처리 완료된 웨이퍼 W를 반송 암(14)에 의하여 반출입부(11)로 반출한다.
반출입부(11)는 로드 포트(17)와 로더 모듈(18)과 2개의 로드 로크 모듈(19)과 쿨링 스토리지(20)를 갖는다. 로드 포트(17)는, 복수의 웨이퍼 W를 수용하는 용기인 FOUP(16)의 적재대로서 기능한다. 로더 모듈(18)은 보관된 웨이퍼 W를, 각 로드 포트(17)에 적재된 FOUP(16)로부터 수취하거나, 또는 프로세스 모듈(13)에서 소정의 처리가 실시된 웨이퍼 W를 FOUP(16)로 넘긴다. 로드 로크 모듈(19)은 로더 모듈(18) 및 트랜스퍼 모듈(12) 사이에 있어서 웨이퍼 W를 전달하기 위하여 일시적으로 웨이퍼 W를 보유 지지한다. 쿨링 스토리지(20)는, 가열 처리가 실시된 웨이퍼 W를 냉각한다.
로더 모듈(18)은, 내부가 대기압 분위기인 직사각형 하우징을 포함하며, 그 직사각형의 긴 변을 구성하는 일 측면에 복수의 로드 포트(17)가 병설된다. 또한 로더 모듈(18)은, 내부에 있어서 그 직사각형의 긴 쪽 방향으로 이동 가능한 반송 암(도시하지 않음)을 갖는다. 해당 반송 암은, 각 로드 포트(17)에 적재된 FOUP(16)로부터 로드 로크 모듈(19)로 웨이퍼 W를 반입하거나, 또는 로드 로크 모듈(19)로부터 각 FOUP(16)로 웨이퍼 W를 반출한다.
각 로드 로크 모듈(19)은, 대기압 분위기의 각 로드 포트(17)에 적재된 FOUP(16)에 수용된 웨이퍼 W를, 내부가 진공 분위기인 프로세스 모듈(13)로 넘기기 위하여 웨이퍼 W를 일시적으로 보유 지지한다. 각 로드 로크 모듈(19)은, 2매의 웨이퍼 W를 보유 지지하는 버퍼 플레이트(21)를 갖는다. 또한 각 로드 로크 모듈(19)은, 로더 모듈(18)에 대하여 기밀성을 확보하기 위한 게이트 밸브(22a)와, 트랜스퍼 모듈(12)에 대하여 기밀성을 확보하기 위한 게이트 밸브(22b)를 갖는다. 또한 로드 로크 모듈(19)에는, 도시하지 않은 가스 도입계 및 가스 배기계가 배관에 의하여 접속되며, 내부를 대기압 분위기와 진공 분위기로 전환 가능하게 되어 있다.
트랜스퍼 모듈(12)은 미처리된 웨이퍼 W를 반출입부(11)로부터 프로세스 모듈(13)로 반입하고, 처리 완료된 웨이퍼 W를 프로세스 모듈(13)로부터 반출입부(11)로 반출한다. 트랜스퍼 모듈(12)은, 내부가 진공 분위기인 직사각형 하우징을 포함한다. 트랜스퍼 모듈(12)은 2개의 반송 암(14)과 회전대(23)와 회전 적재대(24)와 안내 레일(25)을 포함한다. 반송 암(14)은 2매의 웨이퍼 W를 보유 지지하여 이동한다. 회전대(23)는 2개의 반송 암(14)을 회전 가능하게 지지한다. 회전 적재대(24)는 회전대(23)를 탑재한다. 안내 레일(25)은 회전 적재대(24)를 트랜스퍼 모듈(12)의 긴 쪽 방향으로 이동 가능하게 안내한다. 또한 트랜스퍼 모듈(12)은 게이트 밸브(22a, 22b), 또한 후술하는 각 게이트 밸브(26)를 통하여 반출입부(11)의 로드 로크 모듈(19), 및 각 프로세스 모듈(13)에 접속된다. 트랜스퍼 모듈(12)에서는, 반송 암(14)이 로드 로크 모듈(19)로부터 2매의 웨이퍼 W를 각 프로세스 모듈(13)로 반송한다. 또한 처리가 실시된 2매의 웨이퍼 W를 반송 암(14)이 각 프로세스 모듈(13)로부터 다른 프로세스 모듈(13)이나 로드 로크 모듈(19)로 반출한다.
처리 시스템(10)에 있어서, 각 프로세스 모듈(13)은 SiN막 에칭, 가열 처리 중 어느 것을 실행한다. 즉, 6개의 프로세스 모듈(13) 중, 소정 개수가 SiN막 에칭에 이용되고, 잔부가, SiN막 에칭 후의 잔사 제거를 위한 가열 처리에 이용된다. SiN막 에칭용의 프로세스 모듈(13) 및 가열 처리용의 프로세스 모듈(13)의 수는 각각의 처리 시간에 따라 적절히 결정된다.
처리 시스템(10)은 제어부(27)를 갖고 있다. 제어부(27)는, 처리 시스템(10)의 각 구성 요소의 동작을 제어하는 CPU를 갖는 주 제어부와, 입력 장치(키보드, 마우스 등), 출력 장치(프린터 등), 표시 장치(디스플레이 등), 기억 장치(기억 매체)를 갖고 있다. 제어부(27)의 주 제어부는, 예를 들어 기억 장치에 내장된 기억 매체, 또는 기억 장치에 세트된 기억 매체에 기억된 처리 레시피에 기초하여 처리 시스템(10)에 소정의 동작을 실행시킨다.
<에칭 장치>
다음으로, 상기 처리 시스템(10)에 프로세스 모듈(13)로서 탑재된, 일 실시 형태에 따른 SiN막의 에칭 방법을 실시하는 에칭 장치의 일례에 대하여 설명한다. 도 4는, 도 3의 처리 시스템에 있어서, 프로세스 모듈(13) 중, SiN막의 에칭 장치의 일례를 개략적으로 도시하는 단면도이다.
도 4에 도시한 바와 같이, SiN막의 에칭 처리를 실시하는 에칭 장치로서의 프로세스 모듈(13)은, 웨이퍼 W를 수용하는 밀폐 구조의 처리 용기(28)를 구비한다. 처리 용기(28)는, 예를 들어 알루미늄 또는 알루미늄 합금을 포함하며, 상단이 개방되고, 처리 용기(28)의 상단은, 천장부로 되는 덮개체(29)로 폐색되어 있다. 처리 용기(28)의 측벽부(28a)에는 웨이퍼 W의 반출입구(30)가 마련되며, 당해 반출입구(30)는 상술한 게이트 밸브(26)에 의하여 개폐 가능으로 된다.
또한 처리 용기(28)의 내부의 저부에는, 상술한 바와 같이, 웨이퍼 W를 각각 1매씩 수평 상태로 적재하는 2개의 스테이지(15)(한쪽만 도시되어 있음)가 배치되어 있다. 스테이지(15)는 승강 기구(33)에 의하여 승강된다. 스테이지(15)는 대략 원기둥형을 하고 있고, 웨이퍼 W를 직접 적재하는 적재 플레이트(34)와, 적재 플레이트(34)를 지지하는 베이스 블록(35)을 갖는다. 적재 플레이트(34)의 내부에는, 웨이퍼 W를 온도 조절하는 온도 조절 기구(36)가 마련되어 있다. 온도 조절 기구(36)는, 예를 들어 온도 조절용 매체(예를 들어 물 또는 갈덴)가 순환하는 관로(도시하지 않음)를 갖는다. 당해 관로 내를 흐르는 온도 조절용 매체와 웨이퍼 W의 열교환을 행함으로써 웨이퍼 W의 온도 조정이 행해진다. 승강 기구(33)는 처리 용기(28)의 외부에 배치되며, 2개의 스테이지(15)를 일괄하여 승강시키는 액추에이터 등을 갖는다. 또한 스테이지(15)에는, 웨이퍼 W를 처리 용기(28)의 내부로 반출입할 시에 이용하는 복수의 승강 핀(도시하지 않음)이 적재 플레이트(34)의 상면에 대하여 돌출 함몰 가능하게 마련되어 있다.
처리 용기(28)의 내부는 구획판(37)(상세는 후술함)에 의하여 상방의 플라스마 생성 공간 P와 하방의 처리 공간 S로 구획된다. 플라스마 생성 공간 P는, 플라스마가 생성되는 공간이고, 처리 공간 S는, 웨이퍼 W에 대하여 에칭 가스가 흡착되어 라디칼 처리되는 공간이다. 처리 용기(28)의 외부에는, 플라스마 생성용 불활성 가스, 예를 들어 Ar 가스를 플라스마 생성 공간 P에 공급하는 불활성 가스 공급원(61)과, 에칭 가스, 예를 들어 HF 가스를 처리 공간 S에 공급하는 에칭 가스 공급원(62)이 마련되어 있다. 에칭 가스 공급원(62)으로부터는 에칭 가스 외에, 희석 가스 등으로서 기능하는 Ar 가스나 N2 가스 등의 불활성 가스를 공급하도록 해도 된다. 또한 처리 용기(28)의 저부에는 배기 기구(39)가 접속되어 있다. 배기 기구(39)는 진공 펌프를 가지며, 처리 공간 S의 내부의 배기를 행한다.
또한 프로세스 모듈(13)로서 탑재된 에칭 장치는, RF 안테나를 이용하는 유도 결합형 플라스마 에칭 장치로서 구성되어 있다. 처리 용기(28)의 천장부로 되는 덮개체(29)는, 예를 들어 원형 석영판으로 형성되며, 유전체 창으로서 구성된다. 덮개체(29) 상에는, 처리 용기(28)의 플라스마 생성 공간 P에 유도 결합 플라스마를 생성하기 위한 환형의 RF 안테나(40)가 형성되며, RF 안테나(40)는 정합기(41)를 거쳐 고주파 전원(42)에 접속되어 있다. 고주파 전원(42)은, 유도 결합의 고주파 방전에 의한 플라스마의 생성에 적합한 소정의 주파수(예를 들어 13.56㎒ 이상)의 고주파 전력을 소정의 출력값으로 출력한다. 정합기(41)는, 고주파 전원(42)측의 임피던스와 부하(RF 안테나(40)나 플라스마)측의 임피던스의 정합을 취하기 위한 리액턴스 가변의 정합 회로(도시하지 않음)를 갖는다.
도 5a 및 도 5b는, 도 4에 있어서의 구획판(37)의 구성을 개략적으로 도시하는 도면이다. 도 5a는, 구획판을 기판 처리 공간측으로부터 본 도면이고, 도 5b는, 도 5a의 Ⅴ-Ⅴ선에 의한 단면도이다.
도 5a 및 도 5b에 도시한 바와 같이, 구획판(37)은 적어도 2개의 판형 부재(43) 및 판형 부재(44)를 갖는다. 판형 부재(43) 및 판형 부재(44)는, 처리 용기(28)의 수평 단면 형상에 따른 형상을 이루고 있으며, 본 예에서는, 도 5에 도시한 바와 같이 대략 타원 형상을 이루고 있다. 판형 부재(43) 및 판형 부재(44)는 플라스마 생성 공간 P로부터 처리 공간 S를 향하여 중첩되도록 배치된다. 판형 부재(43)와 판형 부재(44) 사이에는, 양자를 소정의 간격으로 보유 지지하기 위한 스페이서(45)가 배치된다. 판형 부재(43) 및 판형 부재(44)에는, 중첩 방향으로 관통하는 복수의 슬릿(46) 및 슬릿(47)이 형성된다. 복수의 슬릿(46) 및 슬릿(47)은 모두 병렬로 배치되며, 슬릿(46)과 슬릿(47)은, 처리 공간 S로부터 구획판(37)을 보았을 때에 서로 겹쳐지지 않도록 배치된다. 또한 슬릿(46) 및 슬릿(47)은 격자 형상으로 형성되어도 되며, 이 경우에도 슬릿(46)과 슬릿(47)은 처리 공간 S로부터 보아 서로 겹쳐지지 않도록 배치된다. 또한 판형 부재(43) 및 판형 부재(44)에는, 슬릿(46) 및 슬릿(47) 대신 복수의 관통 구멍이 형성되어 있어도 된다. 판형 부재(43) 및 판형 부재(44)는 절연체, 예를 들어 석영 유리를 포함한다.
구획판(37)은, 플라스마 생성 공간 P에 있어서 유도 결합 플라스마가 생성될 시에 플라스마 중의 이온의 플라스마 생성 공간 P로부터 처리 공간 S로의 투과를 억제하는, 소위, 이온 트랩으로서 기능한다. 즉, 상술한 바와 같이, 각 슬릿(46)과 각 슬릿(47)이 겹쳐지지 않도록 배치됨으로써 래버린스 구조가 형성되어, 이방적(직진적)으로 이동하는 이온의 이동을 저지하는 한편, 등방적으로 이동하는 라디칼이 구획판(37)을 투과하게 한다. 플라스마 생성 공간 P는 리모트 플라스마 영역으로서 형성되며, 구획판(37)을 통하여 Ar 라디칼(Ar*) 등의 불활성 라디칼만을 처리 공간 S에 선택적으로 투과시켜, 처리 공간 S에 이온이 존재할 가능성을 저하시킬 수 있다. 이것에 의하여, 이온이 웨이퍼 W에 충돌함으로써 생기는 대미지를 저감시킬 수 있다. 또한 구획판(37)은 플라스마로부터 방사되는 진공 자외광을 차단하여, 진공 자외광에 의하여 웨이퍼 W의 표층이 변질되는 것을 방지할 수 있다.
구획판(37) 아래에는, 웨이퍼 W에 대향하도록 차열판(48)이 마련되어 있다. 차열판(48)은, 플라스마 생성 공간 P에서의 플라스마 생성을 반복함으로써 구획판(37)에 열이 축적되기 때문에, 그 열이 처리 공간 S에 있어서의 라디칼 분포에 영향을 미치는 것을 억제하기 위한 것이다.
도 6a 및 도 6b는, 도 4에 있어서의 차열판의 구성을 개략적으로 도시하는 도면이다. 도 6a는, 차열판(48)을 처리 공간 S로부터 본 도면이고, 도 6b는, 도 6a의 Ⅵ-Ⅵ선에 의한 단면도이다. 또한 도 6b에는, 이해를 용이하게 하기 위하여 구획판(37)도 그려져 있다.
도 6a 및 도 6b에 도시한 바와 같이, 차열판(48)은 판형 부재(43) 및 판형 부재(44)와 마찬가지로, 처리 용기(28)의 수평 단면 형상에 따른 형상을 이루고 있으며, 본 예에서는 대략 타원 형상을 이루고 있다.
차열판(48)에는, 플라스마 생성 공간 P로부터 처리 공간 S를 향하여 관통하는 복수의 슬릿(49)(라디칼 통로)이 형성된다. 각 슬릿(49)은 판형 부재(44)의 각 슬릿(47)에 대응하도록 마련된다. 또한 각 슬릿(49)의 단면 형상은, 플라스마 생성 공간 P로부터 처리 공간 S을 향하여 직경 확대되는 형상으로 되어 있다. 또한 슬릿(49) 대신, 복수의 직경 확대되는 관통 구멍이 형성되어 있어도 된다.
차열판(48)은, 열전도율이 높은 재료인 금속, 예를 들어 알루미늄 또는 알루미늄 합금을 포함하며, 각 슬릿(49)의 표면도 포함하여 전체면이 유전체, 예를 들어 실리콘 화합물 또는 이트륨 화합물로 덮여 있다. 또한 차열판(48)은 구획판(37)의 판형 부재(44)보다도 크게 형성되며, 주연부를 구성하는 플랜지부(48a)는 처리 용기(28)의 측벽부(28a)에 매설되어 있다.
차열판(48)에는, 슬릿(49) 사이에 다수의 가스 토출구(52)가 형성되어 있다. 다수의 가스 토출구(52)는 웨이퍼 W에 대향하도록 분포해 있다. 가스 토출구(52)는, 차열판(48) 내에 형성된 가스 통로(53)로부터 차열판(48)의 하면으로 연장되어 있으며, 가스 통로(53)는 배관을 통하여 에칭 가스 공급원(62)에 접속된다. 각 가스 토출구(52)로부터 에칭 가스, 예를 들어 HF 가스가 처리 공간 S를 향하여 균일하게 토출되어 웨이퍼 W에 흡착된다. 즉, 차열판(48)은, 에칭 가스를 토출하기 위한 샤워 헤드로서 기능한다.
또한 에칭 가스는, 처리 용기(28)의 측벽부(28a)로부터 직접 처리 공간 S에 도입하도록 해도 된다. 이와 같은 에칭 가스 도입 형태는, 예를 들어 차열판(48)이 실리콘 등의 난가공성인 경우에 이용된다. 플랜지부(48a)에는 냉각 기구(50), 예를 들어 냉매 유로, 칠러나 펠티에 소자가 매설되어 있다.
프로세스 모듈(13) 중, 가열 처리를 실시하는 가열 처리 장치에 대해서는, 상세는 도시하지 않지만 도 3에 도시한 바와 같이, SiN막의 에칭 처리를 행하는 에칭 장치와 마찬가지로 처리 용기 내에 2개의 스테이지(15)가 배치되어 있다. 단, SiN막의 에칭 처리를 행하는 에칭 장치와는 달리 플라스마 생성 기구를 갖고 있지 않으며, 처리 용기 내에 불활성 가스를 공급하면서, 스테이지(15) 내에 마련된 히터에 의하여 스테이지(15) 상에 적재된 웨이퍼 W를 소정 온도로 가열하는 구성으로 되어 있다. 에칭한 웨이퍼 W를 가열함으로써 웨이퍼 W 상의 에칭 잔사 또는 반응 생성물을 제거한다.
<SiN막의 에칭 방법>
다음으로, 상기 처리 시스템(10)에 의하여 실시되는, 본 실시 형태에 따른 SiN막의 에칭 방법의 일례에 대하여 설명한다.
도 7은, SiN막의 에칭 방법의 일례를 도시하는 흐름도, 도 8은 그의 타이밍 차트이다.
맨 처음에, SiN막이 형성된 웨이퍼를 프로세스 모듈(13) 중, SiN막을 에칭하는 에칭 장치로 반입한다(스텝 1). 이때, 먼저 로더 모듈(18)의 반송 암에 의하여 FOUP(16)로부터, SiN막이 형성된 웨이퍼 W를 취출하여 로드 로크 모듈(19)로 반입한다. 이어서, 로드 로크 모듈(19)을 진공화한 후, 로드 로크 모듈(19) 내의 웨이퍼 W를 트랜스퍼 모듈(12)의 반송 암(14)에 의하여 당해 에칭 장치로 반입한다.
에칭 대상인 SiN막은, SiH4 가스, SiH2Cl2, Si2Cl6 등의 실란계 가스와, NH3 가스나 N2 가스 등의 질소 함유 가스를 이용하여 열 CVD, 플라스마 CVD, ALD 등에 의하여 성막된 것이며, 막 중에 H가 포함되어 있다.
다음으로, 처리 용기(28) 내의 온도를 안정화시킨다(스텝 2, 도 8의 (1)). 이때, 처리 용기(28) 내에 N2 가스 등 불활성 가스를 도입하여 처리 용기(28) 내의 압력을 상승시키면서, 온도 조절 기구(36)에 의하여 소정 온도로 온도 조절된 스테이지(15) 상에서 웨이퍼 W를 소정 시간 보유 지지한다. 이때, 처리 용기(28) 내에 불활성 가스를 도입하여 처리 용기(28) 내의 압력을, 예를 들어 2000mTorr(266㎩)로 한다. 또한 스테이지(15) 상에서의 웨이퍼 W의 보유 지지 시간을, 예를 들어 30sec로 하고, 웨이퍼 온도를 바람직하게는 -15 내지 35℃, 예를 들어 15℃로 한다. 이때, 압력을 상승시키기 위하여 처리 용기(28) 내에 N2 가스 등을 도입한다. N2 가스의 유량은 500 내지 1500sccm 정도, 예를 들어 750sccm으로 한다.
다음으로, 처리 용기(28) 내를 진공화함으로써 처리 용기(28) 내의 퍼지를 행한다(스텝 3, 도 8의 (2)). 진공화에 의하여 처리 용기(28) 내의 가스의 퍼지를 간이하게 단시간에 행할 수 있다. 이때의 시간은, 예를 들어 10sec이다. 또한 이때의 처리 용기(28) 내의 퍼지는, 진공화 대신, 퍼지 가스, 예를 들어 Ar 가스 등의 불활성 가스를 처리 용기(28) 내에 공급함으로써 행해도 된다. 또한 진공화와 퍼지 가스의 공급을 병용해도 된다. 병용하는 경우에는 진공화와 퍼지 가스의 공급을 동시에 행해도 되고, 이들을 순서대로 행해도 된다.
다음으로, 에칭 가스 공급원(62)으로부터 에칭 가스로서, 예를 들어 HF 가스를 처리 공간 S에 도입한다(스텝 4, 도 8의 (3)). 이때, 처리 용기(28) 내의 압력을, 바람직하게는 10 내지 1500mTorr(1.33 내지 200㎩), 예를 들어 1000mTorr(133㎩)의 저압으로 한다. 이것에 의하여 HF 가스가 웨이퍼 W 표면의 SiN막에 흡착된다. 이때의 시간은 5 내지 60sec가 바람직하며, 예를 들어 60sec이다. 에칭 가스인 HF 가스의 유량은 50 내지 1000sccm이 바람직하며, 예를 들어 500sccm으로 한다. 에칭 가스와 함께 Ar 가스나 N2 가스 등의 불활성 가스를 희석 가스로서 공급해도 된다. 또한 에칭 가스로서 HF를 예시하고 있지만, SiN막에 H와 F가 흡착되면 되기 때문에 HF 가스에 한정되지 않으며, H와 F를 포함하는 가스이면 된다. H와 F를 포함하는 다른 가스로서는, 예를 들어 CHF3, CH2F2, CH3F와 같은 CxHyFz계 가스, SiH3F, SiH2F2, SiHF3과 같은 SiHxFy계 가스 등을 들 수 있다. 또한 H와 F를 포함하는 가스로서는 단독의 가스에 한정되지 않으며, H를 함유하는 가스와 F를 함유하는 가스의 2종류 이상의 가스, 예를 들어 H2, NH3, H2O 등과 F2, ClF3, CF4 등의 조합이어도 된다. 에칭 가스는 에칭 가스 공급원(62)으로부터 차열판(48)의 가스 통로(53) 및 가스 토출구(52)를 통하여 웨이퍼 W에 대하여 균일하게 공급된다. 또한 상술한 바와 같이, 에칭 가스는 처리 용기(28)의 측벽부(28a)로부터 처리 공간 S에 도입하도록 해도 된다.
다음으로, 처리 용기(28) 내를 진공화함으로써 처리 용기(28) 내의 퍼지를 행하여 처리 공간 S 내로부터 에칭 가스를 배출한다(스텝 5, 도 8의 (4)). 이 스텝은 스텝 2의 퍼지와 마찬가지로, 진공화에 의하여 처리 용기(28) 내의 가스의 퍼지를 간이하게 단시간에 행할 수 있다. 이때의 시간은, 바람직하게는 5 내지 30sec, 예를 들어 5sec이다. 또한 이때의 처리 용기(28) 내의 퍼지는 스텝 2과 마찬가지이며, 진공화 대신, 퍼지 가스를 처리 용기(28) 내에 공급함으로써 행해도 된다. 또한 진공화와 퍼지 가스의 공급을 병용해도 되며, 병용하는 경우에는 진공화와 퍼지 가스의 공급을 동시에 행해도 되고, 이들을 순서대로 행해도 된다.
다음으로, 플라스마 생성 공간 P에서 불활성 가스, 예를 들어 Ar 가스의 플라스마를 생성하고, Ar 라디칼(Ar*)만을 선택적으로 처리 공간 S에 도입한다(스텝 6, 도 8의 (5)). 이것에 의하여, Ar 라디칼이 웨이퍼 W에 조사되어 Ar 라디칼 처리가 행해진다. 이때, 불활성 가스 공급원(61)으로부터 플라스마 생성 공간 P에 불활성 가스, 예를 들어 Ar 가스를 도입하고, 고주파 전원(42)으로부터 소정의 주파수의 고주파 전력을 RF 안테나(40)에 공급함으로써, 플라스마 생성 공간 P에 유도 결합 플라스마를 생성한다. 이때의 RF 파워는, 바람직하게는 350 내지 1000W, 예를 들어 650W로 한다. 또한 처리 용기(28) 내의 압력은, 바람직하게는 0.01 내지 1Torr(1.33 내지 133㎩), 예를 들어 0.1Torr(13.3㎩)로 한다.
플라스마 생성 공간 P에서 생성된 유도 결합 플라스마는, 구획판(37)을 구성하는 판형 부재(43) 및 판형 부재(44)에, 각각 겹쳐지지 않도록 형성되어 래버린스 구조를 이루는 슬릿(46 및 47)을 통과한다. 그리고 슬릿(46 및 47)을 통과하는 동안에, 이방적(직진적)으로 이동하는 이온의 이동이 저지되어 실활되고, 등방적으로 이동하는 라디칼만이 처리 공간 S에 공급된다. 이것에 의하여, 이온이 웨이퍼 W에 충돌함으로써 생기는 대미지를 저감시키면서, 고에너지이고 저대미지의 불활성 가스 라디칼, 예를 들어 Ar 라디칼(Ar*)만 선택적으로 처리 공간에 도입할 수 있어, 불활성 가스 라디칼이 웨이퍼 W에 공급(조사)된다.
이와 같이 고에너지의 불활성 가스 라디칼, 예를 들어 Ar 라디칼(Ar*)이 웨이퍼 W에 공급됨으로써, 웨이퍼 W의 SiN막 표면에 흡착된 HF 가스(H와 F를 포함하는 가스)와 SiN의 에칭 반응의 활성화 에너지 ΔEa 이상의 에너지가 가해진다. 따라서 SiN막의 에칭 반응이 진행된다. 이 스텝의 시간은, 바람직하게는 5 내지 60sec, 예를 들어 30sec이다.
이때의 불활성 가스로서는 Ar 가스에 한정되지 않으며, He 가스, Kr 가스, Ne 가스, Xe 가스 등의 다른 불활성 가스를 이용할 수 있다. 또한 불활성 가스, 예를 들어 Ar 가스의 유량은, 플라스마 생성 공간 P에 대하여 50 내지 1000sccm, 예를 들어 120sccm으로 한다. 또한 처리 공간 S에도 불활성 가스를 공급하는 것이 바람직하며, 50 내지 1000sccm, 예를 들어 80sccm의 불활성 가스를 공급한다.
다음으로, 처리 용기(28) 내를 진공화함으로써 처리 용기(28) 내의 퍼지를 행하여 처리 공간 S 내로부터 잔존하는 가스를 배출한다(스텝 7, 도 8의 (6)). 이 스텝은 스텝 2의 퍼지와 마찬가지로, 진공화에 의하여 처리 용기(28) 내의 가스의 퍼지를 간이하게 단시간에 행할 수 있다. 이때의 시간은, 바람직하게는 5 내지 30sec, 예를 들어 5sec이다. 또한 이때의 처리 용기(28) 내의 퍼지는 스텝 2과 마찬가지이며, 진공화 대신, 퍼지 가스를 처리 용기(28) 내에 공급함으로써 행해도 된다. 또한 진공화와 퍼지 가스의 공급을 병용해도 되며, 병용하는 경우에는 진공화와 퍼지 가스의 공급을 동시에 행해도 되고, 이들을 순서대로 행해도 된다.
상기 스텝 1 내지 스텝 7에 의하여 SiN막의 에칭을 종료해도 되지만, 상기 스텝 4 내지 스텝 7을 소정 회(복수 회) 반복한 후 에칭을 종료해도 된다. 이들을 반복함으로써 그 반복 횟수에 따라 SiN막의 에칭 깊이(양)를 조정할 수 있다. 본 실시 형태에서는 1회의 에칭의 에칭양은 약 1.2㎚이며, 따라서, 예를 들어 10㎚ 에칭하기 위해서는 상기 에칭을 8회 반복할 필요가 있다.
이상의 에칭 도중 및/또는 종료 후에 1회 또는 복수 회의 가열 처리를 행하는 것이 바람직하다. 이것에 의하여 에칭 잔사 및 반응 생성물을 제거할 수 있다. 이 가열 처리는, 프로세스 모듈(13)로서 탑재된 가열 처리 장치에 의하여 행할 수 있다. 이 가열 처리는, 불활성 가스 분위기 중에서 압력을 1 내지 3Torr(133 내지 400㎩) 정도로 하고, 온도를 120 내지 300℃, 예를 들어 190℃에서 행하는 것이 바람직하다.
에칭 후의 웨이퍼 W는, 트랜스퍼 모듈(12)에 내장된 반송 암(14)에 의하여 로드 로크 모듈(19)로 반송되고, 로드 로크 모듈(19)을 대기 분위기로 한 후, 로더 모듈(18)의 반송 암에 의하여 로드 로크 모듈(19) 내의 웨이퍼 W를 FOUP(16)로 복귀시킨다.
본 실시 형태에 의하면, 처리 공간에 HF 가스와 같은, H와 F를 포함하는 가스를 도입하여 SiN막의 표면에 흡착시키고, 이어서 처리 공간에 불활성 가스 라디칼을 선택적으로 도입하여 웨이퍼에 조사한다. 이것에 의하여, SiN막의 H와 F를 포함하는 가스에 의한 에칭 반응의 활성화 에너지보다 높은 에너지가 가해져 SiN막을 에칭할 수 있다. 그리고 이들 공정을 소정 회 반복함으로써 SiN막을 원하는 깊이(양)로 에칭할 수 있다.
이와 같이 O2 가스를 포함하지 않는 가스계에 의하여 에칭하므로 SiN막의 표면 산화의 문제가 생기지 않는다. 또한 불활성 가스의 라디칼을 조사하여 에칭 반응의 활성화 에너지보다 높은 에너지를 가하여 에칭을 진행시키므로, 고압 조건으로 하는 일 없이 에칭이 가능하다. 또한 에칭 가스로서 HF 가스와 같은, H 및 F를 포함하는 가스에 의하여 에칭하는 경우, SiN막의 에칭 반응의 활성화 에너지가, SiO2막 등의, SiN막과 공존하는 다른 막의 활성화 에너지보다도 낮다. 이 때문에, 다른 막에 비해 고선택비로 SiN막을 에칭할 수 있다.
실제로 HF 가스와 Ar 라디칼(Ar*)을 이용하여 웨이퍼 온도 15℃에서 상기 방법에 의하여, DCS(SiH2Cl2)를 이용하여 성막한 SiN막(DCS-SiN막)과 열산화막을 에칭하였다. 그 결과, DCS-SiN막의 에칭양이 33.9㎚이고 열산화막의 에칭양이 0.1㎚ 이하였다. 즉, SiN막의, SiO2막에 대한 선택비는 100 이상인 것이 확인되었다.
마찬가지로 Si막, SiGe막, W막, TiN막, TaN막에 대한 SiN막의 선택비는, Si막 및 SiGe막에서는 15 내지 20 정도, W막에서는 5 내지 20 정도, TiN막 및 TaN막에서는 100 이상이었다.
이상으로부터 본 실시 형태에 의하여, SiN막과 공존할 가능성이 있는 SiO2막, Si막, SiGe막, W막, TiN막, TaN막에 대하여 고선택비로 SiN막을 에칭할 수 있음이 확인되었다.
<다른 적용>
이상, 실시 형태에 대하여 설명하였지만, 금회 개시된 실시 형태는 모든 점에서 예시이며 제한적인 것은 아닌 것으로 생각되어야만 한다. 상기 실시 형태는, 첨부된 특허 청구의 범위 및 그의 주지를 일탈하는 일 없이 다양한 형태로 생략, 치환, 변경되어도 된다.
예를 들어 상기 실시 형태에서는, 처리 용기를 구획판으로 구획하고, 상부의 플라스마 생성 공간에서 생성한 플라스마 중의 불활성 가스 라디칼을 하부의 처리 공간에 도입함으로써 웨이퍼에 불활성 라디칼을 조사하는 예를 나타내었다. 그러나 이에 한정되지 않으며, 예를 들어 처리 공간으로부터 떨어진 리모트 플라스마 영역에서 형성된 플라스마 중의 불활성 가스 라디칼을, 도파로를 통하여 처리 공간에 도입하는 장치여도 된다.
또한 상기 실시 형태에서는 플라스마로서 유도 결합 플라스마를 생성하였지만, 플라스마는 용량 결합 플라스마여도, 마이크로파 플라스마여도 된다.
13; 프로세스 모듈(에칭 장치)
15; 스테이지
28; 처리 용기
37; 구획판
39; 배기 기구
40; RF 안테나
42; 고주파 전원
46, 47, 49; 슬릿
61; 불활성 가스 공급원
62; 에칭 가스 공급원
P; 플라스마 생성 공간
S; 처리 공간
W; 웨이퍼(피처리 기판)

Claims (18)

  1. 질화실리콘막을 선택적으로 에칭하는 방법이며,
    상기 질화실리콘막을 갖는 피처리 기판을 처리 공간에 배치하는 제1 공정과,
    상기 처리 공간에, H와 F를 포함하는 가스를 도입하는 제2 공정과,
    상기 처리 공간에 불활성 가스의 라디칼을 선택적으로 도입하는 제3 공정을 갖는, 방법.
  2. 제1항에 있어서,
    상기 제2 공정 및 상기 제3 공정은, 상기 피처리 기판이 처리되는 동안 복수 회 반복되는, 방법.
  3. 제1항에 있어서,
    상기 H와 F를 포함하는 가스는 HF 가스인, 방법.
  4. 제1항에 있어서,
    상기 제2 공정 후 및 상기 제3 공정 후, 상기 처리 공간을 퍼지하는 공정을 더 갖는, 방법.
  5. 제4항에 있어서,
    상기 처리 용기 내를 퍼지하는 공정은, 상기 처리 용기 내를 진공화함으로써 행해지는, 방법.
  6. 제4항에 있어서,
    상기 처리 용기 내를 퍼지하는 공정은, 상기 처리 용기 내에 불활성 가스를 도입함으로써 행해지는, 방법.
  7. 제4항에 있어서,
    상기 처리 용기 내를 퍼지하는 공정은, 상기 처리 용기 내로의 불활성 가스의 도입과, 상기 처리 용기 내의 진공화에 의하여 행해지는, 방법.
  8. 제1항에 있어서,
    상기 처리 공간은, 처리 용기를, 이온 트랩 기구를 갖는 구획판에 의하여 구획함으로써 상기 구획판의 하부에 형성되고, 상기 구획판의 상부에는 플라스마 생성 공간이 형성되고, 상기 처리 공간에 상기 피처리 기판이 배치되고,
    상기 처리 공간에, H와 F를 포함하는 가스를 공급하여 상기 제2 공정을 실시하고,
    상기 플라스마 생성 공간에 불활성 가스의 플라스마를 생성하고, 그 플라스마 중의 이온을 상기 이온 트랩 기능에 의하여 트랩하면서 플라스마 중의 라디칼을 상기 처리 공간에 도입하여 상기 제3 공정을 실시하는, 방법.
  9. 제1항에 있어서,
    상기 라디칼을 형성하는 불활성 가스로서, Ar 가스, He 가스, Kr 가스, Ne 가스, Xe 가스 중 어느 것을 이용하는, 방법.
  10. 제1항에 있어서,
    상기 제2 공정 및 상기 제3 공정은, 상기 피처리 기판의 온도를 -15 내지 35℃로 하여 행해지는, 방법.
  11. 제1항에 있어서,
    상기 제2 공정은, 압력을 1.33 내지 200㎩의 범위로 하여 행해지는, 방법.
  12. 제1항에 있어서,
    상기 제3 공정은, 압력을 1.33 내지 133㎩의 범위로 하여 행해지는, 방법.
  13. 제1항에 있어서,
    상기 제2 공정 및 상기 제3 공정의 반복 도중 및/또는 이들 공정 후, 1회 또는 복수 회의 가열 처리를 행하여 에칭 잔사 및 반응 생성물을 제거하는, 방법.
  14. 제1항에 있어서,
    상기 피처리 기판에는 질화실리콘막과 함께, SiO2막, Si막, SiGe막, W막, TiN막, TaN막으로 이루어지는 군에서 선택되는 적어도 1종이 공존하고, 상기 공존하는 막에 대하여 질화실리콘막을 선택적으로 에칭하는, 방법.
  15. 질화실리콘막을 선택적으로 에칭하는 장치이며,
    처리 용기와,
    상기 처리 용기를 상부의 플라스마 생성 공간 및 하부의 처리 공간으로 구획하는 구획판과,
    상기 구획판에 마련된, 이온을 트랩하여 라디칼을 통과시키는 이온 트랩 기구와,
    상기 플라스마 생성 공간에 불활성 가스를 공급하는 제1 가스 공급원과,
    상기 플라스마 생성 공간에 불활성 가스의 플라스마를 생성하는 플라스마 생성 기구와,
    상기 처리 공간에 마련된 피처리 기판을 적재하는 적재대와,
    상기 처리 공간에, H와 F를 포함하는 가스를 공급하는 제2 가스 공급원과,
    상기 처리 용기 내를 진공 배기하는 배기 기구와,
    상기 질화실리콘막을 갖는 피처리 기판을 상기 처리 공간에 배치하는 제1 공정과, 상기 처리 공간에, H와 F를 포함하는 가스를 도입하는 제2 공정과, 상기 플라스마 생성 공간에 플라스마를 생성하고, 그 플라스마 중의 이온을 상기 이온 트랩 기구에 의하여 트랩하면서 플라스마 중의 라디칼을 상기 처리 공간에 도입하는 제3 공정을 실행시키도록 제어하는 제어부
    를 갖는, 장치.
  16. 제15항에 있어서,
    상기 제어부는, 상기 피처리 기판이 처리되는 동안 상기 제2 공정 및 상기 제3 공정이 복수 회 반복되도록 제어하는, 장치.
  17. 제15항에 있어서,
    상기 H와 F를 포함하는 가스는 HF 가스인, 장치.
  18. 제15항에 있어서,
    상기 구획판 아래에 마련된 차열판을 더 갖고, 상기 H와 F를 포함하는 가스는 상기 차열판을 통하여 상기 처리 공간에 도입되는, 장치.
KR1020207001855A 2017-06-30 2018-05-11 에칭 방법 및 에칭 장치 KR102576634B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-128222 2017-06-30
JP2017128222A JP6929148B2 (ja) 2017-06-30 2017-06-30 エッチング方法およびエッチング装置
PCT/JP2018/018364 WO2019003663A1 (ja) 2017-06-30 2018-05-11 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
KR20200019983A true KR20200019983A (ko) 2020-02-25
KR102576634B1 KR102576634B1 (ko) 2023-09-11

Family

ID=64741426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207001855A KR102576634B1 (ko) 2017-06-30 2018-05-11 에칭 방법 및 에칭 장치

Country Status (7)

Country Link
US (1) US11443952B2 (ko)
JP (1) JP6929148B2 (ko)
KR (1) KR102576634B1 (ko)
CN (1) CN110809817B (ko)
SG (1) SG11201913310RA (ko)
TW (1) TWI791540B (ko)
WO (1) WO2019003663A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220046489A (ko) * 2020-10-07 2022-04-14 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11699593B2 (en) 2020-07-16 2023-07-11 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7120098B2 (ja) * 2019-03-19 2022-08-17 新東工業株式会社 テトラヒドロほう酸塩の製造装置、及びテトラヒドロほう酸塩の製造方法
JP7221115B2 (ja) * 2019-04-03 2023-02-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11651969B2 (en) * 2019-07-18 2023-05-16 Kioxia Corporation Etching method, semiconductor manufacturing apparatus, and method of manufacturing semiconductor device
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
JP7394694B2 (ja) * 2019-09-17 2023-12-08 東京エレクトロン株式会社 プラズマ処理装置
WO2021054147A1 (ja) * 2019-09-17 2021-03-25 東京エレクトロン株式会社 プラズマ処理装置
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7323476B2 (ja) * 2020-02-19 2023-08-08 住友電気工業株式会社 半導体装置の製造方法
JP2021153141A (ja) * 2020-03-24 2021-09-30 東京エレクトロン株式会社 基板処理方法及び基板処理装置
CN111900075A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 一种氮化硅膜及其沉积方法、半导体器件
US20230386793A1 (en) * 2021-02-19 2023-11-30 Hitachi High-Tech Corporation Etching method and etching apparatus
WO2023188013A1 (ja) * 2022-03-29 2023-10-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187105A (ja) 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置
KR20140024316A (ko) * 2011-03-14 2014-02-28 어플라이드 머티어리얼스, 인코포레이티드 Ｓｉｎ 필름들의 에칭을 위한 방법들
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
KR20140065369A (ko) * 2011-08-26 2014-05-29 어플라이드 머티어리얼스, 인코포레이티드 실리콘과 산소를 모두 함유하고 있는 물질들의 건식 에칭률의 선택적 억제
JP2015073035A (ja) 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
JP2015079877A (ja) * 2013-10-17 2015-04-23 東京エレクトロン株式会社 エッチング装置、エッチング方法、および基板載置機構
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법
KR20160095617A (ko) * 2015-02-03 2016-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2017085161A (ja) * 2012-05-23 2017-05-18 東京エレクトロン株式会社 基板処理装置及び基板処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335612A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
US8119545B2 (en) * 2008-03-31 2012-02-21 Tokyo Electron Limited Forming a silicon nitride film by plasma CVD
US20130045605A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films
JP2014049466A (ja) * 2012-08-29 2014-03-17 Tokyo Electron Ltd エッチング処理方法及び基板処理装置
US20150371865A1 (en) * 2014-06-19 2015-12-24 Applied Materials, Inc. High selectivity gas phase silicon nitride removal

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187105A (ja) 2007-01-31 2008-08-14 Tokyo Electron Ltd 基板の処理方法及び基板処理装置
KR20140024316A (ko) * 2011-03-14 2014-02-28 어플라이드 머티어리얼스, 인코포레이티드 Ｓｉｎ 필름들의 에칭을 위한 방법들
KR20140051962A (ko) * 2011-07-20 2014-05-02 램 리써치 코포레이션 비활성 가스로부터 형성된 준안정 원자들을 사용한 원자층 에칭
JP2014522104A (ja) * 2011-07-20 2014-08-28 ラム リサーチ コーポレーション 不活性ガスから生成される準安定ガスを使用する原子層エッチング
KR20140065369A (ko) * 2011-08-26 2014-05-29 어플라이드 머티어리얼스, 인코포레이티드 실리콘과 산소를 모두 함유하고 있는 물질들의 건식 에칭률의 선택적 억제
JP2017085161A (ja) * 2012-05-23 2017-05-18 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2015073035A (ja) 2013-10-03 2015-04-16 東京エレクトロン株式会社 エッチング方法
JP2015079877A (ja) * 2013-10-17 2015-04-23 東京エレクトロン株式会社 エッチング装置、エッチング方法、および基板載置機構
KR20160030822A (ko) * 2014-09-11 2016-03-21 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마 처리 방법
KR20160095617A (ko) * 2015-02-03 2016-08-11 도쿄엘렉트론가부시키가이샤 에칭 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11699593B2 (en) 2020-07-16 2023-07-11 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
KR20220046489A (ko) * 2020-10-07 2022-04-14 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
CN110809817A (zh) 2020-02-18
JP2019012759A (ja) 2019-01-24
WO2019003663A1 (ja) 2019-01-03
CN110809817B (zh) 2024-03-15
TW201921482A (zh) 2019-06-01
TWI791540B (zh) 2023-02-11
KR102576634B1 (ko) 2023-09-11
JP6929148B2 (ja) 2021-09-01
US11443952B2 (en) 2022-09-13
SG11201913310RA (en) 2020-01-30
US20210151326A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
KR102576634B1 (ko) 에칭 방법 및 에칭 장치
KR102402866B1 (ko) 고 종횡비의 구조체들의 콘택 세정
US9443701B2 (en) Etching method
US9984892B2 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP5823160B2 (ja) 堆積物除去方法
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
KR20160041778A (ko) 피처리체를 처리하는 방법
CN110660663B (zh) 蚀刻处理方法以及蚀刻处理装置
JP2023026624A (ja) 基板処理システム
KR20180116327A (ko) 기판 처리 방법
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
CN109923660B (zh) 高压退火及降低湿蚀刻速率
JP6764771B2 (ja) 基板処理装置及び遮熱板
KR20180124754A (ko) 에칭 방법
KR20190015132A (ko) 피처리체를 처리하는 방법
JP7209567B2 (ja) エッチング方法およびエッチング装置
KR101384590B1 (ko) 반도체 디바이스 제조 방법 및 반도체 디바이스 제조 장치
JP2022094914A (ja) エッチング方法およびエッチング装置
CN114639602A (zh) 蚀刻方法和蚀刻装置
JP2005285828A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant