KR20160030822A - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR20160030822A
KR20160030822A KR1020150018255A KR20150018255A KR20160030822A KR 20160030822 A KR20160030822 A KR 20160030822A KR 1020150018255 A KR1020150018255 A KR 1020150018255A KR 20150018255 A KR20150018255 A KR 20150018255A KR 20160030822 A KR20160030822 A KR 20160030822A
Authority
KR
South Korea
Prior art keywords
gas
wafer
film
plasma
processing chamber
Prior art date
Application number
KR1020150018255A
Other languages
English (en)
Inventor
미야코 마츠이
겐에츠 요코가와
다다미츠 가네키요
데츠오 오노
가즈노리 시노다
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160030822A publication Critical patent/KR20160030822A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

(과제) 처리의 수율을 향상시킨 플라즈마 처리 방법을 제공한다.
(해결 수단) 진공 용기 내부의 감압된 처리실 내에 처리 대상의 웨이퍼를 배치하고, 이 웨이퍼 상면에 미리 배치된 처리 대상의 막과 반응성을 갖는 가스를 이용하여 상기 처리실 내에 도입하여 상기 막 상에 흡착층을 형성하는 제 1 공정과, 상기 반응성을 갖는 가스의 공급을 정지한 상태에서 처리실 내에 잔류하는 상기 반응성을 갖는 가스를 배기하는 제 2 공정과, 상기 처리실 내에 희가스를 도입하여 당해 처리실 내에 플라즈마를 형성하여 당해 플라즈마 중의 입자 및 이 플라즈마로부터 발생하는 진공 자외광을 이용하여 상기 흡착층과 상기 처리 대상의 막과의 반응 생성물을 상기 웨이퍼로부터 탈리시키는 제 3 공정과, 상기 플라즈마를 형성하고 있지 않은 상태에서 상기 반응 생성물을 상기 처리실 내로부터 배기하는 제 4 공정을 구비한 플라즈마 처리 방법.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명은, 진공 용기 내의 처리실 내에 탑재된 반도체 웨이퍼 등의 기판 형상의 시료를 에칭 처리하는 플라즈마 처리 방법에 관한 것이다.
반도체 소자 등의 기능 소자 제품의 미세화에 의해, 고(高) 종횡비화와 동시에, 디바이스를 구성하는 게이트 절연막 및 층간 막 등의 박막화가 진행되고 있다. 또, 반도체 소자의 미세화의 한계를 맞아, 삼차원 디바이스의 개발이 가속되고 있다.
삼차원 디바이스 중 하나로서, 예를 들면, Fin-FET(Fin-based Field effect transistors) 구조의 디바이스의 게이트 가공 프로세스에서는, Fin 부분과 기판 부분의 높이가 다른 하지(下地)에 대하여, 고선택비로 원자층 레벨에서 오버 에칭량을 제어하는 에칭하는 기술이 필요하게 되고 있다. 또, 게이트 절연막 및 스페이서 막 등의 층간 막의 박막화에 따라, 반도체 웨이퍼 면 내를 원자층 레벨에서 균일하게, 또한, 피에칭 재료층 이외의 재료에 대하여 고선택으로 에칭하는 가공 기술이 요구되고 있다.
또, 디바이스 구조의 삼차원화에 따라, 마스크 재료의 하층에 있는 피에칭 재료를 등방적으로 원자층 레벨에서 양호한 정밀도로 에칭 가공하는 기술도 중요하게 되어 있다. 또한, 종횡비가 높은 미세 패턴을 제조하는 경우에는, 약액을 이용하는 WET에 의한 세정이나 가공의 공정에 있어서, 린스액을 건조시킬 때의 표면장력에 의한 패턴 도괴(倒壞)가 생기기 쉬워진다.
예를 들면, Si의 고 종횡비 패턴을 이용한 경우에는, 패턴 간격을 좁게 해 갔을 때에 도괴가 시작되는 패턴 간격의 한계치가, 종횡비의 2승에 비례하여 커진다는 것이 알려져 있다. 따라서, 미세화·고 종횡비화의 진전에 따라서, 금후 패턴 표면의 WET 세정이나 가공 공정에 있어서의 패턴이 도괴될 우려가 큰 문제가 될 것으로 상정된다.
이와 같은 과제에 대하여, 최근에는 가스나 라디칼을 흡착시킨 후에 탈리(脫離)시킴으로써 종래의 것보다 미소한 두께를 에칭하는 기술이 개발되어 있다. 이와 같은 흡착 탈리의 기술은, 먼저 처리 대상의 막 구조가 표면에 배치된 웨이퍼를 배치한 처리실 내부에 처리용의 가스, 라디칼 또는 베이퍼 등의 에천트를 공급하여 이를 피에칭막의 표면에 흡착시킨다(단계 1). 다음으로, 에천트를 배기한(단계 2) 후, 웨이퍼에 저에너지의 이온이나 전자를 조사 또는 웨이퍼를 가열함으로써, 표면에 흡착한 에천트의 막과 피에칭막의 표면을 반응시켜 형성된 반응 생성물을 탈리시킨다(단계 3). 그 후에, 반응 생성물을 처리실 밖으로 배기하는(단계 4) 것이다.
또한, 이 흡착과 탈리의 한 쌍의 공정을 1 사이클로 하여, 이를 요구되는 횟수만큼 반복해서 행함으로써, 처리 대상의 막을 에칭 처리한다. 이와 같은 기술에 의하면, 종래의 약액을 이용한 기술과 비교하여 처리 공정에 있어서의 패턴 도괴의 문제가 일어나지 않는다. 또, 흡착과 탈리의 1 사이클에 있어서의 에칭량이 적고 일정해서, 사이클의 반복 횟수로 에칭량을 제어할 수 있다는 효과가 있다.
이와 같은 기술의 예로서는, 예를 들면, Journal of Vacuum Science and Technology B, Vol. 14, No. 6, 3072(1996)(비특허문헌 1)에 기재되어 있는 바와 같이, 피에칭 기판을 반응성 가스에 노출하여 피에칭막의 표면에 반응성 가스에 의한 에천트를 흡착시킨 후, 불활성 가스 플라즈마에 의해서 생성된 이온이나 전자, 고속 중성 입자를 피에칭 기판에 조사하여, 흡착한 반응성 가스와 피에칭막을 반응시켜 그 표면으로부터 탈리시키고, 이를 챔버 내로부터 배기하는 것이 알려져 있었다. 또, 일본 공개특허 특개2014-7432호 공보(특허문헌 1)에 개시되어 있는 바와 같이, 챔버 내에 처리 대상의 기판을 배치한 후 이 챔버 내에 반응 가스를 공급하여 플라즈마를 형성하여 이온화한 반응제를 기판 표면에 흡착시킨다. 그 후, 플라즈마와 기판 사이의 전위 차를 증대시켜 이온 에너지를 조절하여 흡착시킨 반응제에 의한 반응 생성물을 에칭하는 기술이 알려져 있었다.
이들 종래 기술에 있어서의 에칭 처리에서는, 반도체 웨이퍼 등의 기판 형상의 시료인 웨이퍼를 배치한 챔버 내에 반응 가스를 공급하여 이것을 이용하여 형성한 플라즈마에 의해 반응종을 형성하거나, 또는 반응 가스의 베이퍼를 공급하는 등에 의해 챔버 내에 에천트를 공급하여 웨이퍼 상면의 막 구조의 처리 대상 막의 표면에 에천트를 흡착시킨다(단계 1). 다음으로, 상기 흡착하지 않은 반응 가스의 반응종에 의해서 막 구조가 악영향을 받지 않도록, 잔류하는 에천트와 함께 챔버 내의 가스를 배기한다(단계 3). 그 후, 웨이퍼에 상대적으로 낮은 에너지의 이온을 에천트가 흡착한 막의 표면에 조사하여, 에천트와 처리 대상의 막의 재료를 반응시켜 형성한 반응 생성물을 휘발(이탈)시킨다(단계 3). 또한, 탈리한 반응 생성물의 입자가 챔버 내에 다시 부착되어 이후의 웨이퍼의 처리에 악영향을 미치지 않도록, 반응 생성물의 입자와 함께 챔버 내를 배기한다(단계 4).
또, 플라즈마에 의한 하전 입자나 중성 입자를 피에칭 기판에 조사하는 공정으로 바꾸어 피에칭 기판을 가열하여 반응 생성물을 탈리시키는 것의 예로서는, 예를 들면 일본 공표특허 특표2006-523379호 공보(특허문헌 2)에 개시되어 있는 바와 같이, 먼저 기판을 실은 기판 홀더의 온도를 10℃ 이상 50℃ 이하로 설정하여, SiO2 막 상에 HF 가스와 NH3 가스로 이루어지는 에천트를 기판 표면에 흡착시킨 후, 당해 기판을 100℃ 이상 200℃ 이하로 열처리용 챔버 내에서 가열하여 반응 생성물을 탈리시키는 것이 알려져 있었다. 또한, 제 1 온도에서 반응 가스를 피에칭 재료에 흡착시킨 후, 웨이퍼 표면을 제 2 온도로 가열함으로써, 웨이퍼 표면의 반응 생성물을 탈리시키는 에칭 처리가, 일본 공개특허 특개2005-244244호 공보(특허문헌 3), 일본 공개특허 특개2003-347278호 공보(특허문헌 4)에 개시되어 있다.
일본 공개특허 특개2014-7432호 공보 일본 공표특허 특표2006-523379호 공보 일본 공개특허 특개2005-244244호 공보 일본 공개특허 특개2003-347278호 공보
Journal of Vacuum Science and Technology B, Vo1. 14, No. 6, 3072(1996)
상기 종래의 기술에서는, 다음의 점에 대하여 고려가 불충분했기 때문에 문제가 생기고 있었다.
즉, 밀(密) 패턴, 및 고 종횡비의 홀이나 홈 패턴을 가공하는 경우에는, 당해 패턴의 상부 및 패턴 측벽의 상부에는, 플라즈마로부터 유인되어 충돌하는 이온의 수가 상대적으로 많고 당해 개소에는 에너지가 공급되기 때문에 에칭이 진행되나, 패턴 측벽의 하부나 저부에는 도달하는 이온이 없거나 상대적으로 적기 때문에 에칭이 진행되지 않거나 진행의 정도가 작은 것이 되어, 패턴의 상하의 부위에서 에칭의 속도가 크게 달라져 버려 소정 시간의 에칭 가공 후에 소기의 치수가 얻어지지 않게 되어 버린다는 과제가 있었다. 또, 동일한 웨이퍼 표면 상에 밀도가 다른 2 종류 이상의 패턴이 형성되어 있는 경우, 밀도가 높은 패턴의 저부에 조사되는 웨이퍼의 단위면적당의 이온의 수는, 밀도가 낮은 패턴의 저부에 조사되는 이온의 수보다 작아지기 때문에 밀도가 높은 패턴의 에칭 속도가 저하되어 버려, 웨이퍼의 면 내에 있어서 가공 후의 패턴의 치수에 불균일이 커져 버린다는 문제가 있었다.
또, 패턴 상부가 패턴 저부보다 치수(예를 들면, 인접하는 홈 끼리의 간격)가 큰 패턴에 있어서 피에칭 재료를 등방적으로 에칭하는 경우, 플라즈마에 의해 생성된 이온은 웨이퍼 표면에 대하여 수직 방향으로, 어떤 각도 분포를 갖고 입사하게 된다. 이 때문에, 이와 같은 패턴에 이온을 조사하였을 때에 그림자가 되는 부분의 에칭이 되지 않는다는 문제가 있었다.
또, 종래의 기술에서는, 이온이 조사되는 충격에 의해서, 피에칭 재료의 막이 그 위에 배치되는 하지 재료에 데미지를 주는 경우가 있었다. 이온의 충격에 의한 데미지가 너무 크면, 오늘날의 미세한 고집적화된 디바이스의 성능을 저하시켜 버리게 된다. 또한, 이와 같은 이온의 충격에 의해서 피에칭 재료의 표면에 손상이나 요철에 의한 소위 거칠거칠한 부분이 형성되어 버리면, 그 후의 흡착과 이탈의 처리 사이클에 있어서 형성되는 흡착막의 두께가 커져 버려, 이와 같은 사이클의 실시 수의 증대와 함께, 에칭 레이트가 증대하여 에칭의 정밀도가 저하된다는 다는 문제가 있었다.
또한, 상기 종래의 기술에서는, 1회의 에칭 사이클에 매우 긴 시간이 걸린다는 문제가 있었다. 특히, 단계 2 및 단계 4에 있어서 처리에 악영향을 줄 우려가 있는 가스나 입자를 챔버 밖으로 배기하기 위하여 필요로 하는 시간이 길어져, 처리의 스루풋을 해친다는 문제가 있었다. 또, 웨이퍼를 가열하여 승온하여 흡착한 반응종과 피에칭 재료(2)의 표면을 반응시키는 특허문헌 3, 4의 기술에서는, 반응종을 흡착시키는 단계와 이탈시키는 단계에서 알맞은 온도가 다른 경우에는 이들 단계별로 웨이퍼의 온도를 변화시키는 것이 필요하게 되어, 이와 같은 웨이퍼의 온도를 변화시키는 시간이 길면 스루풋이 손상된다는 문제가 있었다.
예를 들면, 특허문헌 2에서는, 반응종을 기판 상면에 흡착시키는 화학적 처리 챔버와, 기판을 가열하여 반응종을 기판으로부터 이탈시키는 열처리 챔버를 구비한 것이 개시되어 있다. 흡착시키는 반응종을 공급하는 반응 가스로서는 NH3나 HF가 이용된다.
하나의 처리실 내의 하나의 웨이퍼 스테이지 상에서 흡착과 탈리의 양방(兩方)을 행하는 경우에는 사이클의 횟수만큼 웨이퍼 스테이지를 흡착에 적합한 실온과 탈리에 적합한 100℃ 이상 200℃ 이하의 소정의 온도(예를 들면, 120℃)의 두 가지 온도로 할 필요가 있어, 웨이퍼의 온도와 스테이지의 온도의 양방을 조정해야만 하므로 온도의 조정에 필요로 하는 시간이 길어져 버려 처리의 스루풋이 현저하게 손상되어 버린다. 또, 반응 가스를 이용하여 기판에 반응종을 흡착시키는 공정 후에도 처리실 벽 등에 반응 가스가 잔류되어 버려, 기판을 동일한 처리실을 가열하면 그 상면의 처리 대상의 막과 반응해 버려 가공 후의 형상이 소기의 것과 달라져 버린다. 그래서, 특허문헌 2에서는 두 가지 처리를 각각에서 실시하는 두 개의 처리실을 구비하고 있다.
이 종래 기술에서는, 화학적 처리 챔버에 있어서 기판의 온도는 약 10℃부터 30℃의 범위에, 또는 약 25℃부터 30℃가 되도록 조정된다. 기판이 이와 같은 온도로 된 상태에서 반응 가스로서 화학적 처리 챔버에 공급된 HF 및 NH3의 가스로부터 형성되는 반응종이 기판의 상면에 흡착된다. 이와 같은 반응종은 흡착된 재료의 막과 화학 반응을 일으켜 반응 생성물, 예를 들면 (NH4)2SiF6가 생성된다.
화학적 처리 챔버에는 흡착하지 않은 반응종을 포함하는 반응 가스가 잔류하고 있으므로 이것을 진공 펌프에 의해 배기하면서, 희가스 등의 불활성인 가스를 처리 챔버 내에 도입하여 당해 챔버 내의 가스를 바꿔 넣어 반응 가스에 의한 기판으로의 작용이 진행되지 않도록 한다. 그 후, 기판은 열처리 챔버에 반송되어 가열용의 기판 홀더 상에 탑재된다.
기판은 약 100℃부터 200℃ 또는 약 100℃부터 50℃의 범위의 온도로 조절되고, 반응 생성물을 기판의 표면으로부터 탈리시킨다. 표면으로부터 탈리한 반응 생성물은 진공 펌프에 의해 챔버 내로부터 배기된다.
본 종래 기술에서는, 이와 같은 흡착, 배기, 탈리, 배기의 공정을 1 사이클로 하여, 이 사이클을 반복함으로써 에칭 처리를 실시하는 것이다. 그러나, 흡착과 탈리의 공정 후의 배기 공정에 긴 시간을 필요로 하게 되고, 또한, 흡착 및 탈리에서 다른 기판의 온도를 실현하기 위하여 공정의 개시 전에 온도를 변화시키기 위하여 긴 시간을 필요로 하게 된다. 또한, 두 개의 처리실 사이에서 기판을 이동시키는 시간을 필요로 하기 때문에, 처리의 스루풋이 손상된다는 문제가 있었다.
상기한 바와 같이, 종래의 기술에서는, 처리의 대상의 막 구조의 마스크 패턴의 조밀이나 형상에 영향을 받아 처리의 결과로서 얻어지는 가공 후의 치수가 크게 변화되어 버려 에칭 처리의 정밀도가 손상되어 버린다는 문제가 생기고 있었다. 또, 기판의 온도를 변화시키는 시간이 길게 필요하여 처리의 스루풋이 손상되어 버린다는 과제가 있었다.
나아가서는, 오늘날의 미세하고 고집적화된 반도체 디바이스를 제조하는 공정에 있어서 기판의 온도를 몇 번이나 승강시킴으로써 재료나 패턴에 손상을 주어버리거나, 가공 후의 디바이스의 성능을 저하시켜 버리거나 할 우려가 있었다. 이와 같은 문제에 의해서 기판 처리의 수율을 해치게 된다는 문제에 대하여, 상기 종래 기술에서는 고려되어 있지 않았다.
본 발명의 목적은, 수율을 향상시킨 플라즈마 처리 방법을 제공하는 데에 있다.
발명자들은, 처리실 내에 배치한 기판 상의 피에칭 재료 표면에 반응 가스로부터 얻어지는 반응종을 흡착시킨 후, 처리실 내에서 희가스를 이용한 플라즈마를 생성하고, 이에 의해 형성된 진공 자외광 및 준안정 원자를 반응종이 흡착한 피에칭 재료의 표면에 조사하여 반응 생성물을 탈리시킴으로써, 패턴의 조밀이나 형상에 의해서 가공의 정밀도가 변화되는 것이 억제되고, 스루풋이나 수율이 손상되는 것이 억제된다는 지견을 얻었다.
보다 구체적으로는, 상기 목적은, 진공 용기 내부의 감압된 처리실 내에 처리 대상의 웨이퍼를 배치하고, 이 웨이퍼 상면에 미리 배치된 처리 대상의 막과 반응성을 갖는 가스를 이용하여 상기 처리실 내에 도입하여 상기 막 상에 흡착층을 형성하는 제 1 공정과, 상기 반응성을 갖는 가스의 공급을 정지한 상태에서 처리실 내에 잔류하는 상기 반응성을 갖는 가스를 배기하는 제 2 공정과, 상기 처리실 내에 희가스를 도입하여 당해 처리실 내에 플라즈마를 형성하여 당해 플라즈마 중의 입자 및 이 플라즈마로부터 발생하는 진공 자외광을 이용하여 상기 흡착층과 상기 처리 대상의 막과의 반응 생성물을 상기 웨이퍼로부터 탈리시키는 제 3 공정과, 상기 플라즈마를 형성하고 있지 않은 상태에서 상기 반응 생성물을 상기 처리실 내로부터 배기하는 제 4 공정을 구비한 플라즈마 처리 방법에 의해 달성된다.
본 발명의 수단에 의하면, 진공 자외광 및 준안정 원자를 피에칭 재료에 조사하여, 흡착 막과 피에칭 재료가 반응하기 위한 에너지를 효율적으로 부여할 수 있게 되고, 피에칭 재료 표면으로부터 반응 생성물을 탈리시킬 수 있게 되었다. 이 때, 피에칭 웨이퍼의 패턴에 조밀 차가 있는 경우나, 고 종횡비의 패턴이 있는 경우, 또는, 패턴 상면보다 피에칭 재료 쪽이 내측에 있는 경우이더라도 형상에 관계없이, 복잡한 패턴을 고스루풋이고 고정밀도로 에칭하는 것이 가능하게 되었다. 또, 반응 생성물의 탈리 공정에서 웨이퍼 온도를 고온으로 할 필요가 없어지고, 흡착 과정과 탈리 과정에서의 웨이퍼 온도의 상하 변동이 작아지기 때문에, 에칭 처리 시간이 짧아지고, 웨이퍼 처리의 스루풋이 높아진다. 또, 이온 조사나 웨이퍼를 고온으로 가열할 필요가 없어지기 때문에, 에칭 처리에 의한 데미지가 없어지고, 디바이스 특성을 향상시킬 수 있게 되었다.
도 1은 본 발명의 실시예가 대상으로 하는 시료의 표면에 배치된 막 구조의 패턴의 예를 모식적으로 나타낸 종단면도이다.
도 2는 본 발명의 실시예에 관련된 플라즈마 처리 장치의 처리 동작의 흐름을 나타낸 플로우차트이다.
도 3은 도 2에 나타낸 실시예에 관련된 처리가 실시되는 시료의 막 구조의 당해 처리의 진행에 따른 변화를 모식적으로 나타낸 종단면도이다.
도 4는 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타낸 종단면도이다.
도 5는 도 4에 나타낸 실시예에 관련된 플라즈마 처리 장치의 처리 대상 막을 제거하는 처리 동작의 흐름을 나타낸 타임차트이다.
도 6은 도 4에 나타낸 실시예에 관련된 에칭 처리 장치의 변형례의 구성의 개략을 모식적으로 나타낸 종단면도이다.
도 7은 도 6에 나타낸 실시예에 관련된 플라즈마 처리 장치의 처리 대상 막을 제거하는 처리 동작의 흐름을 나타낸 타임차트이다.
이하에서, 본 발명의 실시 형태를, 도면을 이용하여 상세하게 설명한다. 또한, 실시 형태를 설명하기 위한 모든 도면에 있어서, 동일한 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
먼저, 도 1에, 본 발명이 그 처리의 대상으로 하는 시료의 표면에 배치된 막 구조의 패턴을 모식적으로 나타낸다. 도 1 (a)에 나타낸 바와 같이 패턴(7)의 밀도가 낮고 종횡비가 낮은 것에서는, 상기의 종래 기술의 단계 3에 있어서, 낮은 에너지이더라도 패턴 바닥(8)에 플라즈마로부터의 이온(5)이 도달하기 때문에, 이들이 갖는 이온 에너지에 의해서 에천트(3)와 피에칭 재료(2) 표면이 반응하여 반응 생성물이 형성되고, 이것이 패턴 바닥(8) 표면으로부터 이탈함으로써 패턴(7)을, 마스크를 따른 소기의 치수로 에칭할 수 있다.
그러나, 도 1 (b)에 나타낸 바와 같은 밀 패턴, 및, 고 종횡비의 홀이나 홈 패턴을 가공하는 경우에는, 당해 패턴(7)의 상부(9) 및 패턴 측벽의 상부(10)에는, 충돌하는 이온(5)의 수가 상대적으로 많고 당해 개소에는 에너지가 공급되기 때문에 에칭이 진행되나, 패턴 측벽의 하부(11)나 저부(12)에는 도달하는 이온(5)이 없거나 상대적으로 적기 때문에 에칭이 진행되지 않거나 진행의 정도가 작은 것이 되어, 패턴(7)의 상하의 부위에서 에칭의 속도가 크게 달라져 버려 소정 시간의 에칭 가공 후에 소기의 치수가 얻어지지 않게 되어 버린다는 과제가 있었다. 또, 동일한 웨이퍼 표면 상에 밀도가 다른 2 종류 이상의 패턴이 형성되어 있는 경우, 밀도가 높은 패턴의 저부(12)에 조사되는 웨이퍼의 단위면적당의 이온의 수는, 밀도가 낮은 패턴의 저부(8)에 조사되는 이온의 수보다 작아지기 때문에 밀도가 높은 패턴의 에칭 속도가 저하되어 버리고, 웨이퍼의 면 내에 있어서 가공 후의 패턴의 치수에 불균일이 커져 버린다는 문제가 있었다.
또, 도 1 (c)에 나타낸 바와 같이, 패턴 상부(9)가 패턴 저부(8)보다 큰 패턴에 있어서 피에칭 재료(2)를 등방적으로 에칭하는 경우, 플라즈마에 의해 생성된 이온은 웨이퍼(1) 표면에 대하여 수직 방향으로, 어떤 각도 분포를 갖고 입사하게 된다. 이 때문에, 패턴(7)에 이온(5)를 조사했을 때에 그림자가 되는 부분(13)의 에칭이 되지 않는다는 문제가 있었다.
발명자들은, 처리실 내에 배치한 기판 상의 피에칭 재료 표면에 반응 가스로부터 얻어지는 반응종을 흡착시킨 후, 처리실 내에서 희가스를 이용한 플라즈마를 생성하고, 이에 의해 형성된 진공 자외광 및 준안정 원자를 반응종이 흡착한 피에칭 재료의 표면에 조사하여 반응 생성물을 탈리시킴으로써, 상기의 문제를 해결하여, 패턴의 조밀이나 형상에 의해서 가공의 정밀도가 변화되는 것이 억제되고, 스루풋이나 수율이 손상되는 것이 억제된다는 지견을 얻었다. 본 실시 형태에 나타난 발명은, 상기의 지견에 의거하여 상기된 것이다.
(실시예)
본 발명의 실시예를 이하에서 도 2 내지 4를 이용하여 설명한다. 도 2는, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 처리 동작의 흐름을 나타낸 플로우차트이다. 도 3은, 도 2에 나타낸 실시예에 관련된 처리가 실시되는 시료의 막 구조의 당해 처리의 진행에 따른 변화를 모식적으로 나타낸 종단면도이다. 도 3은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타낸 종단면도이다.
도 4는, 본 실시예에 관련된 플라즈마 처리 방법을 실시하는 플라즈마 처리 장치, 특히는 에칭 처리 장치의 구성의 예이다. 본 예에 있어서, 에칭 처리 장치(26)는, 진공 용기의 내부에 배치되어 플라즈마(22)가 형성되는 공간인 감압된 처리실(27)과, 이 처리실(27) 내에서 그 하방에 배치된 웨이퍼 스테이지(28)와, 진공 용기와 연결되어 처리용의 가스나 희가스의 가스원인 가스 봄베(29) 및 이것에 연결된 가스 공급용의 경로인 가스 파이프 및 당해 경로 상에 배치되어 가스의 흐름의 개폐나 유량을 조절하는 밸브(30)를 구비한 가스 공급 수단을 구비하고 있다. 또한, 진공 용기의 하방에는, 웨이퍼 스테이지(28) 상면의 하방에 배치된 배기구를 통하여 처리실(27)과 연통되어 가변 컨덕턴스 밸브(36), 진공 펌프(37)를 구비하여 처리실(27)을 배기하는 배기 장치가 진공 용기에 연결되어 배치되어 있다.
원통형을 가진 처리실(27)의 주위를 둘러싼 진공 용기의 원통형 부분에 외주측에는 처리실(27) 및 진공 용기의 측벽을 둘러싸고 감긴 나선 형상의 코일(33) 및 코일(33)과 진공 용기 측벽과의 사이에서 당해 진공 용기 측벽을 둘러싸고 배치되어 소정의 전위로 된 도체제의 실드 전극(39)이 배치되어 있다. 코일(33)의 일단(一端)측의 부분은 전기적으로 접지되고 타단(他端)측은 소정 주파수의 고주파 전력을 당해 코일(33)에 공급하는 고주파 전원(32)과 전기적으로 접속되어 있다. 또, 본 실시예에서는 실드 전극은 패러데이 실드의 작용을 나타내는 것이고 접지 전위로 되어 있다.
본 실시예에서는, 가스 공급 수단은 다른 종류의 가스의 복수의 가스원과 공급용의 경로를 구비하여, 이들이 진공 용기와 연결되어 있고, 각각의 공급용의 경로에 가스 봄베(29)로부터 공급되는 가스는 밸브(30)에 의해 그 유량이 조절되어 진공 용기 내의 처리실(27) 내에 공급된다. 본 실시예에서는, 처리실(27)의 상방에서 진공 용기와 연결되어 웨이퍼 스테이지(28)의 상면으로서 웨이퍼(1)가 실리는 탑재면의 상방에 배치된 처리실(27)의 천장 면을 구성하는 샤워 플레이트의 중앙부의 복수의 관통 구멍을 통하여 처리실(27) 내에 하향으로 가스가 도입되는 경로와, 별도의 다른 복수의 가스 봄베(29)와 연결된 경로로서 진공 용기의 측벽과 연결되어 웨이퍼 스테이지(28)의 상면의 상방의 처리실(27)의 원통형의 내측 벽면에 배치된 가스 공급구(35)와 연통한 경로로부터 옆 방향(도면에서 웨이퍼 스테이지(28)의 좌측으로부터 오른쪽 방향)으로 가스가 도입되는 경로를 구비하고 있다.
본 실시예에서는, 이들 경로를 갖는 가스 공급 수단에 의해, 피처리막(2)에 흡착시키는 반응종을 포함하는 반응성 가스(16) 또는 진공 자외광(24)이나 준안정 원자(25)를 발생시키기 위한 희가스(31)를 처리실(27)에 도입하는 것이 가능하다. 이들 반응성 가스(16) 및 희가스(31)를 포함하는 처리용의 가스는, 처리실(27) 상방의 원형의 샤워 플레이트의 중앙부의 가스 도입 구멍을 통하여 처리실(27) 내에 하향으로 공급된다. 샤워 플레이트로 바꾸어 처리실(27) 내측으로서 웨이퍼 스테이지(28)의 상면 상방에 배치되어 가스의 공급 경로와 연통되어 복수의 가스 도입용의 관통 구멍을 가진 도넛 형상의 도입관을 이용하는 것도 가능하다.
처리실(27) 내에 도입된 반응성 가스(16) 또는 희가스(31)의 원자 또는 분자는, 고주파 전원(32)으로부터 나선 형상 코일(33)에 공급된 고주파 전력에 의해 처리실(27) 내에 형성된 전계에 의해서 여기되어 플라즈마(22)가 형성된다. 이 때에 상기 원자 또는 분자는 활성화되어 라디칼(20)을 발생하고, 이들 라디칼(20)의 입자는 하방의 웨이퍼(1)의 표면에 도달하여 미리 형성된 막 구조의 피처리막(2)의 표면에 흡착하여 층을 구성하여 흡착층(21)을 형성한다. 고주파 전원(32)의 주파수는 400 ㎑부터 40 ㎒ 사이에서 적절하게 선택할 수 있으나, 본 실시예에서는13.56 ㎒가 이용된다.
플라즈마(22) 내에는 라디칼(20) 뿐만 아니라 이온이나 전자 등의 하전 입자가 포함되어 있다. 이온이 웨이퍼(1) 상면의 피처리막(2)에 많이 도달해 버리면 흡착막(21)을 소기의 두께로 하는 것이 방해된다. 이를 억제하기 위하여, 웨이퍼(1) 상면의 상방으로서 플라즈마(22)가 형성되는 처리실(27) 내의 공간과 웨이퍼(1)와의 사이에 필터(34)를 설치해도 된다. 본 예의 필터(34)는, 처리실(27) 내의 하전 입자가 웨이퍼(1) 방향으로 강하하는 것을 억제하면서 라디칼(20)은 통과시키기 위한 것이고, 석영 등의 유전체제로 구성된 판 형상의 부재로서 라디칼이 투과하는 관통 구멍의 복수가 웨이퍼(1)의 중앙부 상방에 배치되어 있다.
한편으로, 반응성 가스(16)에 의해서 플라즈마(22)를 생성하여 형성한 라디칼(20)을 반응성 가스(16)를 피처리막(2)에 흡착시키지 않고, 처리실(27) 내에 도입한 반응성 가스(16)를 직접적으로 웨이퍼(1) 상면의 피처리막(2)에 흡착시킬 수도 있다. 이 경우에는, 반응성 가스(16)의 가스 공급구(35)를 높이 방향에 대하여, 처리실(27) 상방의 샤워 플레이트의 중앙부의 가스 도입 구멍으로부터 처리실(27) 내에 도입되는 희가스를 이용하여 생성되는 플라즈마(22)가 발생하는 공간과 웨이퍼(1) 상면의 사이의 위치에 배치하여, 반응성 가스(16)를 가스 공급구(35)로부터 관통 구멍을 통하여 직접적으로 웨이퍼(1)의 상면에 공급할 수 있다. 도 4의 예에서는, 가스 공급구(35)는 필터(34)의 상방에 위치하고 있다.
가스 공급 수단과 연통한 샤워 플레이트의 가스 도입 구멍을 통하여 처리실(27) 내에 도입된 희가스(31)는, 코일(33)에 공급된 고주파 전원(32)으로부터의 고주파 전력에 의해 여기되어 희가스 플라즈마(23)를 생성하고, 당해 희가스 플라즈마(23)는, 처리실(27) 내에 진공 자외광(24) 및 준안정 원자(25)를 발생한다.
준안정 원자(25)는 처리실(27)을 확산하고, 웨이퍼(1) 표면에 도달한다. 준안정 원자(25)는 지향성이 없기 때문에, 고 종횡비의 패턴 바닥(12)에도 도달하여, 반응 에너지를 부여할 수 있다. 희가스 플라즈마(23)로부터 발생한 진공 자외광(24)의 일부는 웨이퍼 표면에 도달하고, 반응 에너지를 부여할 수 있다.
또, 본 처리실(27)의 압력은, 처리실(27)에 접속된 가변 컨덕턴스 밸브(36)와 진공 펌프(37)에 의해, 원하는 유량의 처리 가스를 흐르게 한 상태에서, 일정하게 유지할 수 있다. 또, 웨이퍼 스테이지(28)에는 가열 냉각 기구를 설치하는 것도 가능하고, 예를 들면 웨이퍼 온도를 0∼50℃로 제어하는 것이 가능한 구성으로 되어 있다. 본 실시예에서는, 웨이퍼 스테이지(28)의 내부의 원통형의 금속제의 부재 내에는 냉매 유로(38)가 구비되어 있어, 내부를 흐르는 냉매가 금속제의 부재로부터 받은 열을 도시하지 않은 웨이퍼 스테이지(28) 외부에 배치된 열교환기에 방열함으로써 웨이퍼(1)의 온도를 30℃ 이하로 냉각할 수 있다.
본 실시예에서는, 이와 같은 에칭 처리 장치(26)에 있어서 처리실(27) 내의 웨이퍼 스테이지(28) 상에 실린 웨이퍼(1)를 에칭 처리하는 경우에 대하여, 도 2, 5를 이용하여 처리 대상의 기판 형상의 시료인 실리콘제의 웨이퍼(1) 상면에 홈 형상의 폴리실리콘에 의한 패턴(7)이 형성된 표면에 피에칭 재료의 피처리막(2)인 Si3N4의 박막이 형성되어 있는 경우에, 하지인 폴리실리콘의 패턴(7)을 깎지 않도록 하면서 피처리막(2)을 에칭하는 처리에 대하여 설명한다.
먼저, 도 3 (a)에 있어서, 피처리막(2)을 포함하는 패턴을 형성한 웨이퍼(1)가 내부에 배치된 처리실 내에 피처리막(2)을 구성하는 재료인 Si3N4와 반응성이 있는 반응성 가스나 라디칼(20), 또는 베이퍼 등의 에천트를 공급하여 피처리막(2)의 표면에 흡착막(21)을 형성시킨다(도 2의 단계 201). 본 실시예에서는, 처리실 내에 CHF3 가스를 공급하여 이것을 이용하여 형성한 플라즈마(22)로부터 발생한 라디칼(20) 등을 피처리막(2) 및 패턴(7) 표면 상에 흡착시켜 흡착층(21)을 형성한다. 반응성 가스나 라디칼(20), 베이퍼 등의 에천트는 피에칭 패턴(7)에 요철이 있는 경우이더라도, 등방적으로 흡착막(21)을 형성할 수 있다.
통상, 에천트 중 일부만이 흡착막(21)을 형성하게 되므로, 이대로는 나머지의 것은 처리실(27) 내에 체류하게 된다. 그래서, 도 3 (b)에 있어서, 이와 같은 잔류한 반응성 가스(4)나 라디칼(20) 등 에천트에 의해서 피처리막(2)이 필요없는 에칭이 실시되지 않도록, 가변 컨덕턴스 밸브(36)를 완전개방으로 하여 컨덕턴스를 최저로 하고, 가능한 한 단시간에 배기하여 웨이퍼 상면에 잔류한 반응성 가스(4), 및 라디칼(20)을 처리실(27) 밖으로 배기한다(동 단계 202).
이 때, 반응성 가스(4)와 다른 종류의 물질 또는 조성을 가진 가스를 도입하여 이것과 잔류 가스가 치환되도록 해도 된다. 본 실시예에서는 단계 202 및 이 다음의 단계 203에서는 처리실(27) 내에 희가스만이 공급된다.
다음으로, 도 3 (c)에 나타난 바와 같이, 처리실(27) 내에 공급한 희가스에 의해 당해 처리실(27) 내에 희가스 플라즈마(23)를 생성한다. 이에 의해 생성된 진공 자외광(24)이 피처리막(2) 표면에 조사된다(동 단계 203).
또, 희가스 플라즈마(23) 내에 형성되는 준안정 원자(25)는 하방의 웨이퍼(1) 상의 피처리막(2) 표면에 도달하고, 흡착막(21)과 피처리막(2) 표면을 반응시켜 반응 생성물(6)을 형성시킨다.
웨이퍼(1)의 온도는, 이와 같은 반응 생성물(6)이 휘발하는 데에 알맞은 값의 범위 내에 조절되고 있고, 반응 생성물(6)은 웨이퍼(1) 상방에 탈리(유리(遊離))한다. 이 때, 진공 자외광(24)은 패턴(7) 표면에 효율적으로 에너지를 부여할 수 있으므로, 웨이퍼 전체의 온도를 올리지 않고, 흡착막(21)과 피처리막(2) 표면을 반응시켜 반응 생성물(6)을 탈리시킬 수 있다.
또, 준안정 원자(25)는 수명이 길고 또한 상방의 플라즈마(23)로부터 패턴(7)에 지향성 없이 조사할 수 있으므로, 요철이 심한 웨이퍼(1)나 도 1과 같이 패턴 상부(9)보다 하부 쪽이 넓어져 있는 경우이더라도, 하부나 패턴 바닥(8)의 피처리막(2) 표면에 도달하고, 흡착막(21)과 피처리막(2) 표면의 재료를 반응시키기 위한 에너지를 부여할 수 있다. 또, 준안정 원자(25)는 피처리막(2) 표면에 도달하면 즉시, 피에칭막(2)의 표면에 에너지를 방출하기 때문에, 효율적으로 흡착막(21)과 피처리막(2)을 반응시켜 피처리막(2)을 에칭하는 것이 가능하게 된다.
단계 203의 탈리 공정을 개시하여 소정의 시간이 경과한 후, 코일(33)에 공급되는 고주파 전력이 정지되어 플라즈마(23)가 소화(消火)되어 탈리의 공정이 종료된다. 그 후, 도 3 (d)에 나타낸 바와 같이, 처리실(27) 내를 플라즈마(23)가 형성되는 조건보다 높은 진공도까지 가능한 한 단시간에 배기하여 웨이퍼(1)의 표면으로부터 탈리한 반응 생성물(6)을 배기한다(동 단계 204). 이 때, 처리실(27) 내에 희가스를 도입하여 반응 생성물(6)을 포함하는 처리실(27) 내의 가스와 치환하도록 해도 된다.
본 실시예에서는, 상기 단계 201의 흡착부터 단계 203의 탈리를 거쳐 단계 204의 배기까지의 복수의 공정을 1 사이클로 하고, 이 사이클의 실시 횟수를 계수 하여 기억해 두고 필요한 횟수에 도달할 때까지 반복해서 실시하여 원하는 막 두께까지 피처리막(2)을 에칭 제거한다. 도 2의 단계 205에 나타난 바와 같이, 단계 204 후에 소정의 사이클의 횟수에 도달하였는지 여부가 판정되고, 도달하였다고 판정된 경우에는 당해 처리를 종료한다. 도달하지 않았다고 판정된 경우에는, 단계 201로 되돌아가 다시 에칭 처리가 실시된다.
다음으로, 도 5를 이용하여, 상기 도 4에 나타낸 실시예에 관련된 플라즈마 처리 장치가 도 2, 5에 나타낸 피처리막(2)을 제거하는 에칭 처리를 실시하였을 때의 동작의 흐름을 설명한다. 도 5는, 도 4에 나타낸 실시예에 관련된 플라즈마 처리 장치의 처리 대상 막을 제거하는 처리 동작의 흐름을 나타낸 타임차트이다.
본 실시예에서는, 피처리막(2)의 에칭 처리의 조건의 파라미터로서, 예를 들면, 흡착막(21)을 형성하기 위한 반응성 가스(16)의 유량(40), 진공 자외광(24) 및 준안정 원자(25)를 발생시키기 위한 희가스(31)의 유량(41), 희가스 플라즈마(23)를 발생시키기 위한 고주파 전원(32)의 전압(42), 처리실(27) 내의 압력(43), 웨이퍼(1)의 온도(44), 처리실(27)의 내벽에 반응성 가스(16) 및 반응 생성물(6)의 입자가 흡착하는 것을 억제하기 위하여 실드 전극(39)에 공급되는 전압(45)을 들 수 있다. 도 5에 나타난 바와 같이, 상기의 파라미터의 값은, 도 2의 플로우차트의 각 단계에 따라서 조절된다.
먼저, 웨이퍼(1)가 처리실(27) 내에 도입되어 웨이퍼 스테이지(28) 상에 탑재되고, 처리실(27) 내가 밀봉된다. 그 후에, 가변 컨덕턴스 밸브(36)의 개도(開度)의 조절에 의해 배기의 유량이 조절되면서 진공 펌프(37)의 동작에 의해서 처리실(27) 내부가 배기된다.
이 상태에서, 웨이퍼 온도(44)는 반응성 가스(16)를 흡착하기 위하여 설정한 값이 되도록 조절이 개시된다. 단계 201의 개시 전에 개시되는 웨이퍼 온도(44)의 조절은, 웨이퍼 스테이지(28)의 온도를 조정함으로써 행해도 되고, 처리실(27)의 상방 또는 측방에 배치된 도시하지 않은 램프를 이용한 복사(輻射)에 의한 가열을 행해도 된다. 또는, 레이저광을 웨이퍼(1) 표면에 조사해도 된다.
웨이퍼(1)의 온도 또는 웨이퍼 스테이지(28)의 온도가 소정 범위 내의 값이 된 것이 도시하지 않은 온도 센서에 의해 검지되면, 피처리막(2)의 표면에 흡착막(21)을 형성시키는 공정(단계 201)이 실시된다. 이 공정에 있어서는, 피처리막(2)과 반응성을 갖는 반응성 가스(16)가 가스 공급 수단에 의해 처리실(27) 내에 도입되면서, 처리실(27) 내가 진공 펌프(37)의 동작에 의해 배기되고, 이들의 밸런스에 의해 처리실(27)의 압력(43)이 단계 202의 처리에 적합한 범위의 소정 값으로 조절된다.
또한, 고주파 전원(32)으로부터 코일(33)에 소정의 전압(42)에 의해 고주파 전극이 공급되고, 처리실(27)에 도입된 반응성 가스(16)가 여기되어 플라즈마(22)가 생성되고, 반응성 가스의 입자의 일부는 활성화되어 라디칼(20)이 생성된다. 상대적으로 높은 에너지를 갖는 라디칼(20)은 처리실(27) 내를 확산하여 웨이퍼(1)의 표면에 도달하여 패턴(7)의 피처리막(2)의 표면에 흡착막(21)을 형성한다.
이 때, 플라즈마(22)로부터 발생한 이온 등 하전 입자를 제거하기 위하여, 웨이퍼(1) 상면과 처리실(27)의 플라즈마(22)가 형성되는 공간과의 사이에 필터(34)를 설치해도 된다. 또한, 반응성 가스(16)의 입자가 원통형의 처리실(27)의 내벽면 등에 흡착하는 것을 방지하기 위하여, 처리실(27)의 외주에 설치한 실드 전극(39)에 이것에 전기적으로 접속된 직류전원으로부터 전압(45)을 부여할 수도 있다.
본 실시예에서는, Si3N4 막을 에칭하는 반응성 가스로서, CHF3 가스와 O2 가스를 혼합한 가스를 이용하였다. 반응성 가스는 플라즈마에 의해서 해리되어, CHFx, CFx, H, O, F 등의 라디칼을 발생하고, 피에칭 재료 상에 균일하게, C, H, F, O의 원소로 이루어지는 흡착층을 형성하였다.
사용하는 반응성 가스(16)의 종류는, 에칭 처리를 행하는 패턴에 따라서 적절하게 선택된다. 예를 들면, SiO2 막이나 SiON 막이나 Si3N4를 에칭하는 경우에는, 불소를 함유하는 가스와 산소를 함유하는 가스의 조합, 또는, 수소를 함유하는 가스와 불소를 함유하는 가스의 조합을 이용하여, 가스의 혼합비를 변화시켜, 다른 막종과의 선택비가 높아지도록 혼합비가 결정된다.
수소를 함유하는 가스의 예로서는 무수 HF, H2, NH3, CH4, CH3F, CH2F2 등을 들 수 있다. 또, 불소를 함유하는 가스의 예로서는 NF3, CH4, SF6, CHF3, CH2F2, CH3F, 무수 HF 등을 들 수 있다. 또, 수소를 함유하는 가스와, 불소를 함유하는 가스에, Ar이나 He, Xe, N2 등의 불활성 가스를 첨가함으로써 적절하게 희석하는 것도 가능하다.
또, Si3N4 막을 에칭하는 경우에는, 상기와 같이 수소를 함유하는 가스와 불소를 함유하는 가스의 조합에 부가하여, 질소와 산소와 불소를 함유하는 혼합 가스를 이용한다. 질소를 함유하는 가스의 예로서는 N2, NO, N2O, NO2, N2O5 등이 있다.
산소를 함유하는 가스의 예로서는 O2, CO2, H2O, NO, N2O 등이 있다. 또, Si 막을 에칭하는 경우에는, 염소를 함유하는 가스와 산소를 함유하는 가스의 조합, 또는, 브롬화수소(HBr)와 산소, 및, 질소를 함유하는 가스의 조합을 생각할 수 있다. 염소를 함유하는 가스의 예로서 Cl2, BCl3 등을 들 수 있다.
단계 201의 공정의 개시 후에 흡착막(21)을 형성하기 위하여 설정된 처리 시간이 경과한 후에는, 밸브(30)에 의한 반응성 가스(16)의 공급이 정지되어 코일(33)로의 고주파 전원으로부터의 전력이 정지되어 전압(42)이 0으로 된다. 또한 실드 전극(39)에 공급되는 직류 전압도 보다 낮은 값으로 된다.
다음으로, 진공 펌프(37)의 동작에 의해, 처리실(27) 내가 단계 201보다 낮은 압력값까지 배기된다(단계 202). 이 때에, 가변 컨덕턴스 밸브(36)의 개도는, 단계 202에 있어서의 것보다 크게 되고, 가능한 한 단시간에 배기된다. 이 고속 배기에 의해, 웨이퍼(1) 상에 흡착하지 않고 처리실(27) 내에 잔류하는 반응성 가스(16)는, 가변 컨덕턴스 밸브(36)를 개재한 배기의 경로에서의 컨덕턴스가 최소로 되어 배기된다.
이 공정에 있어서, 단계 4에서 진공 자외광(24)과 준안정 원자(25)를 생성하기 위하여 사용하는 희가스(31)의 처리실(27)로의 도입을 개시한다. 희가스 유량(41)은 단계 203에서 공급되는 희가스(31)의 유량보다 큰 값으로 하여 처리실(27)에 공급함으로써, 이 처리실(27) 내의 희가스(31)의 흐름을 이용하여 효율적으로 잔류하는 반응성 가스(16)를 배기할 수 있다.
또, 가스 공급 수단으로부터 공급된 가스의 흐름을 제어함으로써 잔류하는 가스를 효율적으로 진공 펌프(37)에 수송하여 배기할 수 있다. 가스의 흐름을 제어하는 수단으로서, 예를 들면 원반 형상의 샤워 플레이트나, 도넛 형상의 도입관을 이용하여, 웨이퍼 중심부로부터 외주부로 가스 흐름을 제어하는 것도 가능하다.
처리실(27)의 고속의 배기가 소정의 시간만큼 실시된 후에, 흡착막(21)을 피처리막(2)과 반응시켜 웨이퍼(1) 표면으로부터 탈리시키는 단계 203이 실시된다. 이에 대하여 서술한다. 먼저, 웨이퍼(1)의 온도를 미리 설정한 웨이퍼 온도(44)가 되도록 조절이 행해진다. 본 실시예에서는, 이 단계 203에서의 웨이퍼 온도(44)의 설정값 T3은, 단계 202의 웨이퍼 온도(44)의 설정 온도 T2와의 차이가 작기 때문에, 웨이퍼(1)를 설정값 T3으로의 조절은 단시간에 실시할 수 있다.
다음으로, 진공 자외광(24)과 준안정 원자(25)를 발생시키는 희가스 플라즈마(23)를 형성하기 위한 희가스(31) 유량(41)을 희가스 플라즈마(23)의 형성에 적합한 값으로 조정된다. 도입된 희가스(31)는 고주파 전원(32)으로부터 코일(33)에 전압(42)에 의해 공급되는 고주파 전력에 의해 형성되는 전계에 의해 여기되고, 희가스 플라즈마(23)가 처리실(27) 내에 형성된다. 이 희가스 플라즈마(23)로부터 진공 자외광(24)과 준안정 원자(25)가 생성된다. 본 실시예에서는 고주파 전력의 전압(42)의 값은, 단계 201의 것보다 크게 되어 있다.
진공 자외광(24)은 웨이퍼(1)의 표면에 방사되고, 준안정 원자(25)는 확산되어 웨이퍼(1)의 표면에 도달하여, 반응과 탈리를 위한 에너지를 흡착막(21)에 부여한다. 특히, 준안정 원자(25)는 지향성이 없기 때문에, 고 종횡비의 패턴(7)의 패턴 바닥(12)에도 도달할 수 있어 반응과 탈리에 필요한 에너지를 부여할 수 있다.
또, 진공 자외광(24)은 무지향으로 웨이퍼(1)의 표면의 패턴(7)에 도달하고, 패턴(7)의 흡착막(21)의 표면에 효율적으로 반응과 탈리에 필요한 에너지를 부여할 수 있다. 예를 들면, 희가스로서 Ar을 사용한 경우, 파장 104.8 ㎚, 106.6 ㎚ 등의 진공 자외광을 조사할 수 있다.
진공 자외광(24)은 에너지 환산하면, 11.8 eV 및 11.6 eV이다. 희가스로서 Ar을 사용한 경우, 진공 자외광을 발생함과 동시에, 11.7 eV와 11.5 eV의 여기 에너지를 갖는 준안정 원자(25)를 발생시킬 수 있다.
희가스로서 Ne를 사용한 경우, 파장 73.6 ㎚, 74.4 ㎚ 등의 진공 자외광(24)을 조사할 수 있다. 이 진공 자외광(24)은 에너지 환산하면, 16.9 eV 및 16.7 eV이다. 희가스로서 Ne를 사용한 경우, 진공 자외광(24)을 발생함과 동시에 16.6 eV와 16.7 eV의 여기 에너지를 갖는 준안정 원자(25)가 발생한다
또, 희가스로서 He를 사용한 경우, 파장 58.4 ㎚ 등의 진공 자외광(24)을 조사할 수 있다. 이 진공 자외광(24)은 에너지 환산하면, 21.2 eV이다. 희가스로서 He를 사용한 경우, 진공 자외광(24)을 발생함과 동시에, 19.8 eV와 20.6 eV의 여기 에너지를 갖는 준안정 원자(25)를 발생시킬 수 있다.
희가스로서 Xe를 사용한 경우, 파장 146.9 ㎚ 등의 진공 자외광(24)을 조사할 수 있다. 이 진공 자외광(24)은 에너지 환산하면, 8.4 eV이다. 희가스로서 Xe를 사용한 경우, 진공 자외광(24)을 발생함과 동시에, 8.5 eV의 여기 에너지를 갖는 준안정 원자(25)를 발생시킬 수 있다. 이와 같은 진공 자외광(24)을 이용하면, 반응 생성물(6)의 생성에 필요한, 결합 에너지 이상의 광 에너지를 부여할 수 있다.
또한, 반응 생성물과 웨이퍼(1) 표면의 결합을 절단하고, 반응 생성물(6)을 효율적으로 표면으로부터 탈리시킬 수 있다. 예를 들면, Si3N4를 에칭하는 경우, 적어도, Si와 N 결합 에너지의 4.8 eV보다 큰 에너지를 갖는 진공 자외광(24) 및 준안정 원자(25)를 조사함으로써, 반응 생성물(6)을 효율적으로 생성하여 탈리시킬 수 있다.
단계 203에 있어서, 실드 전극(39)의 전압(45)은, 처리실(27) 내벽으로의 반응 생성물(6)의 부착을 억제할 수 있도록, 단계 201과 마찬가지로 소정의 값으로 되어 있다. 본 실시예에서는 단계 203의 공정은 미리 정해진 시간만큼 계속해서 희가스 플라즈마(23)가 형성된 후, 코일(33)로의 고주파 전력의 공급이 정지되어 희가스 플라즈마(23)의 형성이 정지된다.
단계 203에서 반응 생성물(6)이 웨이퍼(1)의 표면으로부터 탈리한 후, 희가스 플라즈마(23)를 발생시키기 위하여 공급하고 있던 고주파 전원 전압(42)을 정지한다. 또한, 실드 전극(39)의 전압도 단계 202와 마찬가지의 값으로 된다. 이 상태에서, 처리실(27)에 잔류하는 반응 생성물(6) 및 희가스(31)는 가변 컨덕턴스 밸브(36)의 개도가 그 컨덕턴스가 최소로 되도록 되어 진공 펌프(37)의 동작에 의해서 고속으로 배기된다(단계 4).
이 때, 처리실(27)에 공급되는 희가스(31)의 가스 유량(41)을 단계 203에서의 것보다 큰 값으로 하여, 희가스(31)의 처리실(27) 내의 흐름을 이용하여 효율적으로 반응 생성물(6)이나 단계 203 중에 공급된 희가스를 배기한다. 가스 공급 수단으로부터 공급된 가스류를 제어함으로써 반응 생성물(6)을 효율적으로 진공 펌프(37)에 수송하여 배기할 수 있다.
그 후, 다음 사이클의 실시의 필요 여부가 판정되고(단계 205), 다음 사이클을 실시하는 것이 필요하다고 판정된 경우에는, 당해 다음 사이클의 단계 201에 있어서 반응성 가스(16) 등의 에천트를 흡착하기 위하여 설정한 웨이퍼 온도(44)로의 조절이 개시된다. 본 실시예에서의 단계 201에서의 웨이퍼 온도의 설정값 T1은, 단계 203의 웨이퍼 온도의 설정값 T3와의 차이가 작아 온도의 조정에 필요로 하는 시간은 1분 이내에 충분히 실시할 수 있다.
이상으로 설명한 사이클을 필요하다고 인정되는 횟수만큼 반복함으로써, 복잡한 패턴을 고정밀도로 에칭하는 것이 가능하게 되었다. 또, 단계 202, 204에 있어서는, 배기의 시간이 종래의 것보다 단축되어 스루풋이 향상한다.
본 실시예에서는, 도 1 (b)에 나타낸 바와 같은 고밀도이고 높은 종횡비의 홀이나 홈을 가진 패턴(7)을 가공하는 경우이더라도, 희가스 플라즈마(23)로부터 발생한 준안정 원자(25)가 패턴 측벽의 하부(11)나 패턴의 저부(12)에 도달하고, 반응 생성물(6)을 생성하여 탈리하기 위한 에너지가 부여되어, 양호한 정밀도로 에칭할 수 있게 되었다. 또, 동일한 웨이퍼 상에 도 1 (a), (b)와 같은 패턴 폭이나 종횡비의 크기(밀도)가 다른 2 종류 이상의 패턴(7)이 형성되어 있는 경우이더라도, 준안정 원자(25)가 패턴 측벽의 하부(11)나 패턴의 저부(12)에 도달할 수 있어 웨이퍼(1)의 면 내 방향에 대하여 에칭 처리의 결과로서의 패턴(7)의 치수의 불균일을 저감할 수 있다.
또, 도 1 (c)에 나타낸 바와 같이, 패턴 상부가 패턴 저부보다 큰 패턴에 있어서 피에칭 재료를 등방적으로 에칭하는 경우이더라도, 준안정 원자(25)는 그림자가 되는 부분(13)에도 도달할 수 있으므로, 고정밀도로 에칭할 수 있게 되었다. 또, 상기의 고정밀도로 데미지 프리의 에칭을 종래의 열 탈리 방식보다 고스루풋으로 실현할 수 있다.
또한, 본 발명은, 상기한 실시예의 구성에 한정되는 것이 아니라, 당해 구성과 실질적으로 동일한 구성, 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성으로 치환해도 된다.
[변형례]
본 발명의 실시예의 변형례에 대하여 도 6 및 도 7을 이용하여 설명한다. 도 6은, 도 4에 나타낸 실시예에 관련된 에칭 처리 장치의 변형례의 구성의 개략을 모식적으로 나타낸 종단면도이다. 본 변형례에서의 에칭 처리의 공정과 그 조건은 도 2 및 도 3과 동일하다.
본 변형례에 관련된 에칭 처리 장치(90)는, 진공 용기와의 내부에 배치된 처리실(27)과 그 내측에 배치된 웨이퍼 스테이지(28)를 구비하고, 추가로 진공 용기의 외주측에 감겨 배치되어 고주파 전원(32)과 전기적으로 접속된 코일(33)과, 가변 컨덕턴스 밸브(36) 및 진공 펌프(37)를 갖는 배기 장치와, 가스 봄베(29) 및 밸브(30)를 그 위에 가진 가스의 공급 경로를 통하여 가스를 처리실(27) 내에 공급하는 가스 공급 수단을 구비하고 있는 점에서 도 4의 에칭 처리 장치(26)와 동일한 구성을 구비하고 있다. 한편, 본 변형례의 에칭 처리 장치(90)는, 라디칼(20) 및 반응성 가스(16) 등 에천트를 처리실(27) 내에 공급하기 위한 진공 용기인 라디칼원(50)이 진공 용기 내의 처리실(27) 상방에 구비되어 있다.
본 변형례의 라디칼원(50)은, 가스 봄베(29)나 밸브(30)를 그 위에 가진 가스의 공급 경로를 구비한 가스 공급 수단과 접속되어 있고, 가스 봄베(29)로부터의 반응성 가스(16)는 밸브(30)에 의해서 유량이 조절되어 공급 경로를 통하여 라디칼원(50)의 내부의 반응실에 도입된다.
라디칼원(50)은 용기의 외주측에서 간극을 두고 감겨 배치된 코일(51)을 구비하고 있고, 고주파 전원(52)과 전기적으로 접속되어 있다. 라디칼원(50)에 도입된 반응성 가스(16)는 고주파 전원(52)으로부터 코일(51)에 고주파 전력이 공급되어 내부에 형성된 전계에 의해 여기되어, 라디칼원(50) 내에 플라즈마(22)가 형성되어 라디칼(20)이 생성된다. 당해 생성된 라디칼(20)은 처리실(27)을 구성하는 진공 용기의 상면과 연결되어 라디칼원(50)과 처리실(27)을 연통하는 가스 도입관(53)을 통하여 처리실(27) 내의 처리용의 공간에 공급된다.
도 2의 실시예의 단계 201과 마찬가지로, 처리실(27)에 공급된 라디칼(20)은 웨이퍼(1)의 표면에 도달하여 흡착막(21)을 형성한다. 또, 가스 공급 수단으로부터 라디칼원(50)에 공급된 반응성 가스(16)는, 라디칼원(50) 내에서 여기되어 플라즈마(22)를 생성하지 않고, 그대로 피처리막(2)에 흡착시켜도 된다. 또, 본 변형례에서는, 라디칼원(50)과 처리실(27) 사이에는 셔터(54)를 배치하여, 도 2의 단계 202가 종료한 후, 즉시 이들 사이의 연통을 기밀하게 폐색할 수 있는 구성을 구비하고 있다.
또한, 처리실(27)에는 희가스(31)를 도입하기 위한 공급 가스 봄베(29)나 밸브(30) 등으로 이루어지는 가스 공급 수단이 설치되어 있고, 가스 봄베(29)로부터 공급되는 희가스(31)는 밸브(30)를 거쳐, 처리실(27)의 천장 면을 구성하는 샤워 플레이트와 진공 용기의 상부와의 사이의 공간으로서 가스 도입관(52)의 주위에 링 상에 배치된 공간에 도입되어 확산한 후, 당해 공간과 처리실(27) 사이를 연통하는 관통 구멍을 통하여 처리실(27) 내에 둘레 방향으로 균일하게 도입된다. 도입된 희가스(31)는, 고주파 전원(32)으로부터 코일(33)에 공급된 고주파 전력에 의해 여기되고, 처리실(27) 내에 플라즈마(23)가 형성되어, 준안정 원자(25) 및 진공 자외광(24)을 발생한다.
준안정 원자(25)는 처리실(27) 내를 확산하여 웨이퍼(1) 표면에 도달한다. 준안정 원자(25)는 지향성이 없기 때문에, 도 2의 고 종횡비의 패턴의 저부(12)에도 도달하여 흡착막(21) 및 피처리막(2)에 반응 에너지를 부여할 수 있다. 희가스 플라즈마(23)로부터 발생한 진공 자외광(24)의 일부는 패턴의 저부(12)에 도달하여 반응 에너지를 부여할 수 있다.
본 예에 있어서, 고주파 전원(33)의 고주파 전력의 주파수는 400 ㎑부터 40 ㎒의 사이에서 적절하게 선택되나, 본 예에서는 13.56 ㎒가 이용된다.
또, 본 예에 있어서, 희가스 플라즈마(23)로부터 발생한 이온 등 하전 입자가 웨이퍼(1)에 도달하는 것을 억제하기 위하여, 웨이퍼(1)의 상면에 필터를 배치해도 된다. 또, 처리실(27)에 접속된 가변 컨덕턴스 밸브(36)의 개도와 진공 펌프(37)의 동작에 의해, 진공 용기에 연결된 가스 공급 수단으로부터 희가스(31) 또는 가스 도입관(52)으로부터 라디칼(20) 또는 반응성 가스가 소정의 유량으로 공급된 상태에서, 배기의 양을 밸런스 잡히게 하여 처리실 내의 압력이 처리에 적합한 범위의 값으로 유지된다.
웨이퍼 스테이지(28)에는 가열 또는 냉각용의 구성을 배치하는 것도 가능하다. 본 변형례에서는, 웨이퍼 스테이지(28) 내의 금속제의 부재의 내부에는 냉매 유로(38)와 함께 전력이 공급되어 발열하는 열전(熱電) 모듈이 배치되어 있다. 이 열전 모듈과 냉매 유로(38)의 동작에 의해, 예를 들면 웨이퍼(1) 온도를 0∼100℃로 제어하는 것이 가능한 구성으로 되어 있다. 또, 웨이퍼 스테이지(28)는 상하 기구를 설치하는 것도 가능하다.
본 예에 있어서는, 도 2에 나타낸 에칭 처리의 공정의 단계 201에 있어서 반응성 가스(16) 및 라디칼(20)을 웨이퍼 표면(1)에 흡착시켜 흡착막(21)을 형성할 때에는, 웨이퍼 스테이지(28) 상면의 높이 방향의 위치를 높게 하여 샤워 플레이트와의 거리를 가깝게 하고, 단계 203에 있어서 희가스 플라즈마(23)를 이용하여 흡착막(21)을 피처리막(2)과 반응시켜 탈리시킬 때에는, 웨이퍼 스테이지(28)의 높이 방향의 위치를 낮게 하여 희가스 플라즈마(23)를 생성하는 충분한 공간을 형성하는 것이 가능한 구성으로 해도 된다. 단계 201에 있어서는, 웨이퍼 스테이지(28)의 높이 위치를 라디칼원(50)에 가까운 위치로 함으로써, 라디칼(20)의 흡착에 걸리는 시간과, 나아가서는 단계 203에 있어서의 잔류한 라디칼(20) 및 잔류한 반응성 가스(16)를 배기하는 시간을 단축할 수 있고, 처리실(27) 내벽에 라디칼(20)이나 반응성 가스(16)가 흡착하는 것을 억제할 수 있어 에칭의 정밀도를 향상할 수 있다.
단계 203에서 코일(33)에 고주파 전력의 전압을 인가할 때에는, 웨이퍼 스테이지(28) 상면의 높이 위치를 낮추고 나서 희가스 플라즈마(23)를 생성시킨다. 플라즈마(23)가 생성하는 영역의 처리실(27) 내의 벽의 대부분은 단계 2에 있어서 라디칼(20)이 흡착되어 있지 않기 때문에, 잔류 라디칼 및 잔류 가스의 영향을 적게 할 수 있다.
다음으로, 도 7에는, 상기 도 6에 나타낸 실시예에 관련된 플라즈마 처리 장치가 도 2, 5에 나타낸 피처리막(2)을 제거하는 에칭 처리를 실시하였을 때의 동작의 흐름을 설명한다. 도 7은, 도 6에 나타낸 실시예에 관련된 플라즈마 처리 장치의 처리 대상 막을 제거하는 처리 동작의 흐름을 나타낸 타임차트이다.
본 변형례에서는, 피처리막(2)의 에칭 처리의 조건의 파라미터로서, 예를 들면, 흡착막(21)을 형성하기 위한 반응성 가스(16)의 유량(40), 진공 자외광(24) 및 준안정 원자(25)를 발생시키기 위한 희가스(31)의 유량(41), 희가스 플라즈마(23)를 발생시키기 위한 고주파 전원(32)의 전압(42), 처리실(27) 내의 압력(43), 웨이퍼(1)의 온도(44), 처리실(27)의 내벽에 반응성 가스(16) 및 반응 생성물(6)의 입자가 흡착하는 것을 억제하기 위하여 실드 전극(39)에 공급되는 전압(45)을 들 수 있다.
도 7에 나타난 바와 같이, 상기의 파라미터의 값은, 도 2의 플로우차트의 각 단계에 따라서 조절된다. 또, 적절하게 필요에 따라서 웨이퍼 스테이지(28) 상면의 높이 방향의 위치를 변화시킨다.
먼저, 웨이퍼(1)가 처리실(27) 내에 도입되어 웨이퍼 스테이지(28) 상에 탑재되고, 처리실(27) 내가 밀봉된다. 그 후에, 가변 컨덕턴스 밸브(36)의 개도의 조절에 의해 배기의 유량이 조절되면서 진공 펌프(37)의 동작에 의해서 처리실(27) 내부가 배기된다.
이 상태에서, 웨이퍼 온도(44)는 반응성 가스(16)를 흡착하기 위하여 설정한 값이 되도록 조절이 개시된다. 단계 201의 개시 전에 개시되는 웨이퍼 온도(44)의 조절은, 웨이퍼 스테이지(28)의 온도를 조정함으로써 행해도 되고, 처리실(27)의 상방 또는 측방에 배치된 도시하지 않은 램프를 이용한 복사에 의한 가열을 행해도 된다. 또는, 레이저광을 웨이퍼(1) 표면에 조사해도 된다.
웨이퍼 온도의 조정은, 본 실시예에서는 웨이퍼 스테이지(28)에 의해서 행하고 있으나, 램프 가열이어도 되고, 레이저광을 웨이퍼(1) 표면에 조사해도 된다. 또, 웨이퍼 스테이지(28)의 높이 방향의 위치의 상하 기구에 의해 웨이퍼 스테이지(28) 상면의 위치를 높게 하여 라디칼원(50)과 웨이퍼(1)의 거리를 작게 해도 된다.
다음으로, 단계 201에 있어서, 반응성 가스(16)로서 라디칼(20)을 처리실(27) 내에 공급하는 경우에는, 먼저 피처리막(2)과 반응성을 갖는 가스(16)를 가스 공급 수단에 의해 라디칼원(50)에 도입하면서, 진공 펌프(37)의 동작 또는 가변 컨덕턴스 밸브(36)의 개도를 조절하여 라디칼원(50)의 내부의 압력을 소정의 범위의 값으로 조절한다. 라디칼원(50)에 도입된 반응성 가스(16)는, 라디칼원(50)의 외주를 둘러싸고 감겨 배치된 코일(51)에 고주파 전원(52)으로부터 공급된 고주파 전력에 의해 여기되어 플라즈마(22)가 형성된다.
플라즈마(22)는 그 내부에 반응성 가스 또는 반응 생성물의 입자로부터 라디칼(20)이 생성된다. 생성된 라디칼(20)은 처리실(27)의 천장 면의 중앙부에 개구를 가진 가스 도입관(53)을 지나 처리실(27) 내에 공급되어 처리실(27) 내에서 확산되어 웨이퍼(1)의 표면에 도달하여 패턴(7)의 표면에 흡착막(21)이 형성된다.
가스 도입관(53)의 처리실(2) 측단부에는 셔터(54)가 설치되어 있고, 상기 개구를 거친 처리실(27) 내부와 라디칼원(50) 내부와의 사이의 연통을 개폐 가능하게 구성되어 있다. 단계 201의 개시 시에는 셔터(54)가 개방이 되어 단계 201의 종료 시에 셔터(54)를 닫음으로써, 라디칼의 공급을 양호한 정밀도로 개시하거나 정지하거나 하는 것이 가능하다. 또, 가스의 흐름을 제어하는 수단으로서, 예를 들면 원판 형상의 샤워 플레이트나 도넛 형상의 도입관을 이용하는 것도 가능하고, 웨이퍼(1)의 면 내 방향에 보다 균일에 가까워지도록 반응성 가스나 라디칼(20) 등 에천트를 흡착시키는 것이 가능하다.
또한, 반응성 가스(16)가 처리실(27)의 내벽면에 흡착하는 것을 억제하기 위하여, 처리실(27)의 외주에 설치한 실드 전극에 전압을 부여할 수도 있다. 단계 201에서 웨이퍼 스테이지 위치를 높게 하여 라디칼원(50)과 웨이퍼(1)의 거리를 가깝게 함으로써, 라디칼(20)의 흡착에 걸리는 시간을 단축할 수 있고, 또한, 단계 203에서는 잔류한 라디칼(20), 및, 잔류한 반응성 가스(4)를 배기하는 시간을 단축할 수 있다.
또한, 단계 201에서 처리실(27) 내의 벽에 라디칼(20)이 흡착하는 것을 방지할 수 있어 에칭의 정밀도를 향상할 수 있다. 이 때, 사용하는 반응성 가스(16)의 종류는, 실시예에서 기재한 바와 같이, 에칭 처리를 행하는 패턴에 따라서 적절하게 선택된다.
단계 201의 개시 후에 흡착막(21)을 형성하기 위하여 설정된 시간이 경과한 것이 검지되면, 밸브(30)에 의한 반응성 가스(16)의 공급이 정지되어, 가스 도입관(53)의 셔터(54)가 폐색됨과 동시에, 플라즈마(22)를 발생시키기 위한 고주파 전원의 전력의 공급이 정지된다. 웨이퍼(1) 상에 흡착막(21)을 형성하지 않고 처리실(27) 내에 체류하고 있는 반응성 가스(16)의 나머지는, 가변 컨덕턴스 밸브(36)의 개도가 컨덕턴스를 최소로 하는 위치로 되어 진공 펌프(37)의 동작에 의해서 고속으로 처리실(27) 밖으로 배출된다(단계 202).
이 때, 단계 203에서 진공 자외광(24)과 준안정 원자(25)를 생성하기 위한 희가스(31)의 처리실(27)로의 도입을 개시한다. 희가스(31)의 유량(41)은 단계 203에서의 유량보다 큰 유량으로 되어 처리실(27) 내의 당해 희가스의 흐름을 이용하여 효율적으로 반응성 가스(16)가 배기된다.
가스 공급 수단으로부터 공급된 가스의 흐름을 제어함으로써 처리실(27) 내에 잔류하는 반응성 가스(16) 등 에천트를 효율적으로 진공 펌프(37)로 수송하여 배기할 수 있다. 가스의 흐름을 제어하는 수단으로서, 예를 들면 원판 형상의 샤워 플레이트나 처리실(27) 내에 배치된 도넛 형상의 도입관을 이용하여, 웨이퍼(1)의 중심부로부터 외주부로 향하는 가스의 흐름을 형성해도 된다.
단계 201에서 웨이퍼 스테이지(28) 상면의 높이 방향의 위치를 라디칼원(50)에 접근시킨 경우에는, 단계 203에 있어서는 웨이퍼 스테이지(28) 상면을 하강시켜 희가스 플라즈마(23)가 생성하는 영역보다 아래의 위치에 이동시킨다. 다음으로, 처리실(27) 내에 희가스 플라즈마(23)를 형성하여 흡착막(21)과 피처리막(2)의 표면의 재료를 반응시켜, 반응 생성물(6)을 휘발, 탈리시키는 공정인 단계 203을 실시한다.
이 단계에 있어서, 먼저 미리 설정된 범위 내의 값의 웨이퍼 온도(44)가 되도록 웨이퍼(1) 또는 웨이퍼 스테이지(28)의 온도를 조절한다. 다음으로, 희가스(31)의 유량(41)을 설정된 범위의 값이 되도록 밸브(30)의 개도를 조절한다.
처리실(27) 내에 도입되는 희가스(31)의 당해 유량과 가변 컨덕턴스 밸브(36)의 개도 및 진공 펌프(36)의 동작과의 밸런스에 의해, 처리실(27) 내의 압력이 처리에 적합한 범위의 값으로 조절되어, 코일(33)에 고주파 전원(32)으로부터의 고주파 전력이 전압(42)으로 인가된다. 처리실(27) 내에 공급된 희가스(31)는, 코일(33)로부터 형성되는 전계에 의해 여기되어 희가스 플라즈마(23)가 형성되고, 당해 희가스 플라즈마(23)로부터 진공 자외광(24)과 준안정 원자(25)가 생성된다.
진공 자외광(24)은 웨이퍼(1) 표면에 패턴(7) 및 이것의 표면에 형성된 흡착막(21)에 조사되고, 준안정 원자(25)는 처리실(27) 내에서 확산되어 웨이퍼(1)의 패턴(7) 표면에 도달하여 반응 생성물(6)의 생성과 그 탈리를 위한 에너지를 흡착막(21) 및 피처리막(2)에 부여한다. 특히, 준안정 원자(25)는 지향성이 없기 때문에, 패턴(7)의 고 종횡비의 패턴의 저부(12)에도 도달하여 반응과 탈리에 필요한 에너지를 부여할 수 있다. 또, 무지향으로 조사되는 진공 자외광(24)은 웨이퍼(1) 표면의 패턴(7)의 패턴의 저부(12)에도 조사되어 이것에 효율적으로 반응과 탈리에 필요한 에너지를 부여할 수 있다.
단계 203에서의 희가스 플라즈마(23)의 형성으로부터 소정의 시간이 경과하여 반응 생성물(6)이 웨이퍼(1)의 표면으로부터 탈리하였다고 판정된 후, 고주파 전원(32)으로부터의 전압(42)의 인가가 정지되고, 희가스 플라즈마(23)가 소화된다. 배기 펌프(36)의 동작은 플라즈마의 형성, 소화에 관계없이 계속되므로, 희가스 플라즈마(23)의 소화 후에도 처리실(27)에 잔류하는 반응 생성물(6) 및 희가스(31)는, 가변 컨덕턴스 밸브(36)의 컨덕턴스가 최소로 되어 고속으로 처리실(27) 밖으로 배기된다(단계 4).
이 때, 희가스(31)의 가스 유량(41)은 단계 203에서의 유량보다 큰 값으로 하여, 희가스(32)의 흐름을 이용하여 효율적으로 반응 생성물(6)을 배기한다. 마찬가지로, 가스 공급 수단으로부터 공급된 가스류를 제어함으로써 반응 생성물(6)을 효율적으로 진공 펌프(37)로 수송하여 배기할 수도 있다. 또한, 웨이퍼 스테이지(28)의 상면의 높이 위치를 상방으로 이동시켜 샤워 플레이트에 보다 가까운 위치로 하여, 잔류하는 반응 생성물(6)의 배기의 효율을 향상시킨다.
그 후, 다음 사이클의 실시의 필요 여부가 판정되고(단계 205), 다음 사이클을 실시하는 것이 필요하다고 판정된 경우에는, 당해 다음 사이클의 단계 201에 있어서 반응성 가스(16) 등의 에천트를 흡착하기 위하여 설정한 웨이퍼 온도(44)로의 조절이 개시된다. 본 실시예에서의 단계 201에서의 웨이퍼 온도의 설정값 T1은, 단계 203의 웨이퍼 온도의 설정값 T3과의 차이가 작아 온도의 조정에 필요로 하는 시간은 1분 이내에 충분히 실시할 수 있다.
이상으로 설명한 사이클을 필요하다고 인정되는 횟수만큼 반복함으로써, 복잡한 패턴을 고정밀도로 에칭하는 것이 가능하게 되었다. 이에 의해, 에칭 처리의 수율이 향상한다. 또, 단계 202, 204에 있어서는, 배기의 시간이 종래의 것보다 단축되어 스루풋이 향상한다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것이 아니라, 상기 실시 형태에서 나타낸 구성과 실질적으로 동일한 구성, 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성으로 치환해도 된다.
1 : 웨이퍼
2 : 피처리막
3 : 에천트
4 : 잔류 가스
5 : 이온
6 : 반응 생성물
7 : 패턴
8 : 패턴 바닥
9 : 패턴 상부
10 : 패턴 측벽의 상부
11 : 패턴 측벽의 하부
12 : 패턴의 저부
13 : 그림자가 되는 부분
14 : 흡착용 처리실
15 : 가열용 처리실
16 : 반응성 가스
17 : 가열용 웨이퍼 스테이지
18 : 진공 펌프
19 : 진공 펌프
20 : 라디칼
21 : 흡착막
22 : 플라즈마
23 : 희가스 플라즈마
24 : 진공 자외광
25 : 준안정 원자
26 : 에칭 처리 장치
27 : 처리실
28 : 웨이퍼 스테이지
29 : 가스 봄베
30 : 밸브
31 : 희가스
32 : 고주파 전원
33 : 코일
34 : 필터
35 : 가스 공급구
36 : 가변 컨덕턴스 밸브
37 : 진공 펌프
38 : 냉매 유로
39 : 실드 전극
40 : 반응성 가스 유량
41 : 희가스 유량
42 : 고주파 전원의 전압
43 : 압력
44 : 웨이퍼 온도
45 : 전극 전압
46 : 라디칼원의 고주파 전원 전압
50 : 라디칼원
51 : 코일
52 : 고주파 전원
53 : 가스 도입관
54 : 셔터

Claims (7)

  1. 진공 용기 내부의 감압된 처리실 내에 처리 대상의 웨이퍼를 배치하고, 이 웨이퍼 상면에 미리 배치된 처리 대상의 막과 반응성을 갖는 가스를 이용하여 상기 처리실 내에 도입하여 상기 막 상에 흡착층을 형성하는 제 1 공정과, 상기 반응성을 갖는 가스의 공급을 정지한 상태에서 처리실 내에 잔류하는 상기 반응성을 갖는 가스를 배기하는 제 2 공정과, 상기 처리실 내에 희가스를 도입하여 당해 처리실 내에 플라즈마를 형성하여 당해 플라즈마 중의 입자 및 이 플라즈마로부터 발생하는 진공 자외광을 이용하여 상기 흡착층과 상기 처리 대상의 막과의 반응 생성물을 상기 웨이퍼로부터 탈리시키는 제 3 공정과, 상기 플라즈마를 형성하고 있지 않은 상태에서 상기 반응 생성물을 상기 처리실 내로부터 배기하는 제 4 공정을 구비한 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 반응성 가스로부터 형성된 라디칼을 상기 처리 대상의 막에 흡착시켜 상기 흡착층을 형성하는 상기 제 1 공정을 구비한 플라즈마 처리 방법.
  3. 제 2 항에 있어서,
    상기 처리실과 다른 실 내에서 형성된 상기 라디칼을 상기 처리실 내에 공급하여 상기 처리 대상의 막에 흡착시켜 상기 흡착층을 형성하는 상기 제 1 공정을 구비한 플라즈마 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 공정과 상기 제 3 공정의 각각에 있어서 공정 각각에 적합한 온도로 상기 웨이퍼를 조절하는 플라즈마 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 2 공정 또는 상기 제 4 공정에 있어서, 상기 처리실 내에 희가스를 공급하면서 상기 처리실 내를 배기하는 플라즈마 처리 방법.
  6. 제 5 항에 있어서,
    상기 제 2 공정 또는 상기 제 4 공정에 있어서 공급되는 상기 희가스의 유량이 상기 제 3 공정에 있어서 공급되는 상기 희가스의 유량과 다른 플라즈마 처리 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 공정 또는 상기 제 4 공정에 있어서 상기 처리실 내에 배치되어 그 상면에 상기 웨이퍼가 배치되는 시료대의 상기 상면의 높이를, 상기 제 1 공정 또는 상기 제 3 공정에 있어서의 상기 시료대의 상면의 높이보다 높게 하는 플라즈마 처리 방법.
KR1020150018255A 2014-09-11 2015-02-05 플라즈마 처리 방법 KR20160030822A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-184745 2014-09-11
JP2014184745A JP2016058590A (ja) 2014-09-11 2014-09-11 プラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20160030822A true KR20160030822A (ko) 2016-03-21

Family

ID=55455432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150018255A KR20160030822A (ko) 2014-09-11 2015-02-05 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US20160079073A1 (ko)
JP (1) JP2016058590A (ko)
KR (1) KR20160030822A (ko)
TW (1) TW201611113A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005146A (ko) * 2016-05-10 2019-01-15 도쿄엘렉트론가부시키가이샤 에칭 방법
CN110809817A (zh) * 2017-06-30 2020-02-18 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6689674B2 (ja) 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法
US11694911B2 (en) * 2016-12-20 2023-07-04 Lam Research Corporation Systems and methods for metastable activated radical selective strip and etch using dual plenum showerhead
TWI656363B (zh) * 2017-08-18 2019-04-11 台灣積體電路製造股份有限公司 紫外光複合光柵及電漿裝置
JP6913569B2 (ja) * 2017-08-25 2021-08-04 東京エレクトロン株式会社 被処理体を処理する方法
JP6817168B2 (ja) * 2017-08-25 2021-01-20 東京エレクトロン株式会社 被処理体を処理する方法
KR102286359B1 (ko) * 2018-11-14 2021-08-05 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 피처리 시료의 처리 방법
JP7169866B2 (ja) * 2018-12-14 2022-11-11 東京エレクトロン株式会社 基板処理方法
CN111994868B (zh) 2020-08-12 2022-05-17 天津大学 极紫外光与等离子体复合原子尺度加工方法
WO2023188013A1 (ja) * 2022-03-29 2023-10-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
WO2024079776A1 (ja) * 2022-10-11 2024-04-18 株式会社日立ハイテク プラズマ処理方法
CN117219561B (zh) * 2023-11-09 2024-02-09 合肥晶合集成电路股份有限公司 降低harp工艺中晶圆滑片风险的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017447A (ko) * 2000-08-30 2002-03-07 윤종용 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
KR20030049261A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 플라즈마를 이용한 표면처리 장치 및 방법
JP2003347278A (ja) * 2002-05-23 2003-12-05 Hitachi Kokusai Electric Inc 基板処理装置、及び半導体装置の製造方法
JP2006278485A (ja) * 2005-03-28 2006-10-12 Mitsui Eng & Shipbuild Co Ltd 異種積層薄膜形成方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020017447A (ko) * 2000-08-30 2002-03-07 윤종용 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
KR20030049261A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 플라즈마를 이용한 표면처리 장치 및 방법
JP2003347278A (ja) * 2002-05-23 2003-12-05 Hitachi Kokusai Electric Inc 基板処理装置、及び半導体装置の製造方法
JP2006278485A (ja) * 2005-03-28 2006-10-12 Mitsui Eng & Shipbuild Co Ltd 異種積層薄膜形成方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005146A (ko) * 2016-05-10 2019-01-15 도쿄엘렉트론가부시키가이샤 에칭 방법
CN110809817A (zh) * 2017-06-30 2020-02-18 东京毅力科创株式会社 蚀刻方法和蚀刻装置
KR20200019983A (ko) * 2017-06-30 2020-02-25 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
US11443952B2 (en) 2017-06-30 2022-09-13 Tokyo Electron Limited Etching method and etching device
CN110809817B (zh) * 2017-06-30 2024-03-15 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Also Published As

Publication number Publication date
TW201611113A (zh) 2016-03-16
US20160079073A1 (en) 2016-03-17
JP2016058590A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
KR20160030822A (ko) 플라즈마 처리 방법
JP5931063B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR101353012B1 (ko) 시료 처리 장치, 시료 처리 시스템 및 시료의 처리 방법
TWI648786B (zh) 蝕刻方法及蝕刻裝置
US20170170036A1 (en) Adjustment of vuv emission of a plasma via collisional resonant energy transfer to an energy absorber gas
KR101948592B1 (ko) 플라스마 처리 장치의 운전 방법
US20150270148A1 (en) Etching apparatus
US20150325415A1 (en) Etching method
TWI661484B (zh) 蝕刻方法及蝕刻裝置
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
KR100327950B1 (ko) 기판처리방법 및 기판처리장치
JP2015119119A (ja) 基板処理方法および基板処理装置
WO2020161879A1 (ja) ドライエッチング方法及びドライエッチング装置
JP7071850B2 (ja) エッチング方法
US20230085078A1 (en) Etching processing method and etching processing apparatus
JP7181734B2 (ja) エッチング方法
US20240047222A1 (en) Etching method
JP2022148647A (ja) 基板処理方法
JP3033186B2 (ja) 光エッチング装置及び光エッチング方法
CN115298803A (zh) 蚀刻方法以及蚀刻装置

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application