JP7169866B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP7169866B2
JP7169866B2 JP2018234699A JP2018234699A JP7169866B2 JP 7169866 B2 JP7169866 B2 JP 7169866B2 JP 2018234699 A JP2018234699 A JP 2018234699A JP 2018234699 A JP2018234699 A JP 2018234699A JP 7169866 B2 JP7169866 B2 JP 7169866B2
Authority
JP
Japan
Prior art keywords
substrate
pattern
temperature
wafer
reaction layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018234699A
Other languages
English (en)
Other versions
JP2020096137A (ja
Inventor
亨 久松
隆幸 勝沼
慎也 石川
嘉英 木原
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018234699A priority Critical patent/JP7169866B2/ja
Priority to TW108144433A priority patent/TWI818125B/zh
Priority to CN201911249113.4A priority patent/CN111326414A/zh
Priority to KR1020190165735A priority patent/KR20200074032A/ko
Priority to US16/714,218 priority patent/US11264236B2/en
Publication of JP2020096137A publication Critical patent/JP2020096137A/ja
Application granted granted Critical
Publication of JP7169866B2 publication Critical patent/JP7169866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/321Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02096Cleaning only mechanical cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、基板処理方法に関するものである。
特許文献1は、ウエハ上の自然酸化膜に処理ガスを反応させて反応層を形成した後、ウエハを加熱して反応層を昇華させることにより自然酸化膜を除去(エッチング)する技術を開示する。
特開2010-165954号公報
本開示は、パターンの形状を精度高く制御できる技術を提供する。
本開示の一態様による基板処理方法は、表層にパターンが形成された基板を提供する工程と、パターンの変化が所定の変化量となるように基板の温度を設定する工程と、温度に応じた厚みの反応層を基板の表層に形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。
本開示によれば、パターンの形状を精度高く制御できる。
図1は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。 図2は、実施形態に係る加熱装置の概略構成の一例を示す図である。 図3は、実施形態に係るCR処理の流れの一例を説明する図である。 図4は、実施形態に係るウエハの温度の変化による反応層形成時の吸着量と脱離量の変化を説明する図である。 図5は、実施形態に係る反応層形成時のウエハの温度変化に応じた昇華時の除去量の変化の一例を示す図である。 図6は、実施形態に係るパターンの粗密によるCR処理でのパターンの変化の一例を示す図である。 図7は、実施形態に係るパターンの粗密によるCR処理でのパターンの変化の一例を示す図である。 図8は、実施形態に係るプレヒートの有無によるCR処理でのパターンの変化の一例を示す図である。 図9は、実施形態に係るプレヒートを実施しないCR処理でのL-CDの変化の一例を示す図である。 図10は、実施形態に係るプレヒートを実施したCR処理でのL-CDの変化の一例を示す図である。 図11は、実施形態に係る基板処理の流れの一例を示すフローチャートである。 図12は、実施形態に係る基板処理の一例を示す図である。 図13は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。
以下、図面を参照して本願の開示する基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理方法が限定されるものではない。
[装置構成]
本実施形態に係る基板処理に使用する装置の一例を説明する。以下では、プラズマ処理装置と加熱装置によって本実施形態に係る基板処理する場合を例に説明する。
最初に、本実施形態に係るプラズマ処理装置の構成の一例を説明する。図1は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。本実施形態では、プラズマ処理装置100を、誘導結合プラズマ(ICP)型のプラズマ処理装置とした場合を例に説明する。
プラズマ処理装置100は、金属製(例えばアルミニウム製)の筒状に形成された処理室(チャンバー)102を備える。
処理室102の底部には、半導体ウエハ(以下「ウエハ」とも称する。)Wを載置するための載置台110が設けられている。載置台110は、アルミニウムなどで円柱状に成形されている。載置台110には、ヒータ111が設けられている。ヒータ111は、ヒータ電源112に接続され、ヒータ電源112から供給される電力により発熱する。載置台110は、ヒータ111によってウエハWの温度を制御する。なお、図示しないが、載置台110にはウエハWを静電気力により吸着保持する静電チャックや冷媒流路などの温度調整機構等、必要な機能を設けることができる。プラズマ処理装置100は、エッチング装置として用いる場合、載置台110にはイオンをウエハWに引き込むための高周波バイアスが印加される。
処理室102の天井部には、例えば、石英ガラスやセラミックなどで構成された板状の誘電体104が載置台110に対向するように設けられている。具体的には誘電体104は例えば円板状に形成され、処理室102の天井部に形成された開口を塞ぐように気密に取り付けられている。
処理室102には、ウエハWの処理に用いる各種のガスを供給するガス供給部120が接続される。処理室102の側壁部には、ガス導入口121が形成されている。ガス導入口121には、ガス供給配管122を介してガス供給部120が接続されている。
ガス供給部120は、ウエハWの処理に用いる各種のガスのガス供給源に、それぞれガス供給ラインを介して接続されている。各ガス供給ラインは、基板処理のプロセスに対応して適宜分岐し、開閉バルブ、流量制御器が設けられている。ガス供給部120は、各ガス供給ラインに設けられた開閉バルブや流量制御器を制御することにより、各種のガスの流量を制御する。ガス供給部120は、基板処理のプロセスに応じて各種のガスをガス導入口121に供給する。ガス導入口121に供給された各種のガスは、ガス導入口121から処理室102内に供給される。なお、図1では、ガス供給部120を処理室102の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られない。例えば処理室102の天井部からガスを供給するように構成してもよい。この場合には、例えば、誘電体104の中央部にガス導入口を形成して、誘電体104の中央部からガスを供給するようにしてもよい。
処理室102の底部には、処理室102内の雰囲気を排出する排気部130が排気管132を介して接続されている。排気部130は、例えば、真空ポンプにより構成され、処理室102内を所定の圧力まで減圧する。処理室102の側壁部には、ウエハ搬出入口134が形成されている。ウエハ搬出入口134には、ゲートバルブ136が設けられている。例えば、ウエハWを搬入する際には、ゲートバルブ136を開いて図示しない搬送アームなどの搬送機構によってウエハWを処理室102内の載置台110上に載置し、ゲートバルブ136を閉じてウエハWの処理を行う。
処理室102の天井部には、誘電体104の上側面(外側面)に平面状の高周波アンテナ140と、高周波アンテナ140を覆うシールド部材160が配設されている。高周波アンテナ140は、アンテナ素子142が設けられている。アンテナ素子142は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。アンテナ素子142には、高周波電源150が接続されている。高周波電源150は、プラズマを生成するアンテナ素子142に所定の周波数の高周波(例えば40MHz)の高周波を所定のパワーで供給する。なお、高周波電源150から出力される高周波は、上述した周波数に限られるものではない。例えば13.56MHz,27MHz,40MHz,60MHzなど様々な周波数の高周波を供給できる。
アンテナ素子142に高周波電源150から高周波が供給されると、処理室102内には、誘導磁界が形成される。形成された誘導磁界によって、処理室102内に導入されたガスが励起され、ウエハW上にプラズマが生成される。なお、高周波アンテナ140は、アンテナ素子142が複数設けられ、それぞれのアンテナ素子142に高周波電源150から同じ周波数又は異なる周波数の高周波が印加されてもよい。例えば、プラズマ処理装置100は、高周波アンテナ140に、誘電体104の中央部と周辺部に分けてアンテナ素子142をそれぞれ設け、誘電体104の中央部と周辺部でそれぞれプラズマを制御してもよい。また、プラズマ処理装置100は、処理室102の天井部に設けられる高周波アンテナ140の他に、載置台110を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。
プラズマ処理装置100は、生成したプラズマによって、ウエハWに対して、エッチングや成膜などのプラズマ処理を実施することができる。
上記構成のプラズマ処理装置100は、制御部190によって動作が統括的に制御される。制御部190は、CPUを備えプラズマ処理装置100の各部を制御するプロセスコントローラ191と、ユーザインターフェース192と、記憶部193とを備える。
プロセスコントローラ191は、プラズマ処理装置100の各種の動作を制御する。例えば、プロセスコントローラ191は、ガス供給部120からの各種のガスの供給動作を制御する。また、プロセスコントローラ191は、高周波電源150からアンテナ素子142に供給する高周波の周波数およびパワーを制御する。また、プロセスコントローラ191は、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御することで、ウエハWの温度を制御する。
ユーザインターフェース192は、オペレーターがプラズマ処理装置100を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置100の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部193には、プラズマ処理装置100で実行される各種処理をプロセスコントローラ191の制御にて実現するための制御プログラム(ソフトウェア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース192からの指示等にて任意のレシピを記憶部193から呼び出してプロセスコントローラ191に実行させることで、プロセスコントローラ191の制御下で、プラズマ処理装置100での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体などに格納された状態のものを利用したり、又は、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。コンピュータ記憶媒体としては、例えば、ハードディスク、コンパクトディスク、フレキシブルディスク、半導体メモリ等が挙げられる。
次に、本実施形態に係る加熱装置の構成の一例を説明する。図2は、実施形態に係る加熱装置の概略構成の一例を示す図である。本実施形態では、加熱装置200は、図1示したプラズマ処理装置100と別体に設けられており、図示しない搬送アームなどの搬送機構によってウエハWが加熱装置200とプラズマ処理装置100に搬送される。
加熱装置200は、金属製(例えばアルミニウム製)の筒状に形成された処理室202を備える。
処理室202の底部には、ウエハWを載置するための載置台210が設けられている。載置台210は、アルミニウムなどで円柱状に成形されている。載置台210には、ヒータ211が設けられている。ヒータ211は、ヒータ電源212に接続され、ヒータ電源212から供給される電力により発熱する。載置台210は、ヒータ211によってウエハWの温度を制御する。なお、図示はしないが、載置台210にはウエハWを静電気力により吸着保持する静電チャック等、必要に応じて様々な機能を設けることができる。
処理室202の底部には、処理室202内の雰囲気を排出する排気部230が排気管232を介して接続されている。排気部230は、例えば、真空ポンプにより構成され、処理室202内を所定の圧力まで減圧する。処理室202の側壁部には、ウエハ搬出入口234が形成されている。ウエハ搬出入口234には、ゲートバルブ236が設けられている。例えば、ウエハWを搬入する際には、ゲートバルブ236を開いて図示しない搬送アームなどの搬送機構によってウエハWを処理室202内の載置台210上に載置し、ゲートバルブ236を閉じてウエハWの処理を行う。
加熱装置200は、載置台210に載置されたウエハWをヒータ211によって所定の温度に加熱する加熱処理を実施する。
上記構成の加熱装置200は、制御部290によって動作が統括的に制御される。制御部290は、例えばコンピュータであり、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM(Read Only Memory)、補助記憶装置等を備える。CPUは、ROM又は補助記憶装置に格納されたプログラムや、プラズマ処理のプロセス条件に基づいて動作し、装置全体の動作を制御する。なお、制御部290は、加熱装置200の内部に設けられていてもよく、外部に設けられていてもよい。制御部290が外部に設けられている場合、制御部290は、有線又は無線等の通信手段によって、加熱装置200を制御することができる。
次に、本実施形態に係る基板処理方法について説明する。
半導体装置の製造では、ウエハW上にパターンが形成されたマスクを設け、ウエハWをエッチングする。ウエハWには、パターンに応じた形状が形成される。このため、パターンの形状を精度高く制御することが期待されている。
そこで、実施形態に係る基板処理では、パターンの変化が所定の変化量となるようにウエハWの温度を設定する。そして、基板処理では、ウエハWに対してChemical Removal(CR)処理を行う。CR処理は、設定された温度に応じた厚みの反応層をウエハWの表層に形成することと、反応層が形成されたウエハWにエネルギーを与えて反応層を除去することとを含む。これにより、実施形態に係る基板処理は、パターンの形状を精度高く制御できる。
CR処理について説明する。図3は、実施形態に係るCR処理の流れの一例を説明する図である。図3(A)に示すウエハWは、下地となるSi層10上に、SiO膜が設けられている。
最初に、SiO膜が設けられているウエハWの表層に、反応層をプラズマにより形成する。例えば、プラズマ処理装置100は、ガス供給部120から、例えば、NFガス、NHガス、Arガスなどの各種のガスを導入し、プラズマを生成する。これにより、図3(A)に示すように、NHxFyが生成される。例えば、以下のような反応により、NHF、NH・HFなどのNHxFyが生成される。
NF+NH →NHxFy(NHF+NH・HFなど)
生成されたNHxFyは、SiO膜と以下のように反応し、図3(B)に示すように、反応層として(NHSiF(アンモニウムフルオロシリケート(ammonium fluorosilicate)を形成する。以下、(NHSiFを「AFS」とも称する。なお、CR処理では、AFSの形成をガス供給のみで行ってもよい。例えば、HFガスとNHガスを供給することで、AFSを形成できる。AFSは、プラズマを用いて成膜すると、反応速度が向上する。一方、プラズマを用いずに成膜するとダメージレスで成膜できる。
NHxFy+SiO→(NHSiF+HO↑
AFSは、100℃よりも温度が高くなると昇華する。このため、反応層を形成する際、ウエハWを100℃以下の所定温度に制御する。例えば、プラズマ処理装置100は、例えば、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御することで、ウエハWを100℃以下の所定温度に制御する。
次に、ウエハWにエネルギーを与えて反応層を除去する。反応層は、例えば、電子線、プラズマ、熱、マイクロ波などにより反応層にエネルギーを与えることで除去できる。例えば、図3(C)に示すように、ウエハWを加熱して反応層を除去する。本実施形態では、ウエハWを100℃よりも高い所定温度(例えば、300℃)に加熱する。これにより、以下に示すような反応が生じて(NHSiFが昇華する。これにより、ウエハWから膜(例えば、SiO膜)が除去(エッチング)される。
(NHSiF →SiF+2NH+2HF
ここで、プラズマ処理装置100により、ウエハWを、例えば、300℃に加熱した場合、載置台110の温度も高くなり、次のウエハWに対してAFSを形成する処理が実施可能となるまで時間が長くなる。そこで、AFS形成後のウエハWを加熱装置200に搬送し、加熱装置200によりウエハWを100℃よりも高い所定温度(例えば、300℃)に加熱する。このように、プラズマ処理装置100と加熱装置200によりCR処理を分けて行うことで、処理間の温度昇降の時間を削減できる。なお、本実施形態では、プラズマ処理装置100と加熱装置200により基板処理を実施する場合を例に説明するが、これに限定されるものではない。例えば、プラズマ処理装置100によりウエハWを加熱して反応層を除去してもよい。これにより、単一のプラズマ処理チャンバー102で基板処理を実施できる。他の例では、単一のプラズマ装置でプラズマにより反応層を形成し、同装置でエネルギーとしてのプラズマを反応層に照射して反応層を除去することもできる。この場合、In-situで処理できるため、全体としての処理時間を短縮できる。
CR処理は、SiまたはSiNの除去(エッチング)レートに比べてSiOを高い除去レートで除去できる。
ところで、CR処理は、反応層形成時のウエハWの温度に応じて、形成される反応層の厚さが変化する。このため、昇華により除去されるSiO膜の除去量が変化する。図4は、実施形態に係るウエハの温度の変化による反応層形成時の吸着量と脱離量の変化を説明する図である。SiO膜の表面には、NHF、NH・HFが吸着および脱離をする。NHF、NH・HFの吸着量および脱離量は、ウエハWの温度によって変化する。例えば、ウエハWの温度が10℃の場合、吸着量が大きく、脱離量が小さい。ウエハWの温度が50℃の場合、吸着量と脱離量がほぼ等しくなる。ウエハWの温度が90℃の場合、吸着量が小さく、脱離量が大きくなる。
図5は、実施形態に係る反応層形成時のウエハの温度変化に応じた昇華時の除去量の変化の一例を示す図である。図5には、反応層形成時のウエハWの温度を10℃、50℃、90℃とした場合の反応層を形成する処理時間に対する昇華時のSiO膜の除去量の変化が示されている。反応層形成時のウエハWの温度を10℃とした場合は、反応層を形成する処理時間が長くなるほどSiO膜の除去量が増加する。一方、反応層形成時のウエハWの温度を90℃とした場合は、エッチングがほぼ生じず、反応層を形成する処理時間が長くなってもSiO膜の除去量がゼロ付近を推移する。
一方、反応層形成時のウエハWの温度を50℃とした場合は、反応層を形成する処理時間が短いとSiO膜の除去量が若干増加するが、処理時間が長くなると除去量が飽和する。図5の例では、ウエハWの温度が50℃の場合、処理時間が40秒以降、除去量が飽和している。
なお、反応層形成時のウエハWの温度を10℃、50℃、90℃とした場合を例に説明したが、これに限定されるものではない。この例では、反応層形成時のウエハWの温度は、100℃以下であればよく、0℃以下の温度であってもよい。
よって、CR処理は、反応層形成時のウエハWの温度を制御してウエハWに形成される反応層の厚みを制御することにより、SiO膜の除去量を制御できる。例えば、CR処理では、ウエハWの温度を50℃付近に設定することで、SiO膜を高精度にエッチングできる。また、CR処理では、ウエハWの温度を10℃付近に設定することで、SiO膜の除去量を多くできる。
例えば、ウエハWは、SiO膜で形成され、パターンが形成されたマスクが設けられる。このようなウエハWに対して、反応層形成時のウエハWの温度を制御してCR処理を実施することにより、パターンの形状を精度高く制御できる。
また、CR処理は、ウエハWに形成されたパターンに粗密がある場合、同じ処理を行っても、パターンの粗密に応じて、パターンの除去量が変化しうる。
図6は、実施形態に係るパターンの粗密によるCR処理でのパターンの変化の一例を示す図である。図6には、密に形成されたライン状のパターンPの変化と、粗く形成されたライン状のパターンPの変化が並べて示されている。図6の「初期」には、ライン状のパターンPの初期形状が示されている。また、ライン状のパターンPの幅がL-CD(Critical Dimension)として示されている。また、ライン状のパターンPのLine Width Roughness(LWR)、Line Edge Roughness(LER)が示されている。
図6の「CR(10℃):10sec」には、反応層形成時のウエハWの温度を10℃とし、反応層を形成する処理時間を10秒としてCR処理を実施した場合のパターンPの形状の変化が示されている。「CR(10℃):10sec」では、密に形成されたパターンPは、初期形状からL-CDが-6.93nm変化している。一方、粗く形成されたパターンPは、初期形状からL-CDが-9.13nm変化している。「CR(10℃):10S」では、密に形成されたパターンPと粗く形成されたパターンPのL-CDの変化に-2.2nmの差が発生する。
図6の「CR(50℃):120sec」には、反応層形成時のウエハWの温度を50℃とし、反応層を形成する処理時間を120秒としてCR処理を実施した場合のパターンPの形状の変化が示されている。「CR(50℃):120sec」では、密に形成されたパターンPは、初期形状からL-CDが-8.03nm変化している。一方、粗く形成されたパターンPは、初期形状からL-CDが-8.03nm変化している。「CR(50℃):120sec」では、密に形成されたパターンPと粗く形成されたパターンPのL-CDの変化に差がない。
このように、実施形態に係る基板処理は、反応層を形成する温度を制御することで、疎領域と密領域のパターンPの幅(L-CD)を制御できる。
図7は、実施形態に係るパターンの粗密によるCR処理でのパターンの変化の一例を示す図である。図7には、図6の「CR(10℃):10sec」と「CR(50℃):120sec」について、密に形成されたライン状のパターンPと、粗く形成されたライン状のパターンPでの初期形状からL-CDの変化(Δ)が示されている。「CR(50℃):120sec」では、密に形成されたパターンPと、粗く形成されたパターンPのL-CDが同様に変化するため、L-CDの変化(Δ)を1対1の正比例で示した破線L1に沿って減少している。一方、「CR(10℃):10sec」では、密に形成されたパターンPと、粗く形成されたパターンPのL-CDの変化に差があるため、破線L1からずれている。
このように、CR処理は、ウエハWのSiO膜に形成されたパターンPの粗密ある場合、同じ処理を行っても、パターンPの粗密に応じて、パターンPの除去量が変化する場合がある。例えば、上述した「CR(10℃):10sec」のCR処理は、粗く形成されたパターンPが密に形成されたパターンPよりも多くエッチングされ、粗く形成されたパターンPの方が密に形成されたパターンPよりもL-CDの変化が大きくなる。また、CR処理は、パターンPの除去量が、反応層形成時のウエハWの温度によっても変化量が変化する。
また、CR処理において、パーティクルの数やウエハWの状態により、パターンPの除去量が変化する。このため、CR処理では、パーティクルの除去やウエハWの状態を調整するために加熱、プラズマ処理等の前処理を実施してもよい。
図8は、実施形態に係るプレヒートの有無によるCR処理でのパターンの変化の一例を示す図である。図8の「プレヒートなし」は、プレヒートを実施せずにCR処理を実施した場合を示している。「プレヒートあり」は、ウエハWを300℃に加熱するプレヒートを実施した後にCR処理を実施した場合を示している。図8の「初期」には、密に形成されたライン状のパターンPと、粗く形成されたライン状のパターンPの初期形状が示されている。また、ライン状のパターンPの幅がL-CDとして示されている。また、ライン状のパターンPのLWR、LERが示されている。
図8の「10℃,10sec」には、反応層形成時のウエハWの温度を10℃とし、反応層を形成する処理時間を10秒としてCR処理を初期形状のパターンPに実施した場合のパターンPの形状、L-CD、LWR、LERが示されている。「50℃,120sec」には、反応層形成時のウエハWの温度を50℃とし、反応層を形成する処理時間を120秒としてCR処理を初期形状のパターンPに実施した場合のパターンPの形状、L-CD、LWR、LERが示されている。「90℃,120sec」には、反応層形成時のウエハWの温度を90℃とし、反応層を形成する処理時間を120秒としてCR処理を初期形状のパターンPに実施した場合のパターンPの形状、L-CD、LWR、LERが示されている。
図9は、実施形態に係るプレヒートを実施しないCR処理でのL-CDの変化の一例を示す図である。図9の下部には、図8の「プレヒートなし」に示した、プレヒートを実施せずにCR処理を実施した際の密に形成されたライン状のパターンPと、粗く形成されたライン状のパターンPの初期形状からのL-CDの変化(ΔCD)が示されている。また、図9のグラフには、密に形成されたパターンPおよび粗く形成されたパターンPのL-CDの変化と、L-CDの変化の差が示されている。例えば、反応層形成時のウエハWの温度を10℃とした場合は、粗く形成されたパターンPのΔCDが13.054nmであり、密に形成されたパターンPのΔCDが7.366nmであり、ΔCDの差が5.689nmとなっている。また、反応層形成時のウエハWの温度を50℃とした場合は、粗く形成されたパターンPのΔCDが8.267nmであり、密に形成されたパターンPのΔCDが6.489nmであり、ΔCDの差が1.779nmとなっている。また、反応層形成時のウエハWの温度を90℃とした場合は、粗く形成されたパターンPのΔCDが-4.270nmであり、密に形成されたパターンPのΔCDが-2.143nmであり、ΔCDの差が-2.127nmとなっている。ここで、反応層形成時のウエハWの温度を90℃とした場合は、ΔCDがマイナスの値となっており、パターンPの幅が若干増加している。
図10は、実施形態に係るプレヒートを実施したCR処理でのL-CDの変化の一例を示す図である。図10の下部には、図8の「プレヒートあり」に示した、プレヒート後にCR処理を実施した際の密に形成されたライン状のパターンPと、粗く形成されたライン状のパターンPの初期形状からのL-CDの変化(ΔCD)が示されている。また、図10のグラフには、密に形成されたパターンPおよび粗く形成されたパターンPのL-CDの変化と、L-CDの変化の差が示されている。例えば、反応層形成時のウエハWの温度を10℃とした場合は、粗く形成されたパターンPのΔCDが9.130nmであり、密に形成されたパターンPのΔCDが6.929nmであり、ΔCDの差が2.201nmとなっている。また、反応層形成時のウエハWの温度を50℃とした場合は、粗く形成されたパターンPのΔCDが8.030nmであり、密に形成されたパターンPのΔCDが8.033nmであり、ΔCDの差が-0.003nmとなっている。また、反応層形成時のウエハWの温度を90℃とした場合は、粗く形成されたパターンPのΔCDが-3.180nmであり、密に形成されたパターンPのΔCDが-1.676nmであり、ΔCDの差が-1.504nmとなっている。
このように、CR処理は、反応層形成時のウエハWの温度によって、密に形成されたパターンPと、粗く形成されたパターンPのL-CDの変化量が変化する。また、CR処理は、反応層形成時のウエハWの温度によって、密に形成されたパターンPと粗く形成されたパターンPのL-CDの変化量の差が変化する。例えば、CR処理は、温度が50℃付近を境界として、温度が低いほど、粗く形成されたパターンPの方が密に形成されたパターンPよりもL-CDの変化が大きくなる。また、CR処理は、温度が50℃付近を境界として、温度が高いほど、密に形成されたパターンPと粗く形成されたパターンPとのL-CDの変化が同等程度になる。よって、CR処理は、反応層形成時のウエハWの温度を制御することで、密に形成されたパターンPと、粗く形成されたパターンPの幅をそれぞれ制御できる。
また、CR処理は、プレヒートを実施した場合、密に形成されたパターンPと粗く形成されたパターンPのΔCDの差が小さくなる。しかし、プレヒートを行ったことで、ΔCDが安定し、CR処理ごとの誤差が小さくなるため、パターンPを精度高く変化させることができる。
このように、CR処理は、反応層形成時のウエハWの温度を制御することにより、パターンPを除去する量を制御できる。また、CR処理は、反応層形成時のウエハWの温度を制御することにより、密に形成されたパターンPと粗く形成されたパターンPの幅をそれぞれ制御できる。これにより、本実施形態に係る基板処理は、パターンPの変化が所定の変化量となるようにウエハWの温度を設定してCR処理を実施することで、パターンの形状を精度高く制御できる。
なお、本実施形態では、パターンPがライン状に形成されている場合を例に説明したが、これに限定されるものではない。パターンPは、どのような形状であってもよい。例えば、パターンPは、矩形状に形成されていてもよく、オーバル状に形成されていてもよい。このようなパターンPであっても、隣接するパターンPとの粗密に応じて、CR処理でのパターンPの除去量が変化する。
また、本実施形態に係る基板処理は、ウエハWの温度を設定する工程、反応層を形成する工程および反応層を除去する工程を順に複数サイクル繰り返し実施してもよい。すなわち、基板処理では、CR処理を繰り返し複数サイクル実施してもよい。例えば、基板処理では、除去量が少なくなるようにウエハWの温度を設定してCR処理を繰り返す。これにより、1回のCR処理ではパターンPの形状を所望の形成に制御できない場合でも、CR処理を複数回実施することで、パターンPの形状を所望の形成に精度高く制御できる。また、例えば、基板処理では、除去量が多くなるようにウエハWの温度を設定してCR処理を繰り返すことにより、パターンPの形状を大きく変更することができる。また、基板処理では、CR処理を複数サイクル実施する場合、複数サイクルのうち、一部のサイクルでウエハWの温度の設定を変更してもよい。例えば、まず、除去量が多くなるようにウエハWの温度を設定して、パターンPを大きくエッチングする。次に、除去量が少なくなるようにウエハWの温度を設定して、パターンPを目標とする形状に調整するようにエッチングしてもよい。これにより、少ないサイクル数で、パターンPの形状を所望の形成に精度高く制御できる。
また、本実施形態に係る基板処理では、ウエハWに、マスクとして、SiOなどのシリコン含有膜が形成されている場合を例に説明したが、これに限定されるものではない。マスクは、SiO膜に限定されず、SiN膜などのハードマスクであってもよい。例えば、ウエハWは、マスクとして、SiNなどのシリコン含有膜が設けられ、当該シリコン含有膜にパターンPが形成されていてもよい。
このように、本実施形態に係る基板処理は、パターンPの形状を精度高く制御できるため、パターンPをマスクとして用いてエッチングを行うことで、エッチング対象とする膜の形状を精度高く制御できる。
次に、本実施形態に係る基板処理の流れを簡単に説明する。図11は、実施形態に係る基板処理の流れの一例を示すフローチャートである。ウエハWは、基板処理を実施する際に、搬送機構によって搬送されて加熱装置200およびプラズマ処理装置100に提供される。
最初に、カウンタnを1に初期化する(ステップS10)。
次に、ウエハWの状態を調整するために加熱、プラズマ処理、インヒビター吸着等の前処理を実施する(ステップS11)。例えば、プラズマ処理装置100は、ヒータ電源112からヒータ111へ電力を供給してウエハWをプレヒートする。
次に、パターンPの変化が所定の変化量となるようにウエハWの温度を設定する(ステップS12)。例えば、プラズマ処理装置100は、ヒータ電源112からヒータ111へ供給する電力を制御してヒータ111の発熱量を制御して、パターンPの形状の制御態様に応じた100℃以下の所定温度にウエハWの温度を制御する。例えば、ウエハWの温度が50℃付近の場合は、ウエハWの温度が50℃よりも低い温度(例えば、10℃)の場合と比較して、SiO膜の除去量が小さくなる。SiO膜を少しずつエッチングしたい場合は、ウエハWの温度を50℃付近に制御する。また、例えば、ウエハWに形成されたパターンPに粗密あると、ウエハWの温度が50℃付近の場合は、ウエハWの温度が50℃よりも低い温度(例えば、10℃)の場合と比較して、粗密のパターンPのL-CDの変化(ΔCD)の差が小さくなる。粗密のパターンPのL-CDを高精度に制御したい場合は、ウエハWの温度を50℃付近に制御する。また、ウエハWの温度は、サイクルごとに変更してもよい。
次に、ウエハWの表層に反応層を形成する(ステップS13)。例えば、プラズマ処理装置100は、ガス供給部120から、NFガス、NHガス、ArガスなどのCR処理に用いる各種のガスを導入すると共にプラズマを生成する。これにより、ウエハWには、AFSの層が形成される。
次に、ウエハWを加熱して反応層(AFS)を昇華させることで反応層を除去する(ステップS14)。例えば、ウエハWを加熱装置200に搬送し、加熱装置200によりウエハWを100℃よりも高い所定温度(例えば、300℃)に加熱する。これにより、ウエハWから反応層が除去される。
カウンタnの値が所定のサイクル数Nとなったか否かを判定する(ステップS15)。サイクル数Nは、CR処理によりエッチングを実施する回数に応じて定める。
カウンタnの値がサイクル数Nとなっていない場合は(ステップS15:No)、カウンタnの値を1カウントアップし(ステップS16)、上述のステップS12へ移行する。
一方、カウンタnの値がサイクル数Nとなった場合は(ステップS15:Yes)、処理を終了する。
なお、基板処理は、ウエハWをエッチングするエッチング処理をさらに含んでもよい。エッチング処理は、パターンPの形状を所望の状態に制御した後に実行する。例えば、基板処理は、カウンタnの値がサイクル数Nとなった場合(ステップS15:Yes)、エッチング処理を実施する。
エッチング処理を含んだ基板処理の一例を説明する。図12は、実施形態に係る基板処理の一例を示す図である。図12(A)に示すように、ウエハWは、下地となるシリコン(Si)層30上には、エッチング対象の膜として、SiN層31が形成されている。SiN層31上には、SiOなどのSi含有膜32からなるパターンが形成されている。ここで、当該パターンは、密に形成されたパターンP1と、粗く形成されたパターンP2を有する。一例ではパターンP1とパターンP2は、同じ幅で形成されている。パターンP1、P2の変化がそれぞれ所定の変化量となるようにウエハWの温度を設定する。例えば、パターンP1よりもパターンP2の除去量を多くする場合、ウエハWの温度を低く(例えば、10℃)に設定する。一方、粗密パターンにおいて、ウエハWの温度を10℃よりも高く(例えば50℃程度)することで除去量を同程度にできる。
NFガス、NHガス、Arガスなどの各種のガスを導入し、プラズマを生成して、ウエハWに反応層を形成する。図12(B)は、反応層33を形成した状態を示している。パターンP1、P2は、反応層33が形成されている。
そして、ウエハWにエネルギーを与えて(例えば、加熱)反応層33を除去する。図12(C)は、反応層33を除去した状態を示している。反応層33を形成する際のウエハWの温度を10℃とした場合、密に形成されたパターンP1の除去量よりも粗く形成されたパターンP2の除去量が多くなる。このため、パターンP2の幅は、パターンP1の幅よりも狭くなる。このように、実施形態に係る基板処理は、反応層33を形成する際のウエハWの温度を制御することで、密に形成されたパターンP1および粗く形成されたパターンP2の幅(CD)を個別に制御できる。また、基板処理では、例えば、除去量が少なくなるように反応層33を形成する際のウエハWの温度を制御することで、パターンP1、P2の形状を精度高く制御できる。
Si含有膜32をマスクとして用いて、ウエハWのSiN層31をエッチングする。図12(C)は、SiN層31をエッチングした状態を示している。SiN層31は、パターンP1、P2に沿ってエッチングされる。実施形態に係る基板処理は、パターンP1、P2の形状を精度高く制御できるため、エッチング後のSiN層31の形状を精度高く制御できる。
以上のように、本実施形態に係る基板処理では、表層にパターンPが形成された基板(ウエハW)を提供する。次に、基板処理では、パターンPの変化が所定の変化量となるように基板の温度を設定する。次に、基板処理では、温度に応じた厚みの反応層を基板の表層に形成する。次に、基板処理では、基板にエネルギーを与えて反応層を除去する。これにより、本実施形態に係る基板処理は、パターンPの形状を精度高く制御できる。
また、基板処理では、基板の温度の設定、反応層の形成、および反応層の除去を順に複数サイクル繰り返す。これにより、本実施形態に係る基板処理は、パターンPの形状を所望の形状に制御できる。
また、基板処理では、複数サイクルのうち、一部のサイクルで基板の温度の設定を変更する。これにより、本実施形態に係る基板処理は、エッチングを複数サイクル実施する際に一部のサイクルの除去量を変えることができる。
また、基板は、粗密にパターンPが形成されている。基板処理では、基板の温度の設定を制御することで、密に形成されたパターンPと粗く形成されたパターンPのパターン幅を制御する。これにより、本実施形態に係る基板処理は、密に形成されたパターンPと粗く形成されたパターンPの形状を精度高く制御できる。
また、基板は、Si含有膜にパターンPが形成されている。基板処理では、100℃以下のパターンの変化が所定の変化量となる温度に基板の温度を設定し、基板の表層に反応層として、(NHSiFを形成し、基板を100℃よりも高い温度に加熱して反応層を除去する。これにより、本実施形態に係る基板処理は、Si含有膜に形成されたパターンPの形状を精度高く制御できる。
以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、実施形態では、処理対象の基板を半導体ウエハとした場合を例に説明したが、これに限定されるものではない。処理対象の基板は、ガラス基板など、他の基板であってもよい。
また、上記の実施形態に係るプラズマ処理装置100では、ウエハWが載置される載置台110の載置面全面にヒータ111を1つ設けて、ウエハWの温度を制御する場合を例に説明したが、これに限定されるものではない。載置台110の載置面を複数のゾーンに分割し、それぞれのゾーンにヒータ111を設けて、ゾーンごとにウエハWの温度を制御してもよい。載置台110の載置面は、同心円状に分割されてもよく、さらに、周方向に分割されてもよい。図13は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。図13には、載置台110の載置面115が示されている。載置面115にはウエハWが載置される。載置面115は、複数のゾーン116に分割されている。図13の例では、載置面115は、同心円状に分割され、さらに周方向に分割されている。このように載置面115を複数のゾーン116に分割し、ゾーン116ごとにウエハWの温度を制御することで、各ゾーン116に対応するウエハWの領域ごとにパターンPの形状を制御できる。
また、実施形態では、プラズマ処理装置100をICP型のプラズマ処理装置とした場合を例に説明したが、これに限定されるものではない。プラズマ処理装置100は、任意の形式のプラズマ処理装置であってよい。例えば、プラズマ処理装置100は、容量結合型平行平板のプラズマ処理装置であってよい。また、プラズマ処理装置100は、マイクロ波プラズマ、マグネトロンプラズマ、リモートソースで生成したプラズマを配管等を介して処理室102に供給するリモートソース型などのプラズマ処理装置であってよい。
また、実施形態では、ウエハWの加熱をヒータで行う場合を例に説明したが、これに限定されるものではない。例えば、ウエハWを加熱できれば、何れの加熱方式を用いてもよい。例えば、ウエハWをプラズマや、赤外線ランプ、電子線照射などで加熱してもよい。
また、実施形態では、プラズマ処理装置100と加熱装置200により基板処理を実施する場合を例に説明したが、これに限定されるものではない。実施形態に係る基板処理は、プラズマ処理装置100、加熱装置200以外の装置も組み合わせて実施してもよい。
10 Si層
100 プラズマ処理装置
200 加熱装置
P パターン
W ウエハ

Claims (12)

  1. 表層にSi含有膜によるパターンが形成された基板を提供する工程と、
    前記基板を加熱する工程と、
    前記パターンの変化が所定の変化量となるように、前記加熱時の温度よりも低く前記基板の温度を設定する工程と、
    前記温度に応じた厚みの反応層を前記基板の表層にプラズマにより形成する工程と、
    前記基板にエネルギーを与えて前記反応層を除去する工程と、
    を有する基板処理方法。
  2. 前記設定する工程、前記形成する工程および前記除去する工程を順に複数サイクル繰り返す
    請求項1に記載の基板処理方法。
  3. 複数サイクルのうち、一部のサイクルの前記設定する工程で前記基板の温度の設定を変更する
    請求項2に記載の基板処理方法。
  4. 前記基板は、粗密にパターンが形成され、
    前記設定する工程は、前記基板の温度の設定を制御することで、密に形成されたパターンと粗く形成されたパターンのパターン幅を制御する
    請求項1~3の何れか1つに記載の基板処理方法。
  5. 前記基板は、Si含有膜にパターンが形成され、
    前記設定する工程は、100℃以下の前記パターンの変化が所定の変化量となる温度に前記基板の温度を設定し、
    前記基板の表層に反応層として、(NHSiFを形成し、
    前記基板を100℃よりも高い温度に加熱して前記反応層を除去する
    請求項1~4の何れか1つに記載の基板処理方法。
  6. 前記設定する工程は、所定の変化量と反応層が形成される温度の相関関係を反映するデータに基づき、前記パターンの変化が所定の変化量となるように前記基板の温度を設定する
    請求項1~5の何れか1つに記載の基板処理方法。
  7. 表層にSi含有膜によるパターンが粗密に形成された基板を提供する工程と、
    密に形成されたパターンよりも粗く形成されたパターンのエッチング量を多くする場合、100℃以下の範囲で前記基板の温度を低く設定する工程と、
    前記設定した温度の前記基板の表層に反応層として、(NH SiF を形成する工程と、
    前記基板を100℃よりも高い温度に加熱して前記反応層を除去する工程と、
    を有する基板処理方法。
  8. 前記設定する工程において、10℃から100℃の範囲で前記基板の温度を設定する
    請求項7に記載の基板処理方法。
  9. 前記基板は前記パターンを提供するためのマスクを含み、前記反応層は前記マスク上に形成され、
    前記反応層の形成する工程及び前記反応層の除去する工程は少なくとも一つの減少した寸法を有するマスクの一部を維持しながら前記マスクの少なくとも一つの寸法を減少させ、
    前記マスクはエッチングターゲット層上にあり、前記方法は少なくとも一つの減少した寸法を有する前記マスクの一部を介して前記エッチングターゲット層をエッチングする工程をさらに含む、
    請求項1に記載の基板処理方法。
  10. NF とNH を用いてNHxFyを生成する工程及び前記マスクをNHxFyに露出させて前記反応層を形成する工程を含む、
    請求項9に記載の基板処理方法。
  11. 前記反応層は、100℃以下で形成される、
    請求項10に記載の基板処理方法。
  12. NF とNH を用いてNHxFyを生成する工程及び前記基板をNHxFyに露出させて前記反応層を形成する工程を含む、
    請求項1に記載の基板処理方法。
JP2018234699A 2018-12-14 2018-12-14 基板処理方法 Active JP7169866B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018234699A JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法
TW108144433A TWI818125B (zh) 2018-12-14 2019-12-05 基板處理方法
CN201911249113.4A CN111326414A (zh) 2018-12-14 2019-12-09 基板处理方法
KR1020190165735A KR20200074032A (ko) 2018-12-14 2019-12-12 기판 처리 방법
US16/714,218 US11264236B2 (en) 2018-12-14 2019-12-13 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018234699A JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法

Publications (2)

Publication Number Publication Date
JP2020096137A JP2020096137A (ja) 2020-06-18
JP7169866B2 true JP7169866B2 (ja) 2022-11-11

Family

ID=71072856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018234699A Active JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法

Country Status (5)

Country Link
US (1) US11264236B2 (ja)
JP (1) JP7169866B2 (ja)
KR (1) KR20200074032A (ja)
CN (1) CN111326414A (ja)
TW (1) TWI818125B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2013093512A (ja) 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
JP2016058590A (ja) 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382725B1 (ko) * 2000-11-24 2003-05-09 삼성전자주식회사 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
US6852584B1 (en) * 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
JP4197691B2 (ja) * 2005-06-21 2008-12-17 株式会社東芝 半導体装置の製造方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
JP5140608B2 (ja) 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9595452B2 (en) * 2015-05-27 2017-03-14 Lam Research Corporation Residue free oxide etch
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2013093512A (ja) 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
JP2016058590A (ja) 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
JP2020096137A (ja) 2020-06-18
US20200194257A1 (en) 2020-06-18
TW202029337A (zh) 2020-08-01
US11264236B2 (en) 2022-03-01
CN111326414A (zh) 2020-06-23
KR20200074032A (ko) 2020-06-24
TWI818125B (zh) 2023-10-11

Similar Documents

Publication Publication Date Title
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
KR102364322B1 (ko) 에칭 방법
TWI781309B (zh) 被加工物之處理方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US11735423B2 (en) Workpiece processing method
JP6877581B2 (ja) プラズマ処理装置及びそれを用いた試料の処理方法
JP7169866B2 (ja) 基板処理方法
JP7336873B2 (ja) 基板処理方法
JP7138529B2 (ja) エッチング方法
US11955337B2 (en) Substrate processing method and substrate processing system
TWI757483B (zh) 蝕刻方法
US11114304B2 (en) Substrate processing method
KR20230127373A (ko) 피처리체를 처리하는 방법
CN113169066B (zh) 基片处理方法和基片处理系统
JP6506785B2 (ja) リソグラフィ用テンプレートの製造方法、プログラム及び基板処理装置
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JPH08158071A (ja) プラズマプロセス装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221031

R150 Certificate of patent or registration of utility model

Ref document number: 7169866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150