JP7169866B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP7169866B2
JP7169866B2 JP2018234699A JP2018234699A JP7169866B2 JP 7169866 B2 JP7169866 B2 JP 7169866B2 JP 2018234699 A JP2018234699 A JP 2018234699A JP 2018234699 A JP2018234699 A JP 2018234699A JP 7169866 B2 JP7169866 B2 JP 7169866B2
Authority
JP
Japan
Prior art keywords
substrate
pattern
temperature
wafer
reaction layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018234699A
Other languages
English (en)
Other versions
JP2020096137A (ja
Inventor
亨 久松
隆幸 勝沼
慎也 石川
嘉英 木原
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018234699A priority Critical patent/JP7169866B2/ja
Priority to TW108144433A priority patent/TWI818125B/zh
Priority to CN201911249113.4A priority patent/CN111326414A/zh
Priority to KR1020190165735A priority patent/KR20200074032A/ko
Priority to US16/714,218 priority patent/US11264236B2/en
Publication of JP2020096137A publication Critical patent/JP2020096137A/ja
Application granted granted Critical
Publication of JP7169866B2 publication Critical patent/JP7169866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、基板処理方法に関するものである。
特許文献１は、ウエハ上の自然酸化膜に処理ガスを反応させて反応層を形成した後、ウエハを加熱して反応層を昇華させることにより自然酸化膜を除去（エッチング）する技術を開示する。
特開２０１０－１６５９５４号公報
本開示は、パターンの形状を精度高く制御できる技術を提供する。
本開示の一態様による基板処理方法は、表層にパターンが形成された基板を提供する工程と、パターンの変化が所定の変化量となるように基板の温度を設定する工程と、温度に応じた厚みの反応層を基板の表層に形成する工程と、基板にエネルギーを与えて反応層を除去する工程と、を有する。
本開示によれば、パターンの形状を精度高く制御できる。
図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。 図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。 図３は、実施形態に係るＣＲ処理の流れの一例を説明する図である。 図４は、実施形態に係るウエハの温度の変化による反応層形成時の吸着量と脱離量の変化を説明する図である。 図５は、実施形態に係る反応層形成時のウエハの温度変化に応じた昇華時の除去量の変化の一例を示す図である。 図６は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。 図７は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。 図８は、実施形態に係るプレヒートの有無によるＣＲ処理でのパターンの変化の一例を示す図である。 図９は、実施形態に係るプレヒートを実施しないＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。 図１０は、実施形態に係るプレヒートを実施したＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。 図１１は、実施形態に係る基板処理の流れの一例を示すフローチャートである。 図１２は、実施形態に係る基板処理の一例を示す図である。 図１３は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。
以下、図面を参照して本願の開示する基板処理方法の実施形態について詳細に説明する。なお、本実施形態により、開示する基板処理方法が限定されるものではない。
［装置構成］
本実施形態に係る基板処理に使用する装置の一例を説明する。以下では、プラズマ処理装置と加熱装置によって本実施形態に係る基板処理する場合を例に説明する。
最初に、本実施形態に係るプラズマ処理装置の構成の一例を説明する。図１は、実施形態に係るプラズマ処理装置の概略構成の一例を示す図である。本実施形態では、プラズマ処理装置１００を、誘導結合プラズマ(ＩＣＰ)型のプラズマ処理装置とした場合を例に説明する。
プラズマ処理装置１００は、金属製（例えばアルミニウム製）の筒状に形成された処理室（チャンバー）１０２を備える。
処理室１０２の底部には、半導体ウエハ（以下「ウエハ」とも称する。）Ｗを載置するための載置台１１０が設けられている。載置台１１０は、アルミニウムなどで円柱状に成形されている。載置台１１０には、ヒータ１１１が設けられている。ヒータ１１１は、ヒータ電源１１２に接続され、ヒータ電源１１２から供給される電力により発熱する。載置台１１０は、ヒータ１１１によってウエハＷの温度を制御する。なお、図示しないが、載置台１１０にはウエハＷを静電気力により吸着保持する静電チャックや冷媒流路などの温度調整機構等、必要な機能を設けることができる。プラズマ処理装置１００は、エッチング装置として用いる場合、載置台１１０にはイオンをウエハＷに引き込むための高周波バイアスが印加される。
処理室１０２の天井部には、例えば、石英ガラスやセラミックなどで構成された板状の誘電体１０４が載置台１１０に対向するように設けられている。具体的には誘電体１０４は例えば円板状に形成され、処理室１０２の天井部に形成された開口を塞ぐように気密に取り付けられている。
処理室１０２には、ウエハＷの処理に用いる各種のガスを供給するガス供給部１２０が接続される。処理室１０２の側壁部には、ガス導入口１２１が形成されている。ガス導入口１２１には、ガス供給配管１２２を介してガス供給部１２０が接続されている。
ガス供給部１２０は、ウエハＷの処理に用いる各種のガスのガス供給源に、それぞれガス供給ラインを介して接続されている。各ガス供給ラインは、基板処理のプロセスに対応して適宜分岐し、開閉バルブ、流量制御器が設けられている。ガス供給部１２０は、各ガス供給ラインに設けられた開閉バルブや流量制御器を制御することにより、各種のガスの流量を制御する。ガス供給部１２０は、基板処理のプロセスに応じて各種のガスをガス導入口１２１に供給する。ガス導入口１２１に供給された各種のガスは、ガス導入口１２１から処理室１０２内に供給される。なお、図１では、ガス供給部１２０を処理室１０２の側壁部からガスを供給するように構成した場合を例に挙げているが、必ずしもこれに限られない。例えば処理室１０２の天井部からガスを供給するように構成してもよい。この場合には、例えば、誘電体１０４の中央部にガス導入口を形成して、誘電体１０４の中央部からガスを供給するようにしてもよい。
処理室１０２の底部には、処理室１０２内の雰囲気を排出する排気部１３０が排気管１３２を介して接続されている。排気部１３０は、例えば、真空ポンプにより構成され、処理室１０２内を所定の圧力まで減圧する。処理室１０２の側壁部には、ウエハ搬出入口１３４が形成されている。ウエハ搬出入口１３４には、ゲートバルブ１３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ１３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室１０２内の載置台１１０上に載置し、ゲートバルブ１３６を閉じてウエハＷの処理を行う。
処理室１０２の天井部には、誘電体１０４の上側面（外側面）に平面状の高周波アンテナ１４０と、高周波アンテナ１４０を覆うシールド部材１６０が配設されている。高周波アンテナ１４０は、アンテナ素子１４２が設けられている。アンテナ素子１４２は、例えば銅、アルミニウム、ステンレスなどの導体で構成された渦巻きコイル状に形成される。アンテナ素子１４２には、高周波電源１５０が接続されている。高周波電源１５０は、プラズマを生成するアンテナ素子１４２に所定の周波数の高周波（例えば４０ＭＨｚ）の高周波を所定のパワーで供給する。なお、高周波電源１５０から出力される高周波は、上述した周波数に限られるものではない。例えば１３．５６ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ，６０ＭＨｚなど様々な周波数の高周波を供給できる。
アンテナ素子１４２に高周波電源１５０から高周波が供給されると、処理室１０２内には、誘導磁界が形成される。形成された誘導磁界によって、処理室１０２内に導入されたガスが励起され、ウエハＷ上にプラズマが生成される。なお、高周波アンテナ１４０は、アンテナ素子１４２が複数設けられ、それぞれのアンテナ素子１４２に高周波電源１５０から同じ周波数又は異なる周波数の高周波が印加されてもよい。例えば、プラズマ処理装置１００は、高周波アンテナ１４０に、誘電体１０４の中央部と周辺部に分けてアンテナ素子１４２をそれぞれ設け、誘電体１０４の中央部と周辺部でそれぞれプラズマを制御してもよい。また、プラズマ処理装置１００は、処理室１０２の天井部に設けられる高周波アンテナ１４０の他に、載置台１１０を構成する下部電極に高周波電力を供給し、プラズマを生成してもよい。
プラズマ処理装置１００は、生成したプラズマによって、ウエハＷに対して、エッチングや成膜などのプラズマ処理を実施することができる。
上記構成のプラズマ処理装置１００は、制御部１９０によって動作が統括的に制御される。制御部１９０は、ＣＰＵを備えプラズマ処理装置１００の各部を制御するプロセスコントローラ１９１と、ユーザインターフェース１９２と、記憶部１９３とを備える。
プロセスコントローラ１９１は、プラズマ処理装置１００の各種の動作を制御する。例えば、プロセスコントローラ１９１は、ガス供給部１２０からの各種のガスの供給動作を制御する。また、プロセスコントローラ１９１は、高周波電源１５０からアンテナ素子１４２に供給する高周波の周波数およびパワーを制御する。また、プロセスコントローラ１９１は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷの温度を制御する。
ユーザインターフェース１９２は、オペレーターがプラズマ処理装置１００を管理するためにコマンドの入力操作を行うキーボードや、プラズマ処理装置１００の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部１９３には、プラズマ処理装置１００で実行される各種処理をプロセスコントローラ１９１の制御にて実現するための制御プログラム（ソフトウェア）や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース１９２からの指示等にて任意のレシピを記憶部１９３から呼び出してプロセスコントローラ１９１に実行させることで、プロセスコントローラ１９１の制御下で、プラズマ処理装置１００での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体などに格納された状態のものを利用したり、又は、他の装置から、例えば、専用回線を介して随時伝送させてオンラインで使用したりすることも可能である。コンピュータ記憶媒体としては、例えば、ハードディスク、コンパクトディスク、フレキシブルディスク、半導体メモリ等が挙げられる。
次に、本実施形態に係る加熱装置の構成の一例を説明する。図２は、実施形態に係る加熱装置の概略構成の一例を示す図である。本実施形態では、加熱装置２００は、図１示したプラズマ処理装置１００と別体に設けられており、図示しない搬送アームなどの搬送機構によってウエハＷが加熱装置２００とプラズマ処理装置１００に搬送される。
加熱装置２００は、金属製（例えばアルミニウム製）の筒状に形成された処理室２０２を備える。
処理室２０２の底部には、ウエハＷを載置するための載置台２１０が設けられている。載置台２１０は、アルミニウムなどで円柱状に成形されている。載置台２１０には、ヒータ２１１が設けられている。ヒータ２１１は、ヒータ電源２１２に接続され、ヒータ電源２１２から供給される電力により発熱する。載置台２１０は、ヒータ２１１によってウエハＷの温度を制御する。なお、図示はしないが、載置台２１０にはウエハＷを静電気力により吸着保持する静電チャック等、必要に応じて様々な機能を設けることができる。
処理室２０２の底部には、処理室２０２内の雰囲気を排出する排気部２３０が排気管２３２を介して接続されている。排気部２３０は、例えば、真空ポンプにより構成され、処理室２０２内を所定の圧力まで減圧する。処理室２０２の側壁部には、ウエハ搬出入口２３４が形成されている。ウエハ搬出入口２３４には、ゲートバルブ２３６が設けられている。例えば、ウエハＷを搬入する際には、ゲートバルブ２３６を開いて図示しない搬送アームなどの搬送機構によってウエハＷを処理室２０２内の載置台２１０上に載置し、ゲートバルブ２３６を閉じてウエハＷの処理を行う。
加熱装置２００は、載置台２１０に載置されたウエハＷをヒータ２１１によって所定の温度に加熱する加熱処理を実施する。
上記構成の加熱装置２００は、制御部２９０によって動作が統括的に制御される。制御部２９０は、例えばコンピュータであり、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、補助記憶装置等を備える。ＣＰＵは、ＲＯＭ又は補助記憶装置に格納されたプログラムや、プラズマ処理のプロセス条件に基づいて動作し、装置全体の動作を制御する。なお、制御部２９０は、加熱装置２００の内部に設けられていてもよく、外部に設けられていてもよい。制御部２９０が外部に設けられている場合、制御部２９０は、有線又は無線等の通信手段によって、加熱装置２００を制御することができる。
次に、本実施形態に係る基板処理方法について説明する。
半導体装置の製造では、ウエハＷ上にパターンが形成されたマスクを設け、ウエハＷをエッチングする。ウエハＷには、パターンに応じた形状が形成される。このため、パターンの形状を精度高く制御することが期待されている。
そこで、実施形態に係る基板処理では、パターンの変化が所定の変化量となるようにウエハＷの温度を設定する。そして、基板処理では、ウエハＷに対してChemical Removal（ＣＲ）処理を行う。ＣＲ処理は、設定された温度に応じた厚みの反応層をウエハＷの表層に形成することと、反応層が形成されたウエハＷにエネルギーを与えて反応層を除去することとを含む。これにより、実施形態に係る基板処理は、パターンの形状を精度高く制御できる。
ＣＲ処理について説明する。図３は、実施形態に係るＣＲ処理の流れの一例を説明する図である。図３（Ａ）に示すウエハＷは、下地となるＳｉ層１０上に、ＳｉＯ２膜が設けられている。
最初に、ＳｉＯ２膜が設けられているウエハＷの表層に、反応層をプラズマにより形成する。例えば、プラズマ処理装置１００は、ガス供給部１２０から、例えば、ＮＦ３ガス、ＮＨ３ガス、Ａｒガスなどの各種のガスを導入し、プラズマを生成する。これにより、図３（Ａ）に示すように、ＮＨｘＦｙが生成される。例えば、以下のような反応により、ＮＨ４Ｆ、ＮＨ４・ＨＦなどのＮＨｘＦｙが生成される。
ＮＦ３＋ＮＨ３ →ＮＨｘＦｙ（ＮＨ４Ｆ＋ＮＨ４・ＨＦなど）
生成されたＮＨｘＦｙは、ＳｉＯ２膜と以下のように反応し、図３（Ｂ）に示すように、反応層として（ＮＨ４）２ＳｉＦ６（アンモニウムフルオロシリケート（ammonium fluorosilicate）を形成する。以下、（ＮＨ４）２ＳｉＦ６を「ＡＦＳ」とも称する。なお、ＣＲ処理では、ＡＦＳの形成をガス供給のみで行ってもよい。例えば、ＨＦガスとＮＨ３ガスを供給することで、ＡＦＳを形成できる。ＡＦＳは、プラズマを用いて成膜すると、反応速度が向上する。一方、プラズマを用いずに成膜するとダメージレスで成膜できる。
ＮＨｘＦｙ＋ＳｉＯ２→（ＮＨ４）２ＳｉＦ６＋Ｈ２Ｏ↑
ＡＦＳは、１００℃よりも温度が高くなると昇華する。このため、反応層を形成する際、ウエハＷを１００℃以下の所定温度に制御する。例えば、プラズマ処理装置１００は、例えば、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御することで、ウエハＷを１００℃以下の所定温度に制御する。
次に、ウエハＷにエネルギーを与えて反応層を除去する。反応層は、例えば、電子線、プラズマ、熱、マイクロ波などにより反応層にエネルギーを与えることで除去できる。例えば、図３（Ｃ）に示すように、ウエハＷを加熱して反応層を除去する。本実施形態では、ウエハＷを１００℃よりも高い所定温度（例えば、３００℃）に加熱する。これにより、以下に示すような反応が生じて（ＮＨ４）２ＳｉＦ６が昇華する。これにより、ウエハＷから膜（例えば、ＳｉＯ２膜）が除去（エッチング）される。
（ＮＨ４）２ＳｉＦ６ →ＳｉＦ４＋２ＮＨ３+２ＨＦ
ここで、プラズマ処理装置１００により、ウエハＷを、例えば、３００℃に加熱した場合、載置台１１０の温度も高くなり、次のウエハＷに対してＡＦＳを形成する処理が実施可能となるまで時間が長くなる。そこで、ＡＦＳ形成後のウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃よりも高い所定温度（例えば、３００℃）に加熱する。このように、プラズマ処理装置１００と加熱装置２００によりＣＲ処理を分けて行うことで、処理間の温度昇降の時間を削減できる。なお、本実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明するが、これに限定されるものではない。例えば、プラズマ処理装置１００によりウエハＷを加熱して反応層を除去してもよい。これにより、単一のプラズマ処理チャンバー１０２で基板処理を実施できる。他の例では、単一のプラズマ装置でプラズマにより反応層を形成し、同装置でエネルギーとしてのプラズマを反応層に照射して反応層を除去することもできる。この場合、Ｉｎ－ｓｉｔｕで処理できるため、全体としての処理時間を短縮できる。
ＣＲ処理は、ＳｉまたはＳｉＮの除去（エッチング）レートに比べてＳｉＯ２を高い除去レートで除去できる。
ところで、ＣＲ処理は、反応層形成時のウエハＷの温度に応じて、形成される反応層の厚さが変化する。このため、昇華により除去されるＳｉＯ２膜の除去量が変化する。図４は、実施形態に係るウエハの温度の変化による反応層形成時の吸着量と脱離量の変化を説明する図である。ＳｉＯ２膜の表面には、ＮＨ４Ｆ、ＮＨ４・ＨＦが吸着および脱離をする。ＮＨ４Ｆ、ＮＨ４・ＨＦの吸着量および脱離量は、ウエハＷの温度によって変化する。例えば、ウエハＷの温度が１０℃の場合、吸着量が大きく、脱離量が小さい。ウエハＷの温度が５０℃の場合、吸着量と脱離量がほぼ等しくなる。ウエハＷの温度が９０℃の場合、吸着量が小さく、脱離量が大きくなる。
図５は、実施形態に係る反応層形成時のウエハの温度変化に応じた昇華時の除去量の変化の一例を示す図である。図５には、反応層形成時のウエハＷの温度を１０℃、５０℃、９０℃とした場合の反応層を形成する処理時間に対する昇華時のＳｉＯ２膜の除去量の変化が示されている。反応層形成時のウエハＷの温度を１０℃とした場合は、反応層を形成する処理時間が長くなるほどＳｉＯ２膜の除去量が増加する。一方、反応層形成時のウエハＷの温度を９０℃とした場合は、エッチングがほぼ生じず、反応層を形成する処理時間が長くなってもＳｉＯ２膜の除去量がゼロ付近を推移する。
一方、反応層形成時のウエハＷの温度を５０℃とした場合は、反応層を形成する処理時間が短いとＳｉＯ２膜の除去量が若干増加するが、処理時間が長くなると除去量が飽和する。図５の例では、ウエハＷの温度が５０℃の場合、処理時間が４０秒以降、除去量が飽和している。
なお、反応層形成時のウエハＷの温度を１０℃、５０℃、９０℃とした場合を例に説明したが、これに限定されるものではない。この例では、反応層形成時のウエハＷの温度は、１００℃以下であればよく、０℃以下の温度であってもよい。
よって、ＣＲ処理は、反応層形成時のウエハＷの温度を制御してウエハＷに形成される反応層の厚みを制御することにより、ＳｉＯ２膜の除去量を制御できる。例えば、ＣＲ処理では、ウエハＷの温度を５０℃付近に設定することで、ＳｉＯ２膜を高精度にエッチングできる。また、ＣＲ処理では、ウエハＷの温度を１０℃付近に設定することで、ＳｉＯ２膜の除去量を多くできる。
例えば、ウエハＷは、ＳｉＯ２膜で形成され、パターンが形成されたマスクが設けられる。このようなウエハＷに対して、反応層形成時のウエハＷの温度を制御してＣＲ処理を実施することにより、パターンの形状を精度高く制御できる。
また、ＣＲ処理は、ウエハＷに形成されたパターンに粗密がある場合、同じ処理を行っても、パターンの粗密に応じて、パターンの除去量が変化しうる。
図６は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。図６には、密に形成されたライン状のパターンＰの変化と、粗く形成されたライン状のパターンＰの変化が並べて示されている。図６の「初期」には、ライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤ（Critical Dimension）として示されている。また、ライン状のパターンＰのLine Width Roughness（ＬＷＲ）、Line Edge Roughness（ＬＥＲ）が示されている。
図６の「ＣＲ（１０℃）：１０ｓｅｃ」には、反応層形成時のウエハＷの温度を１０℃とし、反応層を形成する処理時間を１０秒としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＣＲ（１０℃）：１０ｓｅｃ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－６．９３ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－９．１３ｎｍ変化している。「ＣＲ（１０℃）：１０Ｓ」では、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化に－２．２ｎｍの差が発生する。
図６の「ＣＲ（５０℃）：１２０ｓｅｃ」には、反応層形成時のウエハＷの温度を５０℃とし、反応層を形成する処理時間を１２０秒としてＣＲ処理を実施した場合のパターンＰの形状の変化が示されている。「ＣＲ（５０℃）：１２０ｓｅｃ」では、密に形成されたパターンＰは、初期形状からＬ－ＣＤが－８．０３ｎｍ変化している。一方、粗く形成されたパターンＰは、初期形状からＬ－ＣＤが－８．０３ｎｍ変化している。「ＣＲ（５０℃）：１２０ｓｅｃ」では、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化に差がない。
このように、実施形態に係る基板処理は、反応層を形成する温度を制御することで、疎領域と密領域のパターンＰの幅（Ｌ－ＣＤ）を制御できる。
図７は、実施形態に係るパターンの粗密によるＣＲ処理でのパターンの変化の一例を示す図である。図７には、図６の「ＣＲ（１０℃）：１０ｓｅｃ」と「ＣＲ（５０℃）：１２０ｓｅｃ」について、密に形成されたライン状のパターンＰと、粗く形成されたライン状のパターンＰでの初期形状からＬ－ＣＤの変化（Δ）が示されている。「ＣＲ（５０℃）：１２０ｓｅｃ」では、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤが同様に変化するため、Ｌ－ＣＤの変化（Δ）を１対１の正比例で示した破線Ｌ１に沿って減少している。一方、「ＣＲ（１０℃）：１０ｓｅｃ」では、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤの変化に差があるため、破線Ｌ１からずれている。
このように、ＣＲ処理は、ウエハＷのＳｉＯ２膜に形成されたパターンＰの粗密ある場合、同じ処理を行っても、パターンＰの粗密に応じて、パターンＰの除去量が変化する場合がある。例えば、上述した「ＣＲ（１０℃）：１０ｓｅｃ」のＣＲ処理は、粗く形成されたパターンＰが密に形成されたパターンＰよりも多くエッチングされ、粗く形成されたパターンＰの方が密に形成されたパターンＰよりもＬ－ＣＤの変化が大きくなる。また、ＣＲ処理は、パターンＰの除去量が、反応層形成時のウエハＷの温度によっても変化量が変化する。
また、ＣＲ処理において、パーティクルの数やウエハＷの状態により、パターンＰの除去量が変化する。このため、ＣＲ処理では、パーティクルの除去やウエハＷの状態を調整するために加熱、プラズマ処理等の前処理を実施してもよい。
図８は、実施形態に係るプレヒートの有無によるＣＲ処理でのパターンの変化の一例を示す図である。図８の「プレヒートなし」は、プレヒートを実施せずにＣＲ処理を実施した場合を示している。「プレヒートあり」は、ウエハＷを３００℃に加熱するプレヒートを実施した後にＣＲ処理を実施した場合を示している。図８の「初期」には、密に形成されたライン状のパターンＰと、粗く形成されたライン状のパターンＰの初期形状が示されている。また、ライン状のパターンＰの幅がＬ－ＣＤとして示されている。また、ライン状のパターンＰのＬＷＲ、ＬＥＲが示されている。
図８の「１０℃，１０ｓｅｃ」には、反応層形成時のウエハＷの温度を１０℃とし、反応層を形成する処理時間を１０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。「５０℃，１２０ｓｅｃ」には、反応層形成時のウエハＷの温度を５０℃とし、反応層を形成する処理時間を１２０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。「９０℃，１２０ｓｅｃ」には、反応層形成時のウエハＷの温度を９０℃とし、反応層を形成する処理時間を１２０秒としてＣＲ処理を初期形状のパターンＰに実施した場合のパターンＰの形状、Ｌ－ＣＤ、ＬＷＲ、ＬＥＲが示されている。
図９は、実施形態に係るプレヒートを実施しないＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。図９の下部には、図８の「プレヒートなし」に示した、プレヒートを実施せずにＣＲ処理を実施した際の密に形成されたライン状のパターンＰと、粗く形成されたライン状のパターンＰの初期形状からのＬ－ＣＤの変化（ΔＣＤ）が示されている。また、図９のグラフには、密に形成されたパターンＰおよび粗く形成されたパターンＰのＬ－ＣＤの変化と、Ｌ－ＣＤの変化の差が示されている。例えば、反応層形成時のウエハＷの温度を１０℃とした場合は、粗く形成されたパターンＰのΔＣＤが１３．０５４ｎｍであり、密に形成されたパターンＰのΔＣＤが７．３６６ｎｍであり、ΔＣＤの差が５．６８９ｎｍとなっている。また、反応層形成時のウエハＷの温度を５０℃とした場合は、粗く形成されたパターンＰのΔＣＤが８．２６７ｎｍであり、密に形成されたパターンＰのΔＣＤが６．４８９ｎｍであり、ΔＣＤの差が１．７７９ｎｍとなっている。また、反応層形成時のウエハＷの温度を９０℃とした場合は、粗く形成されたパターンＰのΔＣＤが－４．２７０ｎｍであり、密に形成されたパターンＰのΔＣＤが－２．１４３ｎｍであり、ΔＣＤの差が－２．１２７ｎｍとなっている。ここで、反応層形成時のウエハＷの温度を９０℃とした場合は、ΔＣＤがマイナスの値となっており、パターンＰの幅が若干増加している。
図１０は、実施形態に係るプレヒートを実施したＣＲ処理でのＬ－ＣＤの変化の一例を示す図である。図１０の下部には、図８の「プレヒートあり」に示した、プレヒート後にＣＲ処理を実施した際の密に形成されたライン状のパターンＰと、粗く形成されたライン状のパターンＰの初期形状からのＬ－ＣＤの変化（ΔＣＤ）が示されている。また、図１０のグラフには、密に形成されたパターンＰおよび粗く形成されたパターンＰのＬ－ＣＤの変化と、Ｌ－ＣＤの変化の差が示されている。例えば、反応層形成時のウエハＷの温度を１０℃とした場合は、粗く形成されたパターンＰのΔＣＤが９．１３０ｎｍであり、密に形成されたパターンＰのΔＣＤが６．９２９ｎｍであり、ΔＣＤの差が２．２０１ｎｍとなっている。また、反応層形成時のウエハＷの温度を５０℃とした場合は、粗く形成されたパターンＰのΔＣＤが８．０３０ｎｍであり、密に形成されたパターンＰのΔＣＤが８．０３３ｎｍであり、ΔＣＤの差が－０．００３ｎｍとなっている。また、反応層形成時のウエハＷの温度を９０℃とした場合は、粗く形成されたパターンＰのΔＣＤが－３．１８０ｎｍであり、密に形成されたパターンＰのΔＣＤが－１．６７６ｎｍであり、ΔＣＤの差が－１．５０４ｎｍとなっている。
このように、ＣＲ処理は、反応層形成時のウエハＷの温度によって、密に形成されたパターンＰと、粗く形成されたパターンＰのＬ－ＣＤの変化量が変化する。また、ＣＲ処理は、反応層形成時のウエハＷの温度によって、密に形成されたパターンＰと粗く形成されたパターンＰのＬ－ＣＤの変化量の差が変化する。例えば、ＣＲ処理は、温度が５０℃付近を境界として、温度が低いほど、粗く形成されたパターンＰの方が密に形成されたパターンＰよりもＬ－ＣＤの変化が大きくなる。また、ＣＲ処理は、温度が５０℃付近を境界として、温度が高いほど、密に形成されたパターンＰと粗く形成されたパターンＰとのＬ－ＣＤの変化が同等程度になる。よって、ＣＲ処理は、反応層形成時のウエハＷの温度を制御することで、密に形成されたパターンＰと、粗く形成されたパターンＰの幅をそれぞれ制御できる。
また、ＣＲ処理は、プレヒートを実施した場合、密に形成されたパターンＰと粗く形成されたパターンＰのΔＣＤの差が小さくなる。しかし、プレヒートを行ったことで、ΔＣＤが安定し、ＣＲ処理ごとの誤差が小さくなるため、パターンＰを精度高く変化させることができる。
このように、ＣＲ処理は、反応層形成時のウエハＷの温度を制御することにより、パターンＰを除去する量を制御できる。また、ＣＲ処理は、反応層形成時のウエハＷの温度を制御することにより、密に形成されたパターンＰと粗く形成されたパターンＰの幅をそれぞれ制御できる。これにより、本実施形態に係る基板処理は、パターンＰの変化が所定の変化量となるようにウエハＷの温度を設定してＣＲ処理を実施することで、パターンの形状を精度高く制御できる。
なお、本実施形態では、パターンＰがライン状に形成されている場合を例に説明したが、これに限定されるものではない。パターンＰは、どのような形状であってもよい。例えば、パターンＰは、矩形状に形成されていてもよく、オーバル状に形成されていてもよい。このようなパターンＰであっても、隣接するパターンＰとの粗密に応じて、ＣＲ処理でのパターンＰの除去量が変化する。
また、本実施形態に係る基板処理は、ウエハＷの温度を設定する工程、反応層を形成する工程および反応層を除去する工程を順に複数サイクル繰り返し実施してもよい。すなわち、基板処理では、ＣＲ処理を繰り返し複数サイクル実施してもよい。例えば、基板処理では、除去量が少なくなるようにウエハＷの温度を設定してＣＲ処理を繰り返す。これにより、１回のＣＲ処理ではパターンＰの形状を所望の形成に制御できない場合でも、ＣＲ処理を複数回実施することで、パターンＰの形状を所望の形成に精度高く制御できる。また、例えば、基板処理では、除去量が多くなるようにウエハＷの温度を設定してＣＲ処理を繰り返すことにより、パターンＰの形状を大きく変更することができる。また、基板処理では、ＣＲ処理を複数サイクル実施する場合、複数サイクルのうち、一部のサイクルでウエハＷの温度の設定を変更してもよい。例えば、まず、除去量が多くなるようにウエハＷの温度を設定して、パターンＰを大きくエッチングする。次に、除去量が少なくなるようにウエハＷの温度を設定して、パターンＰを目標とする形状に調整するようにエッチングしてもよい。これにより、少ないサイクル数で、パターンＰの形状を所望の形成に精度高く制御できる。
また、本実施形態に係る基板処理では、ウエハＷに、マスクとして、ＳｉＯ２などのシリコン含有膜が形成されている場合を例に説明したが、これに限定されるものではない。マスクは、ＳｉＯ２膜に限定されず、ＳｉＮ膜などのハードマスクであってもよい。例えば、ウエハＷは、マスクとして、ＳｉＮなどのシリコン含有膜が設けられ、当該シリコン含有膜にパターンＰが形成されていてもよい。
このように、本実施形態に係る基板処理は、パターンＰの形状を精度高く制御できるため、パターンＰをマスクとして用いてエッチングを行うことで、エッチング対象とする膜の形状を精度高く制御できる。
次に、本実施形態に係る基板処理の流れを簡単に説明する。図１１は、実施形態に係る基板処理の流れの一例を示すフローチャートである。ウエハＷは、基板処理を実施する際に、搬送機構によって搬送されて加熱装置２００およびプラズマ処理装置１００に提供される。
最初に、カウンタｎを１に初期化する（ステップＳ１０）。
次に、ウエハＷの状態を調整するために加熱、プラズマ処理、インヒビター吸着等の前処理を実施する（ステップＳ１１）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ電力を供給してウエハＷをプレヒートする。
次に、パターンＰの変化が所定の変化量となるようにウエハＷの温度を設定する（ステップＳ１２）。例えば、プラズマ処理装置１００は、ヒータ電源１１２からヒータ１１１へ供給する電力を制御してヒータ１１１の発熱量を制御して、パターンＰの形状の制御態様に応じた１００℃以下の所定温度にウエハＷの温度を制御する。例えば、ウエハＷの温度が５０℃付近の場合は、ウエハＷの温度が５０℃よりも低い温度（例えば、１０℃）の場合と比較して、ＳｉＯ２膜の除去量が小さくなる。ＳｉＯ２膜を少しずつエッチングしたい場合は、ウエハＷの温度を５０℃付近に制御する。また、例えば、ウエハＷに形成されたパターンＰに粗密あると、ウエハＷの温度が５０℃付近の場合は、ウエハＷの温度が５０℃よりも低い温度（例えば、１０℃）の場合と比較して、粗密のパターンＰのＬ－ＣＤの変化（ΔＣＤ）の差が小さくなる。粗密のパターンＰのＬ－ＣＤを高精度に制御したい場合は、ウエハＷの温度を５０℃付近に制御する。また、ウエハＷの温度は、サイクルごとに変更してもよい。
次に、ウエハＷの表層に反応層を形成する（ステップＳ１３）。例えば、プラズマ処理装置１００は、ガス供給部１２０から、ＮＦ３ガス、ＮＨ３ガス、ＡｒガスなどのＣＲ処理に用いる各種のガスを導入すると共にプラズマを生成する。これにより、ウエハＷには、ＡＦＳの層が形成される。
次に、ウエハＷを加熱して反応層（ＡＦＳ）を昇華させることで反応層を除去する（ステップＳ１４）。例えば、ウエハＷを加熱装置２００に搬送し、加熱装置２００によりウエハＷを１００℃よりも高い所定温度（例えば、３００℃）に加熱する。これにより、ウエハＷから反応層が除去される。
カウンタｎの値が所定のサイクル数Ｎとなったか否かを判定する（ステップＳ１５）。サイクル数Ｎは、ＣＲ処理によりエッチングを実施する回数に応じて定める。
カウンタｎの値がサイクル数Ｎとなっていない場合は（ステップＳ１５：Ｎｏ）、カウンタｎの値を１カウントアップし（ステップＳ１６）、上述のステップＳ１２へ移行する。
一方、カウンタｎの値がサイクル数Ｎとなった場合は（ステップＳ１５：Ｙｅｓ）、処理を終了する。
なお、基板処理は、ウエハＷをエッチングするエッチング処理をさらに含んでもよい。エッチング処理は、パターンＰの形状を所望の状態に制御した後に実行する。例えば、基板処理は、カウンタｎの値がサイクル数Ｎとなった場合（ステップＳ１５：Ｙｅｓ）、エッチング処理を実施する。
エッチング処理を含んだ基板処理の一例を説明する。図１２は、実施形態に係る基板処理の一例を示す図である。図１２（Ａ）に示すように、ウエハＷは、下地となるシリコン（Ｓｉ）層３０上には、エッチング対象の膜として、ＳｉＮ層３１が形成されている。ＳｉＮ層３１上には、ＳｉＯ２などのＳｉ含有膜３２からなるパターンが形成されている。ここで、当該パターンは、密に形成されたパターンＰ１と、粗く形成されたパターンＰ２を有する。一例ではパターンＰ１とパターンＰ２は、同じ幅で形成されている。パターンＰ１、Ｐ２の変化がそれぞれ所定の変化量となるようにウエハＷの温度を設定する。例えば、パターンＰ１よりもパターンＰ２の除去量を多くする場合、ウエハＷの温度を低く（例えば、１０℃）に設定する。一方、粗密パターンにおいて、ウエハＷの温度を１０℃よりも高く（例えば５０℃程度）することで除去量を同程度にできる。
ＮＦ３ガス、ＮＨ３ガス、Ａｒガスなどの各種のガスを導入し、プラズマを生成して、ウエハＷに反応層を形成する。図１２（Ｂ）は、反応層３３を形成した状態を示している。パターンＰ１、Ｐ２は、反応層３３が形成されている。
そして、ウエハＷにエネルギーを与えて（例えば、加熱）反応層３３を除去する。図１２（Ｃ）は、反応層３３を除去した状態を示している。反応層３３を形成する際のウエハＷの温度を１０℃とした場合、密に形成されたパターンＰ１の除去量よりも粗く形成されたパターンＰ２の除去量が多くなる。このため、パターンＰ２の幅は、パターンＰ１の幅よりも狭くなる。このように、実施形態に係る基板処理は、反応層３３を形成する際のウエハＷの温度を制御することで、密に形成されたパターンＰ１および粗く形成されたパターンＰ２の幅（ＣＤ）を個別に制御できる。また、基板処理では、例えば、除去量が少なくなるように反応層３３を形成する際のウエハＷの温度を制御することで、パターンＰ１、Ｐ２の形状を精度高く制御できる。
Ｓｉ含有膜３２をマスクとして用いて、ウエハＷのＳｉＮ層３１をエッチングする。図１２（Ｃ）は、ＳｉＮ層３１をエッチングした状態を示している。ＳｉＮ層３１は、パターンＰ１、Ｐ２に沿ってエッチングされる。実施形態に係る基板処理は、パターンＰ１、Ｐ２の形状を精度高く制御できるため、エッチング後のＳｉＮ層３１の形状を精度高く制御できる。
以上のように、本実施形態に係る基板処理では、表層にパターンＰが形成された基板（ウエハＷ）を提供する。次に、基板処理では、パターンＰの変化が所定の変化量となるように基板の温度を設定する。次に、基板処理では、温度に応じた厚みの反応層を基板の表層に形成する。次に、基板処理では、基板にエネルギーを与えて反応層を除去する。これにより、本実施形態に係る基板処理は、パターンＰの形状を精度高く制御できる。
また、基板処理では、基板の温度の設定、反応層の形成、および反応層の除去を順に複数サイクル繰り返す。これにより、本実施形態に係る基板処理は、パターンＰの形状を所望の形状に制御できる。
また、基板処理では、複数サイクルのうち、一部のサイクルで基板の温度の設定を変更する。これにより、本実施形態に係る基板処理は、エッチングを複数サイクル実施する際に一部のサイクルの除去量を変えることができる。
また、基板は、粗密にパターンＰが形成されている。基板処理では、基板の温度の設定を制御することで、密に形成されたパターンＰと粗く形成されたパターンＰのパターン幅を制御する。これにより、本実施形態に係る基板処理は、密に形成されたパターンＰと粗く形成されたパターンＰの形状を精度高く制御できる。
また、基板は、Ｓｉ含有膜にパターンＰが形成されている。基板処理では、１００℃以下のパターンの変化が所定の変化量となる温度に基板の温度を設定し、基板の表層に反応層として、（ＮＨ４）２ＳｉＦ６を形成し、基板を１００℃よりも高い温度に加熱して反応層を除去する。これにより、本実施形態に係る基板処理は、Ｓｉ含有膜に形成されたパターンＰの形状を精度高く制御できる。
以上、実施形態について説明してきたが、今回開示された実施形態は、全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は、多様な形態で具現され得る。また、上記の実施形態は、請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、実施形態では、処理対象の基板を半導体ウエハとした場合を例に説明したが、これに限定されるものではない。処理対象の基板は、ガラス基板など、他の基板であってもよい。
また、上記の実施形態に係るプラズマ処理装置１００では、ウエハＷが載置される載置台１１０の載置面全面にヒータ１１１を１つ設けて、ウエハＷの温度を制御する場合を例に説明したが、これに限定されるものではない。載置台１１０の載置面を複数のゾーンに分割し、それぞれのゾーンにヒータ１１１を設けて、ゾーンごとにウエハＷの温度を制御してもよい。載置台１１０の載置面は、同心円状に分割されてもよく、さらに、周方向に分割されてもよい。図１３は、実施形態に係る載置台の載置面のゾーン分割の一例を示す図である。図１３には、載置台１１０の載置面１１５が示されている。載置面１１５にはウエハＷが載置される。載置面１１５は、複数のゾーン１１６に分割されている。図１３の例では、載置面１１５は、同心円状に分割され、さらに周方向に分割されている。このように載置面１１５を複数のゾーン１１６に分割し、ゾーン１１６ごとにウエハＷの温度を制御することで、各ゾーン１１６に対応するウエハＷの領域ごとにパターンＰの形状を制御できる。
また、実施形態では、プラズマ処理装置１００をＩＣＰ型のプラズマ処理装置とした場合を例に説明したが、これに限定されるものではない。プラズマ処理装置１００は、任意の形式のプラズマ処理装置であってよい。例えば、プラズマ処理装置１００は、容量結合型平行平板のプラズマ処理装置であってよい。また、プラズマ処理装置１００は、マイクロ波プラズマ、マグネトロンプラズマ、リモートソースで生成したプラズマを配管等を介して処理室１０２に供給するリモートソース型などのプラズマ処理装置であってよい。
また、実施形態では、ウエハＷの加熱をヒータで行う場合を例に説明したが、これに限定されるものではない。例えば、ウエハＷを加熱できれば、何れの加熱方式を用いてもよい。例えば、ウエハＷをプラズマや、赤外線ランプ、電子線照射などで加熱してもよい。
また、実施形態では、プラズマ処理装置１００と加熱装置２００により基板処理を実施する場合を例に説明したが、これに限定されるものではない。実施形態に係る基板処理は、プラズマ処理装置１００、加熱装置２００以外の装置も組み合わせて実施してもよい。
１０ Ｓｉ層
１００ プラズマ処理装置
２００ 加熱装置
Ｐ パターン
Ｗ ウエハ

Claims (12)

  1. 表層にＳｉ含有膜によるパターンが形成された基板を提供する工程と、
    前記基板を加熱する工程と、
    前記パターンの変化が所定の変化量となるように、前記加熱時の温度よりも低く前記基板の温度を設定する工程と、
    前記温度に応じた厚みの反応層を前記基板の表層にプラズマにより形成する工程と、
    前記基板にエネルギーを与えて前記反応層を除去する工程と、
    を有する基板処理方法。
  2. 前記設定する工程、前記形成する工程および前記除去する工程を順に複数サイクル繰り返す
    請求項１に記載の基板処理方法。
  3. 複数サイクルのうち、一部のサイクルの前記設定する工程で前記基板の温度の設定を変更する
    請求項２に記載の基板処理方法。
  4. 前記基板は、粗密にパターンが形成され、
    前記設定する工程は、前記基板の温度の設定を制御することで、密に形成されたパターンと粗く形成されたパターンのパターン幅を制御する
    請求項１～３の何れか１つに記載の基板処理方法。
  5. 前記基板は、Ｓｉ含有膜にパターンが形成され、
    前記設定する工程は、１００℃以下の前記パターンの変化が所定の変化量となる温度に前記基板の温度を設定し、
    前記基板の表層に反応層として、（ＮＨ４）２ＳｉＦ６を形成し、
    前記基板を１００℃よりも高い温度に加熱して前記反応層を除去する
    請求項１～４の何れか１つに記載の基板処理方法。
  6. 前記設定する工程は、所定の変化量と反応層が形成される温度の相関関係を反映するデータに基づき、前記パターンの変化が所定の変化量となるように前記基板の温度を設定する
    請求項１～５の何れか１つに記載の基板処理方法。
  7. 表層にＳｉ含有膜によるパターンが粗密に形成された基板を提供する工程と、
    密に形成されたパターンよりも粗く形成されたパターンのエッチング量を多くする場合、１００℃以下の範囲で前記基板の温度を低く設定する工程と、
    前記設定した温度の前記基板の表層に反応層として、（ＮＨ ４ ） ２ ＳｉＦ ６ を形成する工程と、
    前記基板を１００℃よりも高い温度に加熱して前記反応層を除去する工程と、
    を有する基板処理方法。
  8. 前記設定する工程において、１０℃から１００℃の範囲で前記基板の温度を設定する
    請求項７に記載の基板処理方法。
  9. 前記基板は前記パターンを提供するためのマスクを含み、前記反応層は前記マスク上に形成され、
    前記反応層の形成する工程及び前記反応層の除去する工程は少なくとも一つの減少した寸法を有するマスクの一部を維持しながら前記マスクの少なくとも一つの寸法を減少させ、
    前記マスクはエッチングターゲット層上にあり、前記方法は少なくとも一つの減少した寸法を有する前記マスクの一部を介して前記エッチングターゲット層をエッチングする工程をさらに含む、
    請求項１に記載の基板処理方法。
  10. ＮＦ ３ とＮＨ ３ を用いてＮＨｘＦｙを生成する工程及び前記マスクをＮＨｘＦｙに露出させて前記反応層を形成する工程を含む、
    請求項９に記載の基板処理方法。
  11. 前記反応層は、１００℃以下で形成される、
    請求項１０に記載の基板処理方法。
  12. ＮＦ ３ とＮＨ ３ を用いてＮＨｘＦｙを生成する工程及び前記基板をＮＨｘＦｙに露出させて前記反応層を形成する工程を含む、
    請求項１に記載の基板処理方法。
JP2018234699A 2018-12-14 2018-12-14 基板処理方法 Active JP7169866B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018234699A JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法
TW108144433A TWI818125B (zh) 2018-12-14 2019-12-05 基板處理方法
CN201911249113.4A CN111326414A (zh) 2018-12-14 2019-12-09 基板处理方法
KR1020190165735A KR20200074032A (ko) 2018-12-14 2019-12-12 기판 처리 방법
US16/714,218 US11264236B2 (en) 2018-12-14 2019-12-13 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018234699A JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法

Publications (2)

Publication Number Publication Date
JP2020096137A JP2020096137A (ja) 2020-06-18
JP7169866B2 true JP7169866B2 (ja) 2022-11-11

Family

ID=71072856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018234699A Active JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法

Country Status (5)

Country Link
US (1) US11264236B2 (ja)
JP (1) JP7169866B2 (ja)
KR (1) KR20200074032A (ja)
CN (1) CN111326414A (ja)
TW (1) TWI818125B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2013093512A (ja) 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
JP2016058590A (ja) 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382725B1 (ko) * 2000-11-24 2003-05-09 삼성전자주식회사 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
US6852584B1 (en) * 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
JP4197691B2 (ja) * 2005-06-21 2008-12-17 株式会社東芝 半導体装置の製造方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
JP2009193988A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法及びコンピュータ記憶媒体
JP5140608B2 (ja) 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
JP6294194B2 (ja) * 2014-09-02 2018-03-14 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US9595452B2 (en) * 2015-05-27 2017-03-14 Lam Research Corporation Residue free oxide etch
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2013093512A (ja) 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
JP2016058590A (ja) 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
CN111326414A (zh) 2020-06-23
US11264236B2 (en) 2022-03-01
TW202029337A (zh) 2020-08-01
JP2020096137A (ja) 2020-06-18
US20200194257A1 (en) 2020-06-18
TWI818125B (zh) 2023-10-11
KR20200074032A (ko) 2020-06-24

Similar Documents

Publication Publication Date Title
JP6646978B2 (ja) 高アスペクト比構造におけるコンタクト洗浄
KR102364322B1 (ko) 에칭 방법
TWI781309B (zh) 被加工物之處理方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US11735423B2 (en) Workpiece processing method
JP6877581B2 (ja) プラズマ処理装置及びそれを用いた試料の処理方法
JP7169866B2 (ja) 基板処理方法
JP7336873B2 (ja) 基板処理方法
JP7138529B2 (ja) エッチング方法
US11955337B2 (en) Substrate processing method and substrate processing system
TWI757483B (zh) 蝕刻方法
JP6763750B2 (ja) 被処理体を処理する方法
US11114304B2 (en) Substrate processing method
CN113169066B (zh) 基片处理方法和基片处理系统
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
WO2024111454A1 (ja) ドライ現像方法及びドライ現像装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JPH08158071A (ja) プラズマプロセス装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221031

R150 Certificate of patent or registration of utility model

Ref document number: 7169866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150