CN111326414A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN111326414A
CN111326414A CN201911249113.4A CN201911249113A CN111326414A CN 111326414 A CN111326414 A CN 111326414A CN 201911249113 A CN201911249113 A CN 201911249113A CN 111326414 A CN111326414 A CN 111326414A
Authority
CN
China
Prior art keywords
pattern
wafer
substrate
temperature
reaction layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911249113.4A
Other languages
English (en)
Inventor
久松亨
胜沼隆幸
石川慎也
木原嘉英
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111326414A publication Critical patent/CN111326414A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明的课题在于：提供一种能够高精度地控制图案的形状的技术。本发明解决课题的方法在于：基板处理方法包括：提供在表层形成有图案的基板的提供工序；设定基板的温度使得图案的变化达到规定的变化量的设定工序；在基板的表层形成与温度相对应厚度的反应层的形成工序；和向基板供给能量而除去反应层的除去工序。

Description

基板处理方法
技术领域
本发明涉及一种基板处理方法。
背景技术
专利文献1公开了一种使处理气体与晶片上的自然氧化膜反应而形成反应层后，加热晶片而使反应层升华，由此除去自然氧化膜(蚀刻)的技术。
现有技术文献
专利文献
专利文献1：日本特开2010－165954号公报
发明内容
发明所要解决的课题
本发明提供一种能够高精度地控制图案的形状的技术。
用于解决课题的技术方案
本发明的一个方式的基板处理方法包括：提供在表层形成有图案的基板的工序；设定基板的温度使得图案的变化达到规定的变化量的设定工序；在基板的表层形成与温度相对应厚度的反应层的形成工序；和向基板供给能量而除去反应层的除去工序。
发明效果
利用本发明，能够高精度地控制图案的形状。
附图说明
图1是表示实施方式所涉及的等离子体处理装置的概略构成的一个例子的图。
图2是表示实施方式所涉及的加热装置的概略构成的一个例子的图。
图3是对实施方式所涉及的CR处理的流程的一个例子进行说明的图。
图4是对实施方式所涉及的因晶片的温度变化而导致的形成反应层时的吸附量和脱附量的变化进行说明的图。
图5是表示实施方式所涉及的与形成反应层时的晶片的温度变化相对应的升华时的除去量的变化的一个例子的图。
图6是表示实施方式所涉及的因图案的疏密而导致的CR处理中的图案变化的一个例子的图。
图7是表示实施方式所涉及的因图案的疏密而导致的CR处理中的图案变化的一个例子的图。
图8是表示实施方式所涉及的因有无预热而导致的CR处理中的图案变化的一个例子的图。
图9是表示实施方式所涉及的未实施预热的CR处理中的L－CD的变化的一个例子的图。
图10是表示实施方式所涉及的实施了预热的CR处理中的L－CD的变化的一个例子的图。
图11是表示实施方式所涉及的基板处理的流程的一个例子的流程图。
图12是表示实施方式所涉及的基板处理的一个例子的图。
图13是表示实施方式所涉及的载置台的载置面的区域分割的一个例子的图。
附图标记说明
10 Si层
100 等离子体处理装置
200 加热装置
P 图案
W 晶片
具体实施方式
以下，参照附图对本发明所公开的基板处理方法的实施方式进行详细说明。其中，所公开的基板处理方法并不构成对于本实施方式的限定。
[装置构成]
对本实施方式所涉及的基板处理所使用的装置的一个例子进行说明。以下，以利用等离子体处理装置和加热装置进行本实施方式所涉及的基板处理的情况为例进行说明。
首先，对本实施方式所涉及的等离子体处理装置的构成的一个例子进行说明。图1是表示实施方式所涉及的等离子体处理装置的概略构成的一个例子的图。在本实施方式中，以将等离子体处理装置100设为电感耦合等离子体(ICP)型的等离子体处理装置的情况为例进行说明。
等离子体处理装置100具有金属制(例如铝制)的形成为筒状的处理室(腔室)102。
在处理室102的底部设置有用于载置半导体晶片(以下，也称为“晶片”。)W的载置台110。载置台110由铝等成型为圆柱状。载置台110设置有加热器111。加热器111与加热器电源112连接，利用由加热器电源112供给的电力发热。载置台110利用加热器111控制晶片W的温度。其中，虽然未图示，但在载置台110可以设置利用静电力吸附保持晶片W的静电卡盘或冷媒流路等温度调整机构等必要的功能。等离子体处理装置100作为蚀刻装置使用时，对载置台110施加用于将离子引入晶片W的高频偏压。
例如，由石英玻璃或陶瓷等构成的板状的电介质104被设置于处理室102的顶部，并与载置台110相对。具体而言，电介质104例如形成为圆板状，以堵塞形成于处理室102的顶部的开口的方式气密地安装。
供给用于晶片W的处理的各种气体的气体供给部120与处理室102连接。在处理室102的侧壁部形成有气体导入口121。经由气体供给配管122，气体供给部120与气体导入口121连接。
气体供给部120经由气体供给线路分别与用于晶片W的处理的各种气体的气体供给源连接。各气体供给线路根据基板处理的工艺适当分支，设置有开闭阀、流量控制器。气体供给部120通过控制设置于各气体供给线路的开闭阀或流量控制器，控制各种气体的流量。气体供给部120根据基板处理的工艺向气体导入口121供给各种气体。供给至气体导入口121的各种气体从气体导入口121向处理室102内供给。其中，在图1中，作为例子，列举了将气体供给部120构成为从处理室102的侧壁部供给气体的情况，但并不限定于此。例如，也可以构成为从处理室102的顶部供给气体。在这种情况下，例如可以在电介质104的中央部形成气体导入口，从电介质104的中央部供给气体。
排出处理室102内的气氛气的排气部130经由排气管132与连接处理室102的底部。排气部130例如由真空泵构成，将处理室102内减压至规定的压力。在处理室102的侧壁部形成有晶片搬入搬出口134。在晶片搬入搬出口134设置有闸阀136。例如在搬入晶片W时，打开闸阀136，利用未图示的搬送臂等搬送机构将晶片W载置在处理室102内的载置台110上，关闭闸阀136，进行晶片W的处理。
在处理室102的顶部，平面状的高频天线140和覆盖高频天线140的屏蔽部件160配设于电介质104的上侧面(外侧面)。高频天线140设置有天线元件142。天线元件142例如由铜、铝、不锈钢等导体构成且形成为螺旋线圈状。高频电源150与天线元件142连接。高频电源150以规定的功率向生成等离子体的天线元件142供给规定频率的高频率(例如40MHz)的高频电。其中，从高频电源150输出的高频电并不限于上述的频率。例如，可以供给13.56MHz、27MHz、40MHz、60MHz等各种频率的高频电。
从高频电源150向天线元件142供给高频电时，在处理室102内形成感应磁场。利用所形成的感应磁场，导入处理室102内的气体被激发，在晶片W上生成等离子体。另外，高频天线140可以设置多个天线元件142，从高频电源150向各天线元件142施加相同频率或不同频率的高频电。例如，等离子体处理装置100可以在高频天线140中区分电介质104的中央部和周边部而分别设置天线元件142，在电介质104的中央部和周边部分别控制等离子体。另外，等离子体处理装置100除了设置于处理室102的顶部的高频天线140以外，还可以向构成载置台110的下部电极供给高频电力，生成等离子体。
等离子体处理装置100能够利用所生成的等离子体对晶片W实施蚀刻或成膜等的等离子体处理。
上述构成的等离子体处理装置100利用控制部190集中控制动作。控制部190具有CPU，具有控制等离子体处理装置100的各部的工艺控制器191、用户界面192和存储部193。
工艺控制器191控制等离子体处理装置100的各种动作。例如，工艺控制器191控制来自气体供给部120的各种气体的供给动作。另外，工艺控制器191控制从高频电源150向天线元件142供给的高频电的频率和功率。另外，工艺控制器191通过控制从加热器电源112向加热器111供给的电力而控制加热器111的发热量，从而控制晶片W的温度。
用户界面192由键盘、显示器等构成，键盘是用于让操作者管理等离子体处理装置100而进行命令的输入操作，显示器用于等离子体处理装置100的运转状况可视化显示。
存储用于利用工艺控制器191的控制实现等离子体处理装置100所施行的各种处理的控制程序(软件)或处理条件数据等的方案存储在存储部193中。并且，根据需要，按照来自用户界面192的指示等，从存储部193调出任意的方案，由工艺控制器191施行，从而在工艺控制器191的控制下，在等离子体处理装置100内进行所希望的处理。另外，控制程序或处理条件数据等的方案可以利用存储于计算机能够读取的计算机存储介质等中的状态的方案，或者也可以利用其他的装置，例如经由专用线路随时传送并在线使用。作为计算机存储介质，例如可以列举硬盘、光盘、软盘、半导体存储器等。
接着，对本实施方式所涉及的加热装置的构成的一个例子进行说明。图2是表示实施方式所涉及的加热装置的概略构成的一个例子的图。在本实施方式中，加热装置200与图1所示的等离子体处理装置100分体设置，利用未图示的搬送臂等搬送机构，向加热装置200和等离子体处理装置100搬送晶片W。
加热装置200具有金属制(例如铝制)的形成为筒状的处理室202。
处理室202的底部设置有用于载置晶片W的载置台210。载置台210由铝等形成为圆柱状。载置台210设置有加热器211。加热器211与加热器电源212连接，利用由加热器电源212供给的电力发热。载置台210利用加热器211控制晶片W的温度。其中，虽然未图示，但载置台210也能够设置利用静电力吸附保持晶片W的静电卡盘等根据需要的各种功能。
排出处理室202内的气氛气的排气部230经由排气管232与处理室202的底部连接。排气部230例如由真空泵构成，将处理室202内减压至规定的压力。在处理室202的侧壁部形成有晶片搬入搬出口234。在晶片搬入搬出口234设置有闸阀236。例如在搬入晶片W时，打开闸阀236，利用未图示的搬送臂等的搬送机构将晶片W载置在处理室202内的载置台210上，关闭闸阀236，进行晶片W的处理。
加热装置200实施利用加热器211将载置于载置台210的晶片W加热至规定的温度的加热处理。
上述构成的加热装置200利用控制部290集中控制动作。控制部290例如为计算机，具有CPU(Central Processing Unit中央处理器)、RAM(Random Access Memory随机存取存储器)、ROM(Read Only Memory只读存储器)、辅助存储装置等。CPU基于存储于ROM或辅助存储装置的程序、等离子体处理的工艺条件而动作，控制装置全体的动作。其中，控制部290可以设置于加热装置200的内部，也可以设置于外部。控制部290设置于外部时，控制部290能够利用有线或无线等通信方式控制加热装置200。
接着，对本实施方式所涉及的基板处理方法进行说明。
在半导体装置的制造中，在晶片W上设置形成有图案的掩模，对晶片W进行蚀刻。在晶片W上形成与图案相对应的形状。因此，能够期待高精度地控制图案的形状。
因此，在实施方式所涉及的基板处理中，设定晶片W的温度使得图案的变化达到规定的变化量。并且，在基板处理中，对晶片W进行化学去除(Chemical Removal(CR))处理。CR处理包括在晶片W的表层形成与所设定的温度相对应的厚度的反应层的步骤和向形成反应层后的晶片W供给能量而除去反应层的步骤。由此，实施方式所涉及的基板处理能够高精度地控制图案的形状。
对CR处理进行说明。图3是对实施方式所涉及的CR处理的流程的一个例子进行说明的图。图3(A)所示的晶片W在作为基底的Si层10上设置有SiO2膜。
首先，在设置有SiO2膜的晶片W的表层利用等离子体形成反应层。例如，等离子体处理装置100中，从气体供给部120导入例如NF3气体、NH3气体、Ar气体等各种气体，生成等离子体。由此，如图3(A)所示，能够生成NHxFy。例如，通过以下的反应，能够生成NH4F、NH4·HF等NHxFy。
NF3+NH3→NHxFy(NH4F+NH4·HF等)
所生成的NHxFy与SiO2膜进行如下的反应，如图3(B)所示，形成(NH4)2SiF6(氟硅酸铵(ammonium fluorosilicate))作为反应层。以下，将(NH4)2SiF6也称为“AFS”。其中，在CR处理中，也可以只供给气体而进行AFS的形成。例如，通过供给HF气体和NH3气体，能够形成AFS。关于AFS，使用等离子体进行成膜时，反应速度提高。另一方面，不使用等离子体而成膜时，能够无损伤地进行成膜。
NHxFy+SiO2→(NH4)2SiF6+H2O↑
温度高于100℃时，AFS升华。因此，形成反应层时，将晶片W控制在100℃以下的规定温度。例如，等离子体处理装置100例如控制从加热器电源112向加热器111供给的电力而控制加热器111的发热量，从而将晶片W控制在100℃以下的规定温度。
接着，向晶片W供给能量，除去反应层。例如通过利用电子射线、等离子体、热、微波等向反应层供给能量，能够除去反应层。例如图3(C)所示，加热晶片W而除去反应层。在本实施方式中，将晶片W加热至高于100℃的规定温度(例如300℃)。由此，发生以下所示的反应，(NH4)2SiF6升华。由此，从晶片W能够除去(蚀刻)膜(例如SiO2膜)。
(NH4)2SiF6→SiF4+2NH3+2HF
其中，利用等离子体处理装置100将晶片W加热至例如300℃时，载置台110的温度也变高，直至能够对下一个晶片W实施形成AFS的处理的时间变长。因此，将形成AFS后的晶片W搬送至加热装置200，利用加热装置200将晶片W加热至高于100℃的规定温度(例如300℃)。这样，通过利用等离子体处理装置100和加热装置200分开进行CR处理，能够削减处理期间的温度升降的时间。其中，在本实施方式中，以利用等离子体处理装置100和加热装置200实施基板处理的情况为例进行了说明，但并不限定于此。例如，也可以利用等离子体处理装置100加热晶片W，除去反应层。由此，能够利用单一的等离子体处理腔室102实施基板处理。在其他的例子中，在单一的等离子体装置中利用等离子体形成反应层，利用相同的装置向反应层照射作为能量的等离子体，也能够除去反应层。此时，能够进行原位(In－situ)处理，因此能够缩短整体的处理时间。
关于CR处理，与Si或SiN的除去(蚀刻)速率相比，能够以高的除去速率除去SiO2。
但是，CR处理根据形成反应层时的晶片W的温度，所形成的反应层的厚度发生变化。因此，利用升华除去的SiO2膜的除去量发生变化。图4是对实施方式所涉及的因晶片的温度变化而导致的形成反应层时的吸附量和脱附量的变化进行说明的图。在SiO2膜的表面，NH4F、NH4·HF进行吸附和脱附。NH4F、NH4·HF的吸附量和脱附量根据晶片W的温度而变化。例如，晶片W的温度为10℃时，吸附量大，脱附量小。晶片W的温度为50℃时，吸附量和脱附量基本相等。晶片W的温度为90℃时，吸附量小，脱附量变大。
图5是表示实施方式所涉及的与形成反应层时的晶片的温度变化相对应的升华时的除去量的变化的一个例子的图。图5显示了使形成反应层时的晶片W的温度成为10℃、50℃、90℃时的与形成反应层的处理时间相对应的升华时的SiO2膜的除去量的变化。使形成反应层时的晶片W的温度成为10℃时，形成反应层的处理时间越长，SiO2膜的除去量越增加。另一方面，使形成反应层时的晶片W的温度成为90℃时，几乎不发生蚀刻，即使形成反应层的处理时间变长，SiO2膜的除去量也在零附近。
另一方面，在使形成反应层时的晶片W的温度成为50℃的情况下，形成反应层的处理时间短时，SiO2膜的除去量稍微增加，但处理时间变长时，除去量饱和。在图5的例子中，晶片W的温度为50℃时，处理时间为40秒以后，除去量达到饱和。
其中，以将形成反应层时的晶片W的温度设为10℃、50℃、90℃的情况为例进行了说明，但并不限定于此。在该例中，形成反应层时的晶片W的温度为100℃以下即可，也可以为0℃以下的温度。
因此，CR处理通过控制形成反应层时的晶片W的温度而控制形成于晶片W的反应层的厚度，能够控制SiO2膜的除去量。例如在CR处理中，通过将晶片W的温度设定在50℃左右，能够对SiO2膜进行高精度地蚀刻。另外，在CR处理中，通过将晶片W的温度设定在10℃左右，能够使SiO2膜的除去量变多。
例如，晶片W设置有由SiO2膜形成且形成了图案的掩模。对于这样的晶片W，通过控制形成反应层时的晶片W的温度而实施CR处理，能够高精度地控制图案的形状。
另外，关于CR处理，在形成于晶片W的图案存在疏密时，即使进行相同的处理，根据图案的疏密，图案的除去量可能发生变化。
图6是表示实施方式所涉及的因图案的疏密而导致的CR处理中的图案变化的一个例子的图。图6一并显示了致密地形成的线状的图案P的变化和稀疏地形成的线状的图案P的变化。在图6的“初始”，显示了线状的图案P的初始形状。另外，显示了线状的图案P的宽度作为L－CD(临界尺寸(Critical Dimension))。还显示了线状的图案P的线宽粗糙度(LineWidth Roughness(LWR))、线边缘粗糙度(Line Edge Roughness(LER))。
图6的“CR(10℃)：10sec”显示了使形成反应层时的晶片W的温度成为10℃且将形成反应层的处理时间设为10秒而实施CR处理时的图案P的形状的变化。在“CR(10℃)：10sec”中，致密地形成的图案P的L－CD从初始形状变化了－6.93nm。另一方面，稀疏地形成的图案P的L－CD从初始形状变化了－9.13nm。在“CR(10℃)：10S”中，致密地形成的图案P和稀疏地形成的图案P的L－CD的变化产生－2.2nm的差。
图6的“CR(50℃)：120sec”显示了使形成反应层时的晶片W的温度成为50℃且将形成反应层的处理时间设为120秒而实施CR处理时的图案P的形状的变化。在“CR(50℃)：120sec”中，致密地形成的图案P的L－CD从初始形状变化了－8.03nm。另一方面，稀疏地形成的图案P的L－CD从初始形状变化了－8.03nm。在“CR(50℃)：120sec”中，致密地形成的图案P和稀疏地形成的图案P的L－CD的变化没有差异。
这样，实施方式所涉及的基板处理通过控制形成反应层的温度，能够控制稀疏区域和致密区域的图案P的宽度(L－CD)。
图7是表示实施方式所涉及的因图案的疏密而导致的CR处理中的图案变化的一个例子的图。在图7中，针对图6的“CR(10℃)：10sec”和“CR(50℃)：120sec”，显示了致密地形成的线状的图案P和稀疏地形成的线状的图案P从初始形状的L－CD的变化(Δ)。在“CR(50℃)：120sec”中，由于致密地形成的图案P和稀疏地形成的图案P的L－CD同样发生变化，因此，L－CD的变化(Δ)沿着以1比1的正比例表示的虚线L1减少了。另一方面，在“CR(10℃)：10sec”中，由于致密地形成的图案P和稀疏地形成的图案P的L－CD的变化存在差异，因此偏离了虚线L1。
这样，关于CR处理，晶片W的形成于SiO2膜的图案P存在疏密时，即使进行相同的处理，根据图案P的疏密，图案P的除去量有时也会发生变化。例如上述的“CR(10℃)：10sec”的CR处理中，稀疏地形成的图案P与致密地形成的图案P相比，蚀刻多；稀疏地形成的图案P与致密地形成的图案P相比，L－CD的变化变大。另外，CR处理的图案P的除去量根据形成反应层时的晶片W的温度，变化量也发生变化。
另外，在CR处理中，图案P的除去量因颗粒的数量或晶片W的状态而发生变化。因此，在CR处理中，为了除去颗粒或调整晶片W的状态，可以实施加热、等离子体处理等的预处理。
图8是表示实施方式所涉及的因有无预热而导致的CR处理中的图案变化的一个例子的图。图8的“无预热”显示了不实施预热而实施CR处理的情况。“有预热”显示了实施将晶片W加热至300℃的预热之后实施CR处理的情况。在图8的“初始”，显示了致密地形成的线状的图案P和稀疏地形成的线状的图案P的初始形状。另外，显示了线状的图案P的宽度作为L－CD。还显示了线状的图案P的LWR、LER。
图8的“10℃，10sec”显示了将形成反应层时的晶片W的温度设为10℃且将形成反应层的处理时间设为10秒而对初始形状的图案P实施CR处理时的图案P的形状、L－CD、LWR、LER。“50℃，120sec”显示了将形成反应层时的晶片W的温度设为50℃且将形成反应层的处理时间设为120秒而对初始形状的图案P实施CR处理时的图案P的形状、L－CD、LWR、LER。“90℃，120sec”显示了将形成反应层时的晶片W的温度设为90℃且将形成反应层的处理时间设为120秒而对初始形状的图案P实施CR处理时的图案P的形状、L－CD、LWR、LER。
图9是表示实施方式所涉及的不实施预热的CR处理中的L－CD的变化的一个例子的图。图9的下部显示了图8的“无预热”所示的不实施预热而实施CR处理时致密地形成的线状的图案P和稀疏地形成的线状的图案P的从初始形状的L－CD的变化(ΔCD)。另外，图9的图还显示了致密地形成的图案P和稀疏地形成的图案P的L－CD的变化和L－CD的变化的差。例如在将形成反应层时的晶片W的温度设为10℃时，稀疏地形成的图案P的ΔCD为13.054nm，致密地形成的图案P的ΔCD为7.366nm，ΔCD的差成为5.689nm。另外，在将形成反应层时的晶片W的温度设为50℃时，稀疏地形成的图案P的ΔCD为8.267nm，致密地形成的图案P的ΔCD为6.489nm，ΔCD的差成为1.779nm。另外，在将形成反应层时的晶片W的温度设为90℃时，稀疏地形成的图案P的ΔCD为－4.270nm，致密地形成的图案P的ΔCD为－2.143nm，ΔCD的差成为－2.127nm。其中，在将形成反应层时的晶片W的温度设为90℃时，ΔCD为负值，图案P的宽度稍微增加。
图10是表示实施方式所涉及的实施了预热的CR处理中的L－CD的变化的一个例子的图。图10的下部显示了图8的“有预热”所示的预热后实施CR处理时致密地形成的线状的图案P和稀疏地形成的线状的图案P的从初始形状的L－CD的变化(ΔCD)。另外，图10的图显示了致密地形成的图案P和稀疏地形成的图案P的L－CD的变化和L－CD的变化的差。例如在将形成反应层时的晶片W的温度设为10℃时，稀疏地形成的图案P的ΔCD为9.130nm，致密地形成的图案P的ΔCD为6.929nm，ΔCD的差成为2.201nm。另外，在将形成反应层时的晶片W的温度设为50℃时，稀疏地形成的图案P的ΔCD为8.030nm，致密地形成的图案P的ΔCD为8.033nm，ΔCD的差成为－0.003nm。另外，在将形成反应层时的晶片W的温度设为90℃时，稀疏地形成的图案P的ΔCD为－3.180nm，致密地形成的图案P的ΔCD为－1.676nm，ΔCD的差成为－1.504nm。
这样，CR处理根据形成反应层时的晶片W的温度，致密地形成的图案P和稀疏地形成的图案P的L－CD的变化量发生变化。另外，CR处理根据形成反应层时的晶片W的温度，致密地形成的图案P和稀疏地形成的图案P的L－CD的变化量的差发生变化。例如，CR处理以温度为50℃左右为分界，温度越低，稀疏地形成的图案P与致密地形成的图案P相比，L－CD的变化越大。另外，CR处理以温度为50℃左右为分界，温度越高，致密地形成的图案P和稀疏地形成的图案P的L－CD的变化越为同等程度。因此，CR处理通过控制形成反应层时的晶片W的温度，能够分别控制致密地形成的图案P和稀疏地形成的图案P的宽度。
另外，CR处理在实施了预热的情况下，致密地形成的图案P与稀疏地形成的图案P的ΔCD的差变小。并且，通过进行预热，ΔCD稳定，每次CR处理的误差变小，因此能够使图案P高精度地变化。
这样，CR处理通过控制形成反应层时的晶片W的温度，能够控制除去图案P的量。另外，CR处理通过控制形成反应层时的晶片W的温度，能够分别控制致密地形成的图案P和稀疏地形成的图案P的宽度。由此，本实施方式所涉及的基板处理设定晶片W的温度使得图案P的变化成为规定的变化量来实施CR处理，从而能够高精度地控制图案的形状。
其中，在本实施方式中，以图案P形成为线状的情况为例进行了说明，但并不限定于此。图案P可以为任意的形状。例如，图案P可以形成为矩形，也可以形成为椭圆形。即使是这样的图案P，根据与相邻的图案P的疏密，CR处理中的图案P的除去量也发生变化。
另外，本实施方式所涉及的基板处理可以将设定晶片W的温度的设定工序、形成反应层的形成工序和除去反应层的除去工序依次重复多个循环而实施。即，在基板处理中，可以将CR处理重复多个循环而实施。例如在基板处理中，设定晶片W的温度使得以除去量变少的方式来重复CR处理。由此，即使在1次CR处理中没有将图案P的形状控制为所希望的形状的情况下，通过多次实施CR处理，也能够将图案P的形状高精度地控制为所希望的形状。另外，例如在基板处理中，设定晶片W的温度使得除去量变多来重复CR处理，由此能够对图案P的形状进行较大地变更。另外，在基板处理中，将CR处理实施多个循环时，可以在多个循环里的一部分循环中，变更晶片W的温度的设定。例如，首先，设定晶片W的温度，使得除去量变多，对图案P进行较大地蚀刻。接着，可以设定晶片W的温度，使得除去量变少，以调整图案P成为目标形状的方式进行蚀刻。由此，能够以少的循环数将图案P的形状高精度地控制为所希望的形状。
另外，在本实施方式所涉及的基板处理中，以在晶片W上形成SiO2等含硅膜作为掩模的情况为例进行了说明，但并不限定于此。掩模并不限定于SiO2膜，也可以为SiN膜等硬掩模。例如，晶片W设置SiN等含硅膜作为掩模，可以在该含硅膜上形成图案P。
这样，本实施方式所涉及的基板处理能够高精度地控制图案P的形状，因此通过使用图案P作为掩模进行蚀刻，能够高精度地控制作为蚀刻对象的膜的形状。
接着，对本实施方式所涉及的基板处理的流程进行简单说明。图11是表示实施方式所涉及的基板处理的流程的一个例子的流程图。在实施基板处理时，晶片W由搬送机构进行搬送而提供给加热装置200和等离子体处理装置100。
首先，将计数器n初始化为1(步骤S10)。
接着，为了调整晶片W的状态，实施加热、等离子体处理、缓蚀剂(inhibitor)吸附等预处理(步骤S11)。例如，等离子体处理装置100从加热器电源112向加热器111供给电力，对晶片W进行预热。
接着，设定晶片W的温度使得图案P的变化成为规定的变化量(步骤S12)。例如，等离子体处理装置100控制从加热器电源112向加热器111供给的电力而控制加热器111的发热量，将晶片W的温度控制在与图案P的形状的控制方式对应的100℃以下的规定温度。例如在晶片W的温度为50℃左右的情况下，与晶片W的温度为低于50℃的温度(例如10℃)的情况相比，SiO2膜的除去量变小。对SiO2膜一点一点地进行蚀刻时，将晶片W的温度控制在50℃左右。另外，例如形成于晶片W的图案P存在疏密时，晶片W的温度为50℃左右的情况与晶片W的温度为低于50℃的温度(例如10℃)的情况相比，疏密的图案P的L－CD的变化(ΔCD)的差变小。高精度地控制疏密的图案P的L－CD时，将晶片W的温度控制在50℃左右。另外，也可以在每个循环中对晶片W的温度进行变更。
接着，在晶片W的表层形成反应层(步骤S13)。例如，等离子体处理装置100从气体供给部120导入NF3气体、NH3气体、Ar气体等用于CR处理的各种气体，并生成等离子体。由此，在晶片W上形成AFS的层。
接着，加热晶片W，使反应层(AFS)升华，从而除去反应层(步骤S14)。例如，将晶片W搬送至加热装置200，利用加热装置200将晶片W加热至高于100℃的规定温度(例如300℃)。由此，从晶片W除去反应层。
对计数器n的值是否成为规定的循环数N进行判定(步骤S15)。循环数N根据利用CR处理实施蚀刻的次数而确定。
计数器n的值不是循环数N时(步骤S15：No)，将计数器n的值加1(步骤S16)，向上述的步骤S12转移。
另一方面，计数器n的值成为循环数N时(步骤S15：Yes)，结束处理。
另外，基板处理还可以包括对晶片W进行蚀刻的蚀刻处理。蚀刻处理在将图案P的形状控制为所希望的状态后施行。例如，基板处理在计数器n的值成为循环数N(步骤S15：Yes)时，实施蚀刻处理。
对包括蚀刻处理的基板处理的一个例子进行说明。图12是表示实施方式所涉及的基板处理的一个例子的图。如图12(A)所示，晶片W在作为基底的硅(Si)层30上形成有SiN层31作为蚀刻对象的膜在。SiN层31上形成有由SiO2等含Si膜32形成的图案。其中，该图案具有致密地形成的图案P1和稀疏地形成的图案P2。在一个例子中，图案P1和图案P2以相同的宽度形成。设定晶片W的温度使得图案P1、P2的变化分别成为规定的变化量。例如与图案P1相比，使图案P2的除去量变多时，将晶片W的温度设定得较低(例如10℃)。另一方面，在疏密图案中，通过使晶片W的温度高于10℃(例如50℃左右)，能够使除去量成为同等程度。
导入NF3气体、NH3气体、Ar气体等各种气体，生成等离子体，在晶片W上形成反应层。图12(B)显示了形成反应层33后的状态。图案P1、P2形成有反应层33。
然后，向晶片W供给能量(例如加热)，除去反应层33。图12(C)显示了除去反应层33后的状态。使形成反应层33时的晶片W的温度成为10℃时，与致密地形成的图案P1的除去量相比，稀疏地形成的图案P2的除去量变多。因此，图案P2的宽度比图案P1的宽度变窄。这样，实施方式所涉及的基板处理通过控制形成反应层33时的晶片W的温度，能够分别控制致密地形成的图案P1和稀疏地形成的图案P2的宽度(CD)。另外，在基板处理中，例如通过以使除去量变少的方式控制形成反应层33时的晶片W的温度，能够高精度地控制图案P1、P2的形状。
使用含Si膜32作为掩模，对晶片W的SiN层31进行蚀刻。图12(C)显示了对SiN层31进行蚀刻后的状态。沿着图案P1、P2对SiN层31进行蚀刻。实施方式所涉及的基板处理能够高精度地控制图案P1、P2的形状，因此能够高精度地控制蚀刻后的SiN层31的形状。
如上所述，在本实施方式所涉及的基板处理中，提供表层形成有图案P的基板(晶片W)。接着，在基板处理中，设定基板的温度使得图案P的变化成为规定的变化量。接着，在基板处理中，在基板的表层形成与温度相对应的厚度的反应层。接着，在基板处理中，向基板供给能量，除去反应层。由此，本实施方式所涉及的基板处理能够高精度地控制图案P的形状。
另外，在基板处理中，将基板的温度的设定、反应层的形成和反应层的除去依次重复多个循环。由此，本实施方式所涉及的基板处理能够将图案P的形状控制为所希望的形状。
另外，在基板处理中，在多个循环中的一部分循环中，变更基板的温度的设定。由此，本实施方式所涉及的基板处理在将蚀刻实施多个循环时能够改变一部分循环的除去量。
另外，基板疏密地形成有图案P。在基板处理中，通过控制基板的温度的设定，控制致密地形成的图案P和稀疏地形成的图案P的图案宽度。由此，本实施方式所涉及的基板处理能够高精度地控制致密地形成的图案P和稀疏地形成的图案P的形状。
另外，基板在含Si膜上形成图案P。在基板处理中，将基板的温度设定为100℃以下的图案的变化成为规定的变化量的温度，在基板的表层形成(NH4)2SiF6作为反应层，将基板加热至高于100℃的温度，除去反应层。由此，本实施方式所涉及的基板处理能够高精度地控制含Si膜上所形成的图案P的形状。
以上，对实施方式进行了说明，但本发明所公开的实施方式在所有方面都应被认为是例示而不是限制。实际上，上述的实施方式可以利用各种方式实现。另外，还可以不脱离请求保护的范围以及其主旨，而以各种方式对上述的实施方式进行省略、置换、变更。
例如在实施方式中，以处理对象的基板为半导体晶片的情况为例进行了说明，但并不限定于此。处理对象的基板也可以为玻璃基板等其他的基板。
另外，在上述的实施方式所涉及的等离子体处理装置100中，以在载置晶片W的载置台110的全部载置面设置1个加热器111并控制晶片W的温度的情况为例进行了说明，但并不限定于此。可以将载置台110的载置面分割成多个区域，在各区域设置加热器111，针对每个区域控制晶片W的温度。载置台110的载置面可以被分割成同心圆状，还可以在周向上被分割。图13是表示实施方式所涉及的载置台的载置面的区域分割的一个例子的图。图13中显示了载置台110的载置面115。晶片W载置于载置面115。载置面115被分割成多个区域116。在图13的例子中，载置面115被分割成同心圆状，并且在周向上被分割。这样，通过将载置面115分割成多个区域116，针对每个区域116控制晶片W的温度，能够针对与各区域116相对应的晶片W的区域控制图案P的形状。
另外，在实施方式中，以将等离子体处理装置100作为ICP型等离子体处理装置的情况为例进行了说明，但并不限定于此。等离子体处理装置100可以为任意形式的等离子体处理装置。例如，等离子体处理装置100可以为电容耦合型平行平板的等离子体处理装置。另外，等离子体处理装置100也可以为微波等离子体、磁控管等离子体、将远程源所生成的等离子体经由配管等供给处理室102的远程源型等的等离子体处理装置。
另外，在实施方式中，以利用加热器进行晶片W的加热的情况为例进行了说明，但并不限定于此。例如，在加热晶片W时，可以使用任意的加热方式。例如，可以利用等离子体、红外线灯、电子射线照射等加热晶片W。
另外，在实施方式中，以利用等离子体处理装置100和加热装置200实施基板处理的情况为例进行了说明，但并不限定于此。实施方式所涉及的基板处理也可以将等离子体处理装置100、加热装置200以外的装置组合而实施。

Claims (5)

1.一种基板处理方法，其特征在于，包括：
提供在表层形成有图案的基板的工序；
设定所述基板的温度使得所述图案的变化达到规定的变化量的设定工序；
在所述基板的表层形成与所述温度相对应厚度的反应层的形成工序；和
向所述基板供给能量而除去所述反应层的除去工序。
2.如权利要求1所述的基板处理方法，其特征在于：
将所述设定工序、所述形成工序和所述除去工序依次重复多个循环。
3.如权利要求2所述的基板处理方法，其特征在于：
多个循环里，在一部分循环的所述设定工序中，变更所述基板的温度的设定。
4.如权利要求1～3中任一项所述的基板处理方法，其特征在于：
在所述基板，疏密地形成图案，
所述设定工序通过控制所述基板的温度的设定，控制致密地形成的图案和稀疏地形成的图案的图案宽度。
5.如权利要求1～4中任一项所述的基板处理方法，其特征在于：
所述基板在含Si膜上形成图案，
所述设定工序将所述基板的温度设定为100℃以下的、使所述图案的变化达到规定的变化量的温度，
在所述基板的表层形成(NH4)2SiF6作为反应层，
将所述基板加热至高于100℃的温度，除去所述反应层。
CN201911249113.4A 2018-12-14 2019-12-09 基板处理方法 Pending CN111326414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018234699A JP7169866B2 (ja) 2018-12-14 2018-12-14 基板処理方法
JP2018-234699 2018-12-14

Publications (1)

Publication Number Publication Date
CN111326414A true CN111326414A (zh) 2020-06-23

Family

ID=71072856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911249113.4A Pending CN111326414A (zh) 2018-12-14 2019-12-09 基板处理方法

Country Status (5)

Country Link
US (1) US11264236B2 (zh)
JP (1) JP7169866B2 (zh)
KR (1) KR20200074032A (zh)
CN (1) CN111326414A (zh)
TW (1) TWI818125B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7415594B2 (ja) * 2020-01-24 2024-01-17 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) * 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
CN102254813A (zh) * 2008-02-12 2011-11-23 东京毅力科创株式会社 等离子体蚀刻方法
JP2013093512A (ja) * 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
CN105390372A (zh) * 2014-09-02 2016-03-09 东京毅力科创株式会社 基板处理方法和基板处理装置
US20160079073A1 (en) * 2014-09-11 2016-03-17 Hitachi High-Technologies Corporation Plasma processing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382725B1 (ko) * 2000-11-24 2003-05-09 삼성전자주식회사 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
US6852584B1 (en) * 2004-01-14 2005-02-08 Tokyo Electron Limited Method of trimming a gate electrode structure
JP4197691B2 (ja) * 2005-06-21 2008-12-17 株式会社東芝 半導体装置の製造方法
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
JP5140608B2 (ja) 2009-01-16 2013-02-06 株式会社アルバック 真空処理装置及び真空処理方法
US9595452B2 (en) * 2015-05-27 2017-03-14 Lam Research Corporation Residue free oxide etch
JP6827287B2 (ja) * 2016-09-28 2021-02-10 株式会社日立ハイテク プラズマ処理装置の運転方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254813A (zh) * 2008-02-12 2011-11-23 东京毅力科创株式会社 等离子体蚀刻方法
JP2009267111A (ja) * 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2013093512A (ja) * 2011-10-27 2013-05-16 Elpida Memory Inc 半導体装置の製造方法
CN105390372A (zh) * 2014-09-02 2016-03-09 东京毅力科创株式会社 基板处理方法和基板处理装置
US20160079073A1 (en) * 2014-09-11 2016-03-17 Hitachi High-Technologies Corporation Plasma processing method
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Also Published As

Publication number Publication date
TW202029337A (zh) 2020-08-01
JP2020096137A (ja) 2020-06-18
KR20200074032A (ko) 2020-06-24
JP7169866B2 (ja) 2022-11-11
US20200194257A1 (en) 2020-06-18
TWI818125B (zh) 2023-10-11
US11264236B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
TWI657499B (zh) 蝕刻方法
TWI781309B (zh) 被加工物之處理方法
TWI806323B (zh) 被處理體的處理系統、方法及裝置
US11735423B2 (en) Workpiece processing method
CN111326414A (zh) 基板处理方法
CN113169066B (zh) 基片处理方法和基片处理系统
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
TWI821386B (zh) 基板處理方法
TWI759348B (zh) 被處理體之處理方法
US11114304B2 (en) Substrate processing method
KR20210097045A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
WO2024143125A1 (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination