TWI648786B - 蝕刻方法及蝕刻裝置 - Google Patents

蝕刻方法及蝕刻裝置 Download PDF

Info

Publication number
TWI648786B
TWI648786B TW106129551A TW106129551A TWI648786B TW I648786 B TWI648786 B TW I648786B TW 106129551 A TW106129551 A TW 106129551A TW 106129551 A TW106129551 A TW 106129551A TW I648786 B TWI648786 B TW I648786B
Authority
TW
Taiwan
Prior art keywords
etching
titanium nitride
nitride film
etching method
reaction layer
Prior art date
Application number
TW106129551A
Other languages
English (en)
Other versions
TW201826378A (zh
Inventor
篠田和典
酒井哲
伊澤勝
三好信哉
小林浩之
高妻豊
石川健治
堀勝
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW201826378A publication Critical patent/TW201826378A/zh
Application granted granted Critical
Publication of TWI648786B publication Critical patent/TWI648786B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

目的在於提供藉由晶圓面內方向或圖案深度方向中的高的均勻性，以及原子層級的高加工尺寸控制性對氮化鈦膜進行蝕刻加工的方法。 　　對氮化鈦膜進行蝕刻的方法中，具有：對表面之至少一部分具有氮化鈦膜(321)的基材(322)，供給包含氫及氟的反應種(223)的第一工程(S102)；及對基材進行真空加熱(125)，而將在第一工程形成於氮化鈦膜之表面的表面反應層(324)除去的第二工程(S103)。

Description

蝕刻方法及蝕刻裝置
[0001] 本發明關於氮化鈦膜之蝕刻方法及蝕刻裝置。
[0002] 受到以智慧型手機為代表的行動設備之普及影響，半導體元件之高集積化正進行。在記錄用半導體之領域中，將記憶格朝三維方向多段積層的三維(3D)NAND快閃記憶體開始量產，該記憶體積層數為48層。又，在邏輯用半導體之領域中，具有三維構造的FinFET(鰭式場效電晶體(Fin Field Effect Transistor)正成為主流。FET之閘極長度穩健地縮小，閘極長度進入10nm世代的時代之到來亦被期待著。 　　[0003] 如此般，伴隨著元件構造之三維化與加工尺寸之微細化進展，元件製造過程中，兼具備相對於底層膜的高的選擇性與等向性((Isotropic))以及原子層級的高加工尺寸控制性的蝕刻技術之必要性增加。 　　[0004] 習知上，作為高選擇且等向性的蝕刻技術被廣泛使用者有使用氫氟酸與氟化銨之混合水溶液的二氧化矽之蝕刻、或使用熱磷酸的氮化矽之蝕刻、使用氨水與過氧化氫與水之混合物的氮化鈦膜之蝕刻等之濕式蝕刻技術。但是，使用藥液的彼等習知濕式蝕刻技術中，伴隨著圖案之微細化而存在沖洗液之表面張力引起的圖案崩壞成為顯著化的問題。 　　[0005] 例如在使用矽之高深寬比圖案的之情況下，欲縮窄圖案間隔時，因沖洗液乾燥時之表面張力而開始崩壞的圖案間隔之界限值，被報告為與深寬比之平方呈比例變大。因此不使用藥液而對各種膜進行等向性蝕刻的製程手法之開發被強烈期待著。 　　[0006] 氮化鈦作為閘極電極或擴散阻障金屬或者硬質遮罩的材料被廣泛利用於半導體元件製造過程。因此次世代之半導體元件製造過程中，要求兼具備高的選擇性與等向性以及原子層級的高加工尺寸控制性的氮化鈦之蝕刻技術。 　　[0007] 作為習知之不使用藥液的等向性的氮化鈦之蝕刻技術，於專利文獻1公開將基板設為50℃~900℃之溫度，使用電漿將含氟或氯的自由基進行供給，據此而以大於80nm/分的蝕刻速度對氮化鈦進行等向性蝕刻的手法。 [先前技術文獻] [專利文獻] 　　[0008] 　　[專利文獻1]特開2006-35213號公報
[發明所欲解決之課題] 　　[0009] 今後，例如次世代3D-NAND快閃記憶體之閘極電極加工中，在對高深寬比之微細溝內所填埋的氮化鈦膜進行橫向蝕刻而行電性分離的工程中，可以推知會要求對氮化鈦膜實施等向性且原子層級之控制性的蝕刻技術。於此，本發明人等，作為一例而對例如圖9所示的構造體適用專利文獻1之電漿蝕刻技術之情況進行檢討。結果如圖9所示。圖9表示使用習知電漿蝕刻的情況下之晶圓斷面構造之變化的概略圖，左圖表示形成於多結晶矽膜330之溝內的，在氮化鈦膜321與二氧化矽膜371之積層膜形成有高深寬比之溝的狀態(S901)，中圖表示為了對氮化鈦膜321進行蝕刻而供給含氟或氯的自由基(反應種)223生成反應生成物281而除去氮化鈦膜的狀態(S902)，右圖表示停止氮化鈦膜之蝕刻的狀態(S903)。又，多結晶矽膜330形成於二氧化矽膜371之上，於多結晶矽膜之表面形成有二氧化矽膜371。 　　[0010] 如圖9之中圖所示，在以氮化鈦膜321與二氧化矽膜371交替積層而成的高深寬比之溝內中，僅對氮化鈦膜321進行橫向蝕刻時，係在上升溫度之狀態下連續地進行蝕刻，因此在氮化鈦膜321之表面不生成表面反應層，通過反應生成物281之連續地脫離，連續地進行蝕刻。該情況下，反應種223在圖案開口部附近被消耗而使到達圖案下部之較深區域的反應種223之量變少。因此蝕刻量之分布反映反應種223之分布成為不均勻，圖案開口部附近之蝕刻量變大，圖案之較深部分之蝕刻量變小。其結果推測出，習知連續性蝕刻技術中，蝕刻量在圖案之深度方向生成大的分布，受到蝕刻量之尺寸控制性影響導致元件良品率降低。亦即，習知氮化鈦之等向性蝕刻技術中，氮化鈦之蝕刻例如以大於80nm/分之蝕刻速度連續地進行，蝕刻量通過電漿處理時間進行控制。因此難以通過原子層級的高加工尺寸控制性對蝕刻量進行控制。又，蝕刻量反映自由基之分布而成為不均勻，晶圓面內方向或圖案深度方向中的蝕刻量之均勻性降低，推知習知氮化鈦之連續性電漿蝕刻技術中對於次世代以後之元件製造中的適用工程有所限制。 　　[0011] 本發明之目的在於提供一種可以通過原子層級的高加工尺寸控制性對蝕刻量進行控制，而且晶圓面內方向或圖案深度方向中的蝕刻量之均勻性高的氮化鈦膜之蝕刻方法以及蝕刻裝置。本發明之上述目的與新規的特徵可由本說明書之記述及添付圖面明瞭。 [解決課題之手段] 　　[0012] 為達成上述目的，例如採用申請專利範圍記載之構成與處理順序。 　　[0013] 本案包含解決上述課題的複數個手段，例如在對氮化鈦膜進行蝕刻的蝕刻方法中，其特徵為具有：對在表面之至少一部分具有氮化鈦膜的基材供給包含氫及氟的反應種之第一工程；及 　　對上述基材進行真空加熱，將在上述第一工程於上述氮化鈦膜之表面生成的表面反應層除去的第二工程。 　　[0014] 又，一種蝕刻方法，其特徵為：以第一工程與第二工程之組合作為1循環，該第一工程係對在表面之至少一部分具有氮化鈦膜的基材供給包含氫、氧及氟的反應種者；該第二工程係對上述基材進行真空加熱而將在上述第一工程於上述氮化鈦膜之表面生成的表面反應層除去者，重複進行複數次循環而對上述氮化鈦膜進行蝕刻。 　　[0015] 又，對氮化鈦膜進行蝕刻的蝕刻裝置中，其特徵為具有： 　　處理室； 　　被處理體，設於上述處理室內，在表面之至少一部分具有氮化鈦膜； 　　載台，用於載置上述被處理體； 　　電漿源，對上述處理室供給包含氫及氟的自由基； 　　真空泵，對上述處理室進行減壓；及 　　加熱手段，為了將基於上述包含氫及氟的自由基而形成於上述氮化鈦膜之表面的表面反應層除去而對上述被處理體進行加熱。 [發明之效果] 　　[0016] 以下簡單說明本案揭示的發明之中代表性者所能獲得的效果。依據本發明可以提供在晶圓面內方向或圖案深度方向中具有高的均勻性，且能以原子層級的高加工尺寸控制性對氮化鈦膜進行蝕刻加工的技術(氮化鈦膜之等向性原子層級蝕刻技術)。
[0018] 發明人等嘗試了使用各種氣體進行氮化鈦膜之蝕刻。其結果發現，(1)藉由對氮化鈦膜供給含有氟及氫的反應種，於其表面形成不揮發性膜(表面反應層)，(2)該表面反應層之生成量具有自己飽和性，(3)該表面層藉由加熱被除去。本發明係基於該新的見解而生成者。具體而言，藉由進行對氮化鈦膜之表面供給含有氟及氫的反應種來形成表面反應層，及藉由進行對該表面反應層加熱而將其除去，或者藉由重複進行形成與除去，可以僅蝕刻所要量的氮化鈦膜。 　　[0019] 依據本案發明之蝕刻技術，基於進行具有自己飽和性的處理，因此晶圓面內方向及圖案深度方向之蝕刻量中的均勻性變高。又，一次之循環所除去的氮化鈦之膜厚，係具有原子層級之一定之厚度，總計之蝕刻量係由重複進行的循環處理之次數決定，因此可以利用原子層級之加工尺寸精度精密地控制蝕刻量。亦即，可以實現氮化鈦膜之原子層級蝕刻。 　　[0020] 又，於此，將各工程具有自己飽和性的表面反應層之形成工程與除去工程之循環式重複所形成的蝕刻方法稱為原子層級蝕刻。該用語雖使用「原子層」之文字，但不限定於每一循環之蝕刻量為1原子層般狹義的原子層蝕刻，即使每一循環之蝕刻量為奈米之等級，但各工程相對於處理時間等具有自己飽和的傾向時，亦使用該名稱。又，表現同一意義時，亦有使用「Digital etching」、「自己飽和性循環蝕刻」、「原子層蝕刻」等之其他用語之情況。 　　[0021] 以下，使用圖面並依據實施例詳細說明本發明。又，說明實施例之全部圖中，針對具有相同之功能者附加相同之符號並省略重複說明。又，以下之實施例之說明的圖面中，為了方便理解構成，因此於平面圖中亦有附加剖面線之情況。 [實施例1] 　　[0022] 使用圖1~圖7說明第1實施例。本實施例係使用藉由NF3 氣體與H2 氣體之電漿生成的反應種對矽晶圓上之氮化鈦膜進行等向性原子層級蝕刻的例。 　　[0023] 圖1表示本實施例的蝕刻裝置之構成之概略的斷面圖。本裝置具備：設於處理室101之內部的晶圓載台102；在處理室101之上部隔著石英玻璃103被設置的燈管單元104；燈管單元內具備的紅外線燈管105；及設於燈管單元104之上部的電漿源106。處理室101與石英玻璃103以及燈管單元104，係藉由O型環等之真空密封手段形成為氣密構造之構成，藉由透過可變電導閥107連接的真空泵108進行排氣。又，本裝置設有包含儲氣瓶109或閥110的氣體供給手段，儲氣瓶109所供給的氣體透過閥110被導入電漿源106。導入的氣體經由電漿源106活化而生成自由基，包含所生成的自由基的各種反應種通過氣體導入管111被供給至處理室101。 　　[0024] 電漿源106具備線圈狀天線112，高頻電源113之輸出被連接於供電點114，藉由接地點115進行接地。又，晶圓載台102通過循環器116及冷卻管117進行冷卻。又，雖未圖示，為能有效地冷卻晶圓318，在晶圓318之背面與晶圓載台102之間設置氦氣體之供給機構。 　　[0025] 上述處理室101之材質較佳為，具有良好的抗電漿性，且對晶圓不容易發生重金屬污染或異物污染的材質。例如以表面實施了陽極氧化處理的鋁等為較佳。或者是在鋁之基材上噴鍍釔、氧化鋁、二氧化矽等之材質者亦可。又，處理室101之壓力，藉由與處理室101連接的可變電導閥107及真空泵108，在流通所要流量之處理氣體的狀態下，可以保持為固定。又，晶圓載台102之材質以表面實施陽極氧化處理的鋁等為較佳。 　　[0026] 在上述處理室101之上部具備透過O型環等之真空密封手段與處理室101保持於氣密狀態而設置的石英玻璃103。石英玻璃103以使用高透光率的素材為較佳。例如以使用高純度的原料，以氫氧焰熔融處理的超高純度熔融石英玻璃等為較佳。又，於石英玻璃103連接有作為整流手段的氣體導入管111，可以將被電漿源106活化的反應種供給至處理室101。又，整流手段之形狀係依據變化對處理室101之自由基之供給形態之目的而適當選擇者。例如藉由使用圓盤狀的噴淋板或甜甜圈狀之導入管，可以均勻性良好地將自由基導入真空腔室內。此時，作為整流手段之材質以抗電漿性較高，不容易發生異物或污染的材質即熔融石英或釔燒結體為較佳。 　　[0027] 於上述石英玻璃103之上部設置具備晶圓加熱用之紅外線燈管105的燈管單元104。作為紅外線燈管105可以使用鹵素燈等。又，本實施例中說明使用紅外線燈管作為晶圓加熱之手段的例，但亦可以使用電阻加熱加熱器等其他加熱手段。 　　[0028] 連接於電漿源106的高頻電源113之頻率可以在400kHz至40MHz之間適當選擇，本實施例中使用13.56 MHz。又，本高頻電源113具備未圖示的頻率匹配功能。亦即，本高頻電源113可以在相對於中心頻率13.56 MHz±5%至±10%之範圍內變化輸出頻率，而且具有對頻率實施回授控制的功能，以使在高頻電源113之輸出部被監控的進行波電力Pf 與反射波電力Pr 之比率Pr /Pf 變小。 　　[0029] 為了對晶圓供給含有氟及氫的反應種，供給至電漿源106的氣體之種類可以使用含有氟的氣體與含有氫的氣體之組合、或者含有氟與氫之雙方的氣體、或者以其他氣體稀釋彼等而成的混合氣體。 　　[0030] 作為含有氟的氣體之例可以舉出HF、NF3 、CF4 、CHF3 、CH2 F2 、CH3 F、C2 F6 、C4 F8 、SF6 等。又，作為含有氫的氣體之例可以舉出HF、H2 、H2 O、NH3 、CH4 、CHF3 、CH2 F2 、CH3 F等。又，作為含有氟與氫之雙方的氣體可以舉出HF、CHF3 、CH2 F2 、CH3 F等。又，於彼等之氣體可以添加Ar或He、N2 、O2 等其他氣體適當進行稀釋。 　　[0031] 作為具體的組合例有NF3 /NH3 、CH2 F2 /H2 、CF4 /H2 /Ar、CHF3 /O2 、CH2 F2 /O2 、CH2 F2 /N2 、NF3 /NH3 /O2 等。本實施例中使用NF3 /H2 ，但亦可以使用其他組合。 　　[0032] 圖2所示概略圖係表現本實施例的氮化鈦膜之蝕刻方法中的處理順序者，表示本蝕刻之各工程中的晶圓斷面構造之變化。本實施例中，首先於矽層(矽基體)322之上形成氮化鈦膜321(步驟S101)。接著，對該氮化鈦膜321供給包含氫及氟之自由基的反應種223，使與上述氮化鈦膜321表面起化學反應而形成以六氟鈦酸銨(Ammonium Hexafluorotitanate)為主要成分的表面反應層324(步驟S102，第一工程)。接著，藉由照射紅外光125等之手段將表面反應層加熱至100℃以上，使表面反應層324熱分解，使分解生成物226揮發而從氮化鈦膜之表面被除去(步驟S103，第二工程)。將彼等之形成表面反應層324的第一工程與除去表面反應層324的第二工程之組合作為一循環，在總計之蝕刻量成為目標值的次數內重複循環而進行蝕刻。 　　[0033] 又，本實施例中使用，不含氯的氣體系統。其理由為，若使用含氯的氣體，則生成高揮發性的氯化鈦作為反應生成物，成為在表面無殘留反應生成物而進行連續蝕刻，因此無法進行控制性高的循環蝕刻。 　　[0034] 圖3所示概略圖係表現本實施例的氮化鈦膜之蝕刻方法中的順序者，表示本蝕刻之各工程中的裝置參數之變化。於此示出處理氣體流量、高頻電源電力、紅外線燈管電力、背面He流量及晶圓表面溫度之循環蝕刻時的時間變化。以下，使用圖1~圖3詳細說明本實例的氮化鈦膜之循環蝕刻。 　　[0035] 首先，藉由未圖示的晶圓搬送裝置將形成有待蝕刻的氮化鈦膜的晶圓318從晶圓搬送口119搬入使其載置於晶圓載台102之上。此時，晶圓載台102之溫度藉由循環器116及冷卻管117控制於10℃，晶圓溫度被冷卻至10℃。之後，關閉晶圓搬送口119將處理室101維持於氣密狀態下，處理室101透過真空泵108並經由可變電導閥107進行排氣。 　　[0036] 另一方面，於電漿源106被供給NF3 氣體與H2 氣體並且由高頻電源113將高頻電力供給至線圈狀天線112，形成電漿120。此時，NF3 氣體之流量為20sccm，H2 氣體之流量為40sccm。NF3 與H2 形成的原料氣體被電漿120活化而成為包含氟自由基或氫自由基、弗化氫等的反應種223並由氣體導入管111流入處理室101。流入處理室101的包含氫或氟的反應種223均勻地擴散至處理室101之整體，被吸付於晶圓載台102上載置的晶圓318之全面。 　　[0037] 吸付於晶圓318的反應種223與晶圓318表面之氮化鈦膜321起反應，形成混合有氫、氮、氟、鈦之表面反應層324。該表面反應層324係以氮-氫鍵結或鈦-氟鍵結為主體的反應生成物，使用鋁之Kα線透過X線光電子分光法測定之情況下，氮1s光譜之鍵結能在402±2eV附近具有峰值為其大的特徵。 　　[0038] 圖4表示使用鋁之Kα線透過X線光電子分光法對形成有表面反應層324的氮化鈦膜321進行分析之情況的氮1s之光電子光譜。除了在作為底層而存在的未反應之氮化鈦膜327引起的鍵結能396eV附近被觀察到的峰值以外，在鍵結能402±2eV附近亦觀察到氮-氫鍵結之存在所呈現的表面反應層324引起的峰值。該表面反應層324的主要成分為銨鹽，推測為例如六氟鈦酸銨。 　　[0039] 又，該表面反應層324之典型的組成雖推測為六氟鈦酸銨，但依存於所使用的反應種之組成或反應時間而推測為有成為單體之氫、單體之氟或者NH3 、TiF4 等混合有氫、氮、氟、鈦之各種鍵結狀態的狀態之情況，或者亦有氮化鈦膜之表面氧化物等引起的包含稍許之氧的情況。又，於此所示鍵結能之值，係以初期樣本之表面觀察到的表面污染碳引起的碳1s峰值之位置作為284.5eV而進行校正之值。 　　[0040] 圖5表示表面反應層324引起的402±2eV之峰值強度對於電漿處理時間之依存性的曲線圖。電漿處理時間係指開始供給高頻電力起之經過時間。如圖5所示，表面反應層324引起的402±2eV之峰值強度伴隨電漿處理時間之經過而增大而顯示飽和傾向，在電漿處理時間為10秒以上時成為大致一定。 　　[0041] 如此般，反應生成物之生成量持有自己飽和性的性質係和金屬表面或矽表面之自然氧化現象即為相似。如此般，表面反應層之形成存在自己飽和性，因此藉由進行飽和所要的時間以上之電漿處理，可以將每一循環生成的表面反應層324之生成量(膜厚)設為一定。又，本實施例中，表面反應層324之生成量到達飽和需要10秒，然而按照電漿源與晶圓之距離或基板溫度等之裝置參數，到達飽和所要的時間會變化。 　　[0042] 表面反應層之生成到達飽和所必要的電漿處理時間經過之後，停止基於閥110的原料氣體之供給，而且亦停止對電漿源106之高頻電力供給。又，殘留於處理室101的氣體藉由可變電導閥107及真空泵108進行排氣。 　　[0043] 接著，點亮紅外線燈管105，對晶圓318之表面實施真空加熱。此時照射時間設為10秒，晶圓表面之最大到達溫度設為150℃，壓力設為1×10-3 Pa。 　　[0044] 該工程係使作為表面反應層而生成的六氟鈦酸銨分解為四氟化鈦(圖2中將氟元素之一部分省略)或氨、氟化氫並昇華的反應。該昇華反應在越高溫低壓越有利。發明人發現為了引起該昇華反應，100℃以上為必要，而且100Pa以下為必要。 　　[0045] 又，本實施例中，晶圓表面之最大到達溫度設為150℃，真空度設為1×10-3 Pa，但在最大到達溫度為100℃以上之溫度區域中適當地設定為適當的值即可。典型的溫度範圍為100℃~250℃。典型的加熱時之壓力為1×10-5 ~100Pa。 　　[0046] 圖6表示在真空度1×10-3 Pa中，以各種溫度進行1分鐘加熱之情況的表面反應層324引起的402±2eV之峰值強度之變化的曲線圖。發現表面反應層324引起的402±2eV之峰值強度，在加熱溫度為100℃前後急速降低，在150℃加熱之情況下消失。藉由進行真空加熱，在100℃~250℃之半導體元件製作工程中可以適用的較低溫度可以使表面反應層揮發。又，藉由設為250℃以下可以縮短冷卻時間，因此可以提升蝕刻工程中的處理能力(Throughput)。該效果在循環數越多時越顯著。又，形成表面反應層時之溫度，以設為表面反應層未被除去的極低的溫度(例如小於50℃)為較佳。 　　[0047] 又，進一步說明加熱時之壓力。在100Pa時發現100℃昇華，但上升至500Pa時昇華溫度成為350℃左右。配線層之製程溫度為400℃以下通常為350℃左右，就製程溫度之觀點而言處理壓力為500Pa以下為較佳，考慮到碳硬質遮罩等之熱耐性較弱的材料亦能使用而以100Pa以下為較佳。加熱時之壓力為越低越佳，10Pa以下為更佳，0.1Pa以下為再更佳。但是，考慮到排氣設備之成本增加或排氣時間之長時間化則以設為1×10-5 Pa以上為較佳。 　　[0048] 圖7表示藉由到達溫度150℃之燈管加熱除去表面反應層之情況下，表面反應層324引起的402±2eV之峰值強度對於加熱時間之變化的曲線圖。可知藉由照射紅外光125對晶圓表面進行加熱，則顯現表面反應層之殘存量的402±2eV之峰值強度減少，在加熱時間10秒時完全消滅。該加熱工程中，僅晶圓表面生成的表面反應層324被分解揮發，存在於表面反應層324之下部的未反應之氮化鈦膜327完全無變化，因此可以僅除去表面反應層324部分。因此，除了形成表面反應層324的第一工程以外，除去表面反應層324的第二工程亦具有自己飽和性。 　　[0049] 又，於該加熱工程之際，晶圓318雖被載置於晶圓載台102之上的狀態，但停止為了提高晶圓背面之熱傳導而使用的氦氣體之供給，而使晶圓表面之溫度快速上升。又，本實施例中係將晶圓318保持載置於晶圓載台102之上之狀態下進行處理，亦可以使用升降銷等在晶圓與晶圓載台無熱接觸之狀態下照射紅外光。除去表面反應層324所必要的加熱時間經過之後，關掉紅外線燈管105，使用真空泵108對處理室101之殘留氣體進行排氣。 　　[0050] 之後，再度開始未圖示的氦氣體之供給以提高晶圓318與晶圓載台102之熱傳導，晶圓溫度藉由循環器116及冷卻管117冷卻至10℃，結束第1循環之處理。 　　[0051] 如以上依據藉由供給包含氟及氫之自由基的反應種223來形成表面反應層324的第一工程，及藉由加熱使表面反應層324被分解除去的第二工程，可以藉由蝕刻除去氮化鈦膜表面之一定量。本實施例中，1循環中的氮化鈦膜表面之蝕刻量為0.5nm。因此需要蝕刻1.5nm的本實施例中重複3次上述循環，而結束蝕刻。 　　[0052] 依據本實施例之蝕刻技術，形成表面反應層324的第一工程，與除去表面反應層324的第二工程均具有自己飽和的性質，因此一次之循環結束時之氮化鈦膜表面之蝕刻量，不受晶圓之面內方向、深度方向之位置影響而成為一定。因此即使基於晶圓上之位置或深度方向之位置導致自由基密度變化之情況下，蝕刻量亦無變大為必要以上或變為不足，蝕刻量可以均勻化。又，總計之蝕刻量由循環之重複次數決定，成為每一循環之蝕刻量之整數倍。基於彼等之結果，和習知連續性電漿處理的蝕刻比較，依據本實施例之蝕刻技術可以大幅提升和蝕刻量之尺寸控制性相關的良品率。 　　[0053] 依據以上本實施例，可以提供藉由晶圓面內方向或圖案深度方向中的高的均勻性、以及原子層級的高加工尺寸控制性對氮化鈦膜進行蝕刻加工的技術(氮化鈦膜之等向性原子層級蝕刻技術)。又，藉由使用不含氯的氣體系統，可以在氮化鈦膜之表面穩定地形成表面反應層。 [實施例2] 　　[0054] 使用圖8、圖10~圖12說明實施例2。又，記載於實施例1但未記載於本實施例之事項除非有特別事宜以外均適用於本實施例。本實施例說明使用CF4 /H2 /CO2 電漿針對矽晶圓上的氮化鈦膜相對於矽層或二氧化矽膜進行選擇性蝕刻的例。 　　[0055] 圖10係本實施例的蝕刻裝置之概略構成斷面圖。本裝置具備：設於大致圓筒狀之處理室101之內部的晶圓載台102；隔著石英製之多孔板191而與處理室101連續地被設置的大致圓筒狀之電漿產生室192；設於電漿產生室192之外側的線圈狀天線112；在電漿產生室192之上部隔著石英玻璃103而設置的燈管單元104；及設於燈管單元104之內部的紅外線燈管105。構成為處理室101與多孔板191、電漿產生室192、石英玻璃103及燈管單元104係藉由O型環等之真空密封手段成為氣密構造，藉由透過可變電導閥107而被連接的真空泵108進行排氣。 　　[0056] 又，本裝置中設有由儲氣瓶109或閥110等形成的氣體供給手段，儲氣瓶109所供給的氣體通過閥110由甜甜圈狀之氣體整流器194被導入電漿產生室192之內部。導入的氣體被由高頻電源113供給至線圈狀天線112的高頻電力所生成的電漿120活化而生成自由基，生成的自由基於電漿產生室192擴散並通過多孔板191之孔而被供給至處理室101，到達晶圓318之表面。又，於晶圓載台102具備熱電模組195，通過對未圖示的熱交換器進行放熱而可以對晶圓之溫度進行冷卻。 　　[0057] 上述電漿產生室192之材質，以抗電漿性高，介電損耗(dielectric loss)小，不容易成為異物或污染之原因的材質為較佳。例如熔融石英、高純度的氧化鋁燒結體、釔燒結體等為較佳。又，處理室101之材質，以具有良好的抗電漿性，對晶圓不容易產生重金屬污染或異物污染的金屬等為較佳。例如表面被實施陽極氧化處理的鋁等為較佳。又，處理室101之壓力，在流入所要流量之處理氣體之狀態下，可以藉由可變電導閥107與真空泵108保持於一定。 　　[0058] 又，上述晶圓載台102之材質以表面被實施陽極氧化處理的鋁等為較佳。又，於晶圓載台102具備未圖示的晶圓昇降用之升降銷。 　　[0059] 於上述處理室101之上部具備透過O型環等之真空密封手段將其與電漿產生室192保持於氣密狀態而設置的石英玻璃103。石英玻璃103以使用高透光率的素材為較佳。例如使用高純度的原料，使用通過氫氧焰熔融的超高純度熔融石英玻璃等為較佳。 　　[0060] 又，於電漿產生室192設置作為整流手段的甜甜圈狀之氣體整流器194，可以將氣體供給至電漿產生室192之上部。又，整流手段之形狀係依據變化對處理室101之自由基之供給形態之目的加以適當選擇者。例如使用圓盤狀的噴淋板，可以均勻性良好地將自由基導入處理室內。此時，整流手段之材質以使用抗電漿性高、高透光率材質，亦即使用超高純度熔融石英玻璃等為較佳。 　　[0061] 於上述石英玻璃103之上部設置具備晶圓加熱用之紅外線燈管105的燈管單元104。紅外線燈管可以使用鹵素燈等。連接於線圈狀天線112的高頻電源113之頻率可於400kHz至40MHz之間適當選擇，本實施例中使用27.12 MHz。又，本高頻電源113具備未圖示的頻率匹配功能。亦即，本高頻電源113可以在相對於中心頻率27.12 MHz±5%至±10%之範圍內變化輸出頻率，而且具有可以進行回授控制的功能，以使在高頻電源113之輸出部被監控的進行波電力Pf 與反射波電力Pr 之比率Pr /Pf 變小。 　　[0062] 為了相對於矽層或二氧化矽膜選擇性蝕刻氮化鈦膜，供給至電漿產生室192的氣體之種類係使用含有氫、氧及氟，且不包含氮的氣體之組合。作為含有氫的氣體之例可以舉出HF、H2 、CH4 、CHF3 、CH2 F2 、CH3 F等。作為含有氧的氣體之例可以舉出O2 、CO、CO2 、SO2 等。作為含有氟的氣體之例可以舉出HF、CF4 、CHF3 、CH2 F2 、CH3 F、C2 F6 、C4 F8 、SF6 等。又，使用一個之分子內含有氫、氧、氟之中之複數個元素的氣體的之情況下，可以減少混合的氣體之數。又，於彼等之混合氣體可以添加Ar或He等之惰性氣體進行適當稀釋。又，“不包含氮”意味著不作為處理氣體(及/或稀釋氣體)進行供給，而在處理氣體(及/或稀釋氣體)之中作為雜質而含有的程度的量可以視為“不包含”。 　　[0063] 本實施例中，為了確保與矽等之選擇性，而使用包含氧的氣體。其理由為，使用包含氧的氣體的話，若矽等由被處理體表面露出之情況下，該表面被氧化無法進展蝕刻，可以獲得高的選擇性。 　　[0064] 又，本實施例中，為了確保與二氧化矽等之選擇性，使用不包含氮的氣體。氣體中不包含氮的話，在二氧化矽上等不會生成由矽氟化銨形成的表面反應層，因此二氧化矽之蝕刻不被進展。 　　[0065] 又，本實施例中，使用不含氯的氣體系統。若使用含氯的氣體的話，高揮發性的氯化鈦作為反應生成物被生成，在表面未殘留反應生成物之情況下蝕刻被連續地進展，因此無法進行控制性高的循環蝕刻。 　　[0066] 作為具體的組合例有CF4 /H2 /O2 、CHF3 /O2 、CH2 F2 /O2 、CH2 F2 /CO2 、CH3 F/O2 、C2 F6 /H2 /CO2 、C2 F6 /CH4 /CO、CF4 /H2 /CO2 等，可以依據各個製程所要求的選擇性，選擇適當的混合氣體。本實施例中，基於獲得相對於矽及二氧化矽的高的選擇性觀點而使用CF4 /H2 /CO2 之電漿，亦可以使用其他氣體種。 　　[0067] 又，本實施例中說明由電漿供給反應種之例，但除了由彼等電漿供給反應種以外，亦可以供給H2 O或CH3 OH等之蒸氣。 　　[0068] 本實施例中的氮化鈦膜之蝕刻係重複進行：對形成有氮化鈦膜的矽晶圓供給包含氫、氧及氟的自由基使其被吸附於上述氮化鈦膜，起化學反應而形成表面反應層的第一工程；及對基於上述化學反應而生成的表面反應層進行加熱使分解除去的第二工程。 　　[0069] 圖8表示使用本實施例之蝕刻技術的情況之晶圓斷面構造(包含氮化鈦膜的多層構造體)之變化的概略圖。蝕刻前之晶圓斷面構造和圖9相同因此省略說明。本實施例中，係在氮化鈦膜321與二氧化矽膜371被交替積層的高深寬比之溝內，相對於二氧化矽膜僅對氮化鈦膜選擇性進行橫向蝕刻(步驟S101~S104)。如圖8之步驟S102與步驟S103所示，在使用本實施例之蝕刻技術的情況下，表面反應層324之形成量具有自己飽和性，因此在結束組合第一工程(步驟S102)與第二工程(步驟S103)而成的1循環之時點的蝕刻量，不受圖案之深度方向之位置影響而成為一定值(步驟S103)。因此重複進行多次組合第一工程與第二工程與而成的1循環後之蝕刻量亦不受圖案深度方向影響而成為大致一定，可以獲得均勻的蝕刻量分布(步驟S104)。又，作為供給的氣體係使用不包含氮的氣體，因此在二氧化矽膜之表面未生成由矽氟化銨形成的表面反應層，因此可以僅對氮化鈦進行選擇性蝕刻。又，供給的氣體中含有氧因此矽層(未圖示)之表面被氧化，可以僅對氮化鈦進行選擇性蝕刻。 　　具體而言，首先形成有待蝕刻的氮化鈦膜的晶圓318透過未圖示的晶圓搬送裝置從晶圓搬送口119被搬入，載置於晶圓載台102上(參照圖10及圖8之步驟S101)。此時，晶圓載台102之溫度藉由熱電模組195控制於-20℃，晶圓溫度被冷卻至-20℃。之後，晶圓搬送口119被關閉處理室101被維持於氣密狀態下，處理室101藉由真空泵108透過可變電導閥107進行排氣(圖10)。 　　[0070] 另一方面，由儲氣瓶109透過閥110等供給CF4 氣體與H2 氣體與CO2 氣體，而且來自高頻電源113之高頻電力被供給至線圈狀天線112，形成電漿120。此時，CF4 氣體之流量為50sccm，H2 氣體之流量為50sccm，CO2 氣體之流量為50sccm。彼等之原料氣體被電漿120活化成為包含自由基的反應種並通過多孔板191流入處理室101。流入處理室101的包含自由基的反應種均勻地擴散至處理室101之整體，被吸附於晶圓載台102所載置的晶圓318之全面(參照圖10)。 　　[0071] 吸付於晶圓318的反應種223與晶圓318表面之氮化鈦膜321起反應，形成混合有Ti、N、H、F的反應生成物(表面反應層324)(參照圖10及圖8之步驟S102)。於此，包含於反應種223的氫及氟與氮化鈦起反應，而在氮化鈦膜321之表面形成作為反應生成物的以六氟鈦酸銨為主要成分的表面反應層324。多孔板191設於晶圓318與電漿120之間，依據此一效果，電漿中生成的離子幾乎未射入晶圓318。因此大致未發生離子入射引起的非選擇性蝕刻，可以對氮化鈦膜進行選擇性蝕刻。特別是，在蝕刻上離子入射為必要的二氧化矽膜之蝕刻大致上未進展。 　　[0072] 為了以自己飽和方式形成表面反應層324而設定的處理時間經過之後，停止經由閥110的原料氣體之供給，而且亦停止高頻電源113。又，殘留於處理室101的氣體透過可變電導閥107及真空泵108進行排氣。 　　[0073] 接著，點亮紅外線燈管105，藉由紅外光125對晶圓318之表面實施真空加熱(參照圖10及圖8之步驟S103)。此時真空度為0.1Pa。紅外光125之照射時間為10秒，晶圓表面之最大到達溫度為200℃。其結果，自晶圓318之表面使以六氟鈦酸銨為主成分的表面反應層分解、揮發，而作為分解生成物226並除去。 　　[0074] 為了除去表面之反應生成物而設定的處理時間經過之後，使紅外線燈管105熄滅，使用真空泵108對處理室101之殘留氣體進行排氣。 　　[0075] 如以上般，藉由將吸附包含自由基的反應種來形成表面反應層的第一工程(圖8之步驟S102)，與對晶圓實施加熱而除去表面反應層的第二工程(圖8之步驟S103)予以組合，使氮化鈦膜之表面部分被蝕刻除去。藉由重複進行該第一工程與第二工程之循環，可以在良好控制性下進行必要量之蝕刻(參照圖8之步驟S104)。 　　[0076] 圖11表示使用本實施例之循環處理進行蝕刻之情況下的氮化鈦膜等各種膜中的蝕刻量對循環數之依存性。蝕刻量之測定係使用橢圓偏振光測定器。氮化鈦膜之蝕刻量係和循環數呈比例呈階段性增加，每一循環之蝕刻量為0.3nm。本實施例中，必要的總蝕刻量為3nm，因此重複進行10次上述循環而可以高精度獲得目標之蝕刻量。 　　[0077] 又，每一循環之蝕刻量可以藉由變化反應工程之基板溫度或所使用的氣體種來控制，因此可以對應於所要求的加工尺寸適當進行調整。又，本實施例中理解，作為包含氟、氫及氧且不包含氮的氣體係使用CF4 /H2 /CO2 ，藉由使用彼等之氣體而使矽層及二氧化矽膜不被蝕刻。據此，氮化鈦膜對矽層或二氧化矽膜具有高的選擇性因而可以進行蝕刻。 　　[0078] 圖12表示組合第一工程與第二工程的每一循環的氮化鈦膜之蝕刻量對電漿處理時間之依存性。於此，以電漿處理中之基板溫度作為參數而變化，設為-20℃或25℃。可知基板溫度為-20℃之情況下之蝕刻量之飽和值為0.3nm，相對於此，基板溫度設為25℃之情況下的蝕刻量之飽和值為0.4nm。因此例如氮化鈦膜總計之必要之蝕刻量為0.8nm之情況下，將表面反應層之形成工程中的基板溫度設為25℃，且將每一循環之蝕刻量調整為0.4nm，重複進行2次循環處理即可。 　　[0079] 又，按照使用的氣體種，在調整每一循環之蝕刻量時，比起變化基板溫度，變化氣體混合比為更有效之情況亦存在。該情況下，藉由調整氣體之混合比來調整每一循環之蝕刻量即可。 　　[0080] 又，在作為供給氣體而不包含氮的本實施例之技術中，不包含氮的膜材料中的蝕刻幾乎不被進展。例如矽或二氧化矽不包含氮，因此即使實施本實施例之循環處理在表面亦不會生成由矽氟化銨等之銨鹽所形成的表面反應層，蝕刻幾乎不被進展。因此對矽或二氧化矽可以維持高的選擇性之同時可以對氮化鈦進行蝕刻。 　　[0081] 又，本實施例之製程中反應種含有氧，因此矽表面被氧化，可以進一步抑制矽表面中的蝕刻反應之進行。基於彼等之效果，藉由使用本實施例之氣體化學特性與循環順序，即使矽層或二氧化矽膜等露出被處理體之表面之情況下，亦可以僅對氮化鈦膜進行選擇性蝕刻。 　　[0082] 如圖11所示，使用本實施例之循環蝕刻技術的情況下矽層及二氧化矽膜之蝕刻量為測定界限以下，因此相對於矽層或二氧化矽膜可以以100對1以上之選擇性僅對氮化鈦膜進行蝕刻。 　　[0083] 依據以上本實施例，可以獲得和實施例1同樣之效果。又，在氮化鈦膜表面形成反應層時之供給氣體包含有氧，據此，相對於矽層可以選擇性蝕刻氮化鈦膜。又，在氮化鈦膜表面形成反應層時之供給氣體不包含氮，據此相對於二氧化矽膜可以選擇性蝕刻氮化鈦膜。 　　[0084] 又，本發明不限定於上述實施例，包含各種變形例。以和上記實施例所示構成實質上相同之構成、或達成相同之作用效果的構成或達成相同之目的的構成進行置換亦可。例如上述中，雖將紅外線燈管105設於電漿產生室192之外部，但亦可以設於電漿產生室192之內部。又，上述實施例係為容易理解本發明而詳細說明者，但不一定限定為具備所說明的全部構成者。
[0085]
101‧‧‧處理室
102‧‧‧晶圓載台
103‧‧‧石英玻璃
104‧‧‧燈管單元
105‧‧‧紅外線燈管
106‧‧‧電漿源
107‧‧‧可變電導閥
108‧‧‧真空泵
109‧‧‧儲氣瓶
110‧‧‧閥
111‧‧‧氣體導入管
112‧‧‧線圈狀天線
113‧‧‧高頻電源
114‧‧‧供電點
115‧‧‧接地點
116‧‧‧循環器
117‧‧‧冷卻管
119‧‧‧晶圓搬送口
120‧‧‧電漿
125‧‧‧紅外光
191‧‧‧多孔板
192‧‧‧電漿產生室
194‧‧‧氣體整流器
195‧‧‧熱電模組
223‧‧‧反應種
226‧‧‧分解生成物
281‧‧‧反應生成物
318‧‧‧晶圓
321‧‧‧氮化鈦膜
322‧‧‧矽層(矽基體)
324‧‧‧表面反應層
327‧‧‧未反應之氮化鈦膜
330‧‧‧多結晶矽膜
371‧‧‧二氧化矽膜
[0017] 　　[圖1]本發明第1實施例的蝕刻裝置之概略斷面圖。 　　[圖2]本發明第1實施例的蝕刻方法之處理順序之一例的概略素子斷面圖。 　　[圖3]本發明第1實施例的蝕刻裝置中的參數時間變化之一例的概略圖，由上段起依序表示處理氣體流量、高頻電源電力、紅外線燈管電力、背面He流量、晶圓表面溫度。 　　[圖4]表示本發明第1實施例的蝕刻方法中，對氮化鈦膜供給含有氟及氫的反應種(自由基)時形成的表面反應層之分析結果之一例的圖。 　　[圖5]表示本發明第1實施例的蝕刻方法中，對氮化鈦膜供給含有氟及氫的反應種(自由基)時形成的表面反應層之生成量對於反應時間依存性的圖。 　　[圖6]表示本發明第1實施例的蝕刻方法中，對表面反應層進行加熱時之表面反應層殘存量對於加熱溫度依存性的圖。 　　[圖7]表示本發明第1實施例的蝕刻方法中，對表面反應層進行加熱時之表面反應層殘存量對於加熱時間依存性的圖。 　　[圖8]表示使用本發明第2實施例的蝕刻方法對包含氮化鈦膜的多層構造體進行加工時之處理順序之一例的概略斷面圖。 　　[圖9]發明人等所檢討的，使用習知電漿蝕刻方法對包含氮化鈦膜的多層構造體進行加工時之處理順序之一例的概略斷面圖。 　　[圖10]本發明第2實施例的蝕刻裝置之概略斷面圖。 　　[圖11]表示使用本發明第2實施例的蝕刻方法時之蝕刻量對於循環數依存性的圖。 　　[圖12]表示使用本發明第2實施例的蝕刻方法時之1循環蝕刻量對於電漿處理時間依存性的圖。

Claims (15)

  1. 一種蝕刻方法，係對氮化鈦膜進行蝕刻者，其特徵為具有：對在表面之至少一部分具有氮化鈦膜的基材供給包含氫及氟的反應種之第一工程；及對上述基材進行真空加熱，將在上述第一工程於上述氮化鈦膜之表面生成的表面反應層除去的第二工程。
  2. 如申請專利範圍第1項之蝕刻方法，其中以上述第一工程與上述第二工程之組合作為1循環而重複進行複數次循環。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中上述反應種，係藉由包含以氫作為構成要素的物質及以氟作為構成要素的物質之處理氣體的電漿來生成。
  4. 一種蝕刻方法，其特徵為：以第一工程與第二工程之組合作為1循環，該第一工程係對在表面之至少一部分具有氮化鈦膜的基材供給包含氫、氧及氟的反應種者，該第二工程係對上述基材進行真空加熱而將在上述第一工程於上述氮化鈦膜之表面生成的表面反應層除去者，重複進行複數次循環而對上述氮化鈦膜進行蝕刻。
  5. 如申請專利範圍第4項之蝕刻方法，其中上述反應種，係藉由包含以氫作為構成要素的物質、以氧作為構成要素的物質、及以氟作為構成要素的物質之處理氣體的電漿來生成。
  6. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述反應種，係藉由不包含以氯作為構成要素的物質之處理氣體的電漿來生成。
  7. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述反應種，係藉由不包含以氮作為構成要素的物質之處理氣體的電漿來生成。
  8. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述表面反應層主要含有與氫鍵結的氮及與氟鍵結的鈦。
  9. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述表面反應層係以六氟鈦酸銨為主要成分。
  10. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述基材之真空加熱時之溫度為100℃以上。
  11. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中 上述基材之真空加熱時之真空度為100Pa以下。
  12. 如申請專利範圍第1、2、4或5項之蝕刻方法，其中上述表面反應層之生成量相對於上述第一工程之處理時間具有飽和性。
  13. 一種蝕刻裝置，係對氮化鈦膜進行蝕刻者，其特徵為具有：處理室；被處理體，設於上述處理室內，在表面之至少一部分具有氮化鈦膜；載台，用於載置上述被處理體；電漿源，對上述處理室供給包含氫及氟的自由基；真空泵，對上述處理室進行減壓；及加熱手段，為了將基於上述包含氫及氟的自由基而形成於上述氮化鈦膜之表面的表面反應層除去而對上述被處理體進行加熱。
  14. 如申請專利範圍第13項之蝕刻裝置，其中對上述被處理體進行加熱之加熱手段，係紅外線燈管。
  15. 如申請專利範圍第13或14項之蝕刻裝置，其中上述自由基包含氧自由基，不包含氯自由基及氮自由 基。
TW106129551A 2016-09-09 2017-08-30 蝕刻方法及蝕刻裝置 TWI648786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016176198A JP6817752B2 (ja) 2016-09-09 2016-09-09 エッチング方法およびエッチング装置
JP2016-176198 2016-09-09

Publications (2)

Publication Number Publication Date
TW201826378A TW201826378A (zh) 2018-07-16
TWI648786B true TWI648786B (zh) 2019-01-21

Family

ID=61560865

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129551A TWI648786B (zh) 2016-09-09 2017-08-30 蝕刻方法及蝕刻裝置

Country Status (4)

Country Link
US (1) US10325781B2 (zh)
JP (1) JP6817752B2 (zh)
KR (1) KR102027195B1 (zh)
TW (1) TWI648786B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6980406B2 (ja) * 2017-04-25 2021-12-15 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
JP6936700B2 (ja) * 2017-10-31 2021-09-22 株式会社日立ハイテク 半導体製造装置及び半導体装置の製造方法
US11387111B2 (en) * 2018-04-13 2022-07-12 Mattson Technology, Inc. Processing of workpieces with reactive species generated using alkyl halide
WO2020100227A1 (ja) * 2018-11-14 2020-05-22 株式会社日立ハイテクノロジーズ プラズマ処理装置及びそれを用いた被処理試料の処理方法
CN111837221B (zh) 2019-02-14 2024-03-05 株式会社日立高新技术 半导体制造装置
JP7372336B2 (ja) * 2019-09-19 2023-10-31 株式会社Kokusai Electric 基板処理方法、プログラム、基板処理装置及び半導体装置の製造方法
JP7114554B2 (ja) * 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN115461846B (zh) * 2020-03-31 2023-07-25 玛特森技术公司 使用氟碳等离子体的工件的加工
WO2021205632A1 (ja) * 2020-04-10 2021-10-14 株式会社日立ハイテク エッチング方法
US11626271B2 (en) * 2020-06-18 2023-04-11 Tokyo Electron Limited Surface fluorination remediation for aluminium oxide electrostatic chucks
JPWO2021260869A1 (zh) * 2020-06-25 2021-12-30
US11769671B2 (en) 2020-09-11 2023-09-26 Applied Materials, Inc. Systems and methods for selective metal compound removal
CN115298803A (zh) 2021-02-19 2022-11-04 株式会社日立高新技术 蚀刻方法以及蚀刻装置
US20240047222A1 (en) * 2021-04-22 2024-02-08 Hitachi High-Tech Corporation Etching method
US11984325B2 (en) 2021-07-12 2024-05-14 Applied Materials, Inc. Selective removal of transition metal nitride materials
US20230085078A1 (en) 2021-09-16 2023-03-16 Hitachi High-Tech Corporation Etching processing method and etching processing apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
TW589390B (en) * 2000-08-04 2004-06-01 Applied Materials Inc Method of etching titanium nitride
US20060086692A1 (en) * 2004-10-25 2006-04-27 Kotaro Fujimoto Plasma etching method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060016783A1 (en) 2004-07-22 2006-01-26 Dingjun Wu Process for titanium nitride removal
US20110061810A1 (en) 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP6342670B2 (ja) 2014-02-17 2018-06-13 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP2015185594A (ja) * 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
US9589979B2 (en) 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
TW589390B (en) * 2000-08-04 2004-06-01 Applied Materials Inc Method of etching titanium nitride
US20060086692A1 (en) * 2004-10-25 2006-04-27 Kotaro Fujimoto Plasma etching method

Also Published As

Publication number Publication date
JP6817752B2 (ja) 2021-01-20
KR20180028919A (ko) 2018-03-19
US10325781B2 (en) 2019-06-18
JP2018041886A (ja) 2018-03-15
KR102027195B1 (ko) 2019-10-01
TW201826378A (zh) 2018-07-16
US20180076051A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
TWI648786B (zh) 蝕刻方法及蝕刻裝置
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
US20150270148A1 (en) Etching apparatus
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US20150064914A1 (en) Method of etching a boron doped carbon hardmask
TWI613728B (zh) 使用離子遮蔽件處理基材的方法及設備
TW201611113A (zh) 電漿處理方法
JP2007538397A (ja) 基板表面洗浄方法
TW201705267A (zh) 電漿蝕刻方法、圖案形成方法及清洗方法
JP7535175B2 (ja) エッチング方法
TWI812063B (zh) 蝕刻方法
Shinoda et al. Thermal cyclic atomic-level etching of nitride films: A novel way for atomic-scale nanofabrication
WO2023067767A1 (en) Etching method and etching apparatus
US20230360921A1 (en) Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification
Tsutsumi et al. Advanced Plasma Etching Processing: Atomic Layer Etching for Nanoscale Devices
JP2023065412A (ja) 基板処理装置
Kaler Etching of Si and SiNx by Beams Emanating from Inductively Coupled CH3F/O2 and CH3F/CO2 Plasmas