TW201705267A - 電漿蝕刻方法、圖案形成方法及清洗方法 - Google Patents

電漿蝕刻方法、圖案形成方法及清洗方法 Download PDF

Info

Publication number
TW201705267A
TW201705267A TW105109936A TW105109936A TW201705267A TW 201705267 A TW201705267 A TW 201705267A TW 105109936 A TW105109936 A TW 105109936A TW 105109936 A TW105109936 A TW 105109936A TW 201705267 A TW201705267 A TW 201705267A
Authority
TW
Taiwan
Prior art keywords
film
zirconia
plasma
gas
etching
Prior art date
Application number
TW105109936A
Other languages
English (en)
Other versions
TWI715563B (zh
Inventor
味上俊一
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201705267A publication Critical patent/TW201705267A/zh
Application granted granted Critical
Publication of TWI715563B publication Critical patent/TWI715563B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/08—Compounds containing halogen
    • C01B33/107—Halogenated silanes
    • C01B33/1071—Tetrachloride, trichlorosilane or silicochloroform, dichlorosilane, monochlorosilane or mixtures thereof
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B35/00—Boron; Compounds thereof
    • C01B35/06—Boron halogen compounds
    • C01B35/061—Halides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B9/00—General methods of preparing halides
    • C01B9/04—Bromides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/003—Apparatus or processes specially adapted for manufacturing resistors using lithography, e.g. photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/2416—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)

Abstract

本發明提供一種對膜層形成圖案的方法，該膜層相對於特定之所要蝕刻之膜，具有良好的選擇比。 本發明之電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 或四氯化矽SiCl4 中之任一、以及溴化氫HBr構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法，該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上。

Description

電漿蝕刻方法、圖案形成方法及清洗方法
本發明係有關於電漿蝕刻方法、圖案形成方法及清洗方法。
已知一種技術，係從氣體產生電漿，而藉由電漿蝕刻以對所要蝕刻之膜進行微細加工。例如於專利文獻1揭露有一種技術，係藉由熱氧化處理而在基板上形成矽氧化膜後，藉由CVD（Chemical Vapor Deposition；化學氣相沈積）以形成High－k膜，再使用Cl2 等氣體所產生之電漿以蝕刻High－k膜。再者，於專利文獻2揭露有一種技術，係使用BCl3 氣體所產生之電漿以蝕刻High－k膜。
此外，近年來需求一種蝕刻技術，要藉由電漿蝕刻而在矽氧化膜或非晶質碳膜般特定之所要蝕刻之膜，形成很深的深孔或凹溝。 ［習知技術文獻］ ［專利文獻］
［專利文獻1］日本特開2005－252186號公報 ［專利文獻2］日本特開2004－146787號公報
［發明所欲解決的問題］ 然而，若所要蝕刻之膜相對於High－k膜等所要蝕刻之膜之基底膜，難以獲得充分的蝕刻選擇比，則難以在High－k膜等所要蝕刻之膜上形成深且垂直之深孔或凹溝，蝕刻特性不佳。
有鑑於上述課題，本發明之一個層面，係以提供一種對膜層進行電漿蝕刻的方法為目的，該膜層包含一膜層，其相對於特定之所要蝕刻之膜具有良好的選擇比。 ［解決問題之技術手段］
為解決上述課題，根據本發明一態樣，提供一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 或四氯化矽SiCl4 中之任一、以及溴化氫HBr構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法，該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上。 ［發明之效果］
根據本發明一態樣，可以進行膜層之電漿蝕刻，該膜層包含一膜層，其相對於特定之所要蝕刻之膜具有良好的選擇比。
以下，針對用以實施本發明之形態，參照圖式進行說明。又，於本明細書及圖式中，對於實質相同之結構，會標註相同符號，而省略重複說明。又，針對壓力値，可將1Torr換算為133.322Pa。
［電漿蝕刻裝置之概略結構］ 首先，針對本發明一實施形態之電漿蝕刻裝置的結構，參照圖1以進行說明。圖1係繪示一實施形態之電漿蝕刻裝置之概略結構的縱剖面圖。
於圖1所示之電漿蝕刻裝置1，具有例如鋁或不鏽鋼等金屬製之圓筒型處理室（以下，僅稱為處理室C。）。處理室C有施行接地。於處理室C內，對半導體晶圓（以下稱為晶圓W。）實施電漿蝕刻處理。
處理室C（處理室）內設有載置晶圓W的載置台2。載置台2亦發揮下部電極之功能。於處理室C之天花板處，配置著與載置台2相向的上部電極3。上部電極3連接著氣體供給源4。於上部電極3的內部，形成擴散室3a，使來自氣體供給源4的氣體擴散。擴散室3a內的氣體，通過設於上部電極3底部的許多氣體孔3b，而導入至處理室C內。上部電極3亦發揮用以供給氣體之簇射頭的功能。
於電漿蝕刻裝置1，設有第1高頻電源5及第2高頻電源6。從第1高頻電源5輸出之產生電漿用的高頻電力，係施加至載置台2（下部電極）。又，來自第1高頻電源5的高頻電力，可以係施加至下部電極，亦可以係施加至上部電極。從第2高頻電源6輸出之偏壓用的高頻電力，係施加至載置台2。
導入至處理室C內的氣體，會由於所施加之高頻電力而電漿化。藉此而在處理室C內，施行對晶圓W所進行之電漿蝕刻、或清洗等的電漿處理。本實施形態之電漿蝕刻方法、圖案形成方法及清洗方法，可以使用此結構之電漿蝕刻裝置1來執行。
於電漿蝕刻裝置1，係遵照控制部7之控制以執行電漿處理。控制部7具有：CPU（Central Processing Unit；中央處理器）7a、ROM（Read Only Memory；唯讀記憶體）7b、RAM（Random Access Memory；動態隨機存取記憶體）7c等。CPU7a遵照儲存在ROM7b或RAM7c之記憶區域的各種製程配方以執行電漿處理。於製程配方記載著對應製程條件而對裝置進行之控制的資訊，如製程時間、處理室內溫度（上部電極溫度、處理室的側壁溫度、ESC溫度等）、壓力（氣體之排氣）、高頻電力及電壓、各種步驟流量、傳熱流量等。
以上針對本實施形態之電漿蝕刻裝置1的結構，進行了說明。接著將針對在電漿蝕刻裝置1對晶圓W實施電漿蝕刻之際所使用之遮罩材料，進行說明。
［氧化鋯膜］ 於蝕刻矽氧化膜或非晶質碳膜之際，就遮罩材料而言，一般使用聚矽膜（Poly－Si）。然而，若使用聚矽膜以作為遮罩材料，會產生於蝕刻之際，相對於矽氧化膜等，無法獲得充分之聚矽膜的選擇比的課題。若無法獲得充分的選擇比，則難以在矽氧化膜等形成深且垂直的深孔。
有鑑於此，於本實施形態之電漿蝕刻方法，對於矽氧化膜或非晶質碳膜這等所要蝕刻之膜的遮罩材料，係採用氧化鋯膜（ZrO）。
於本實施形態之電漿蝕刻方法，係對晶圓W進行電漿蝕刻，該晶圓W係在矽氧化膜或非晶質碳膜上，積層有發揮遮罩之功能的氧化鋯膜。於本實施形態，提議一種電漿蝕刻方法，舉氧化鋯膜（ZrO）之基底膜係矽氧化膜或非晶質碳膜為例，而使氧化鋯膜相對於基底膜之蝕刻選擇比為1以上。
於下文中，將針對透過電漿蝕刻而在該結構之晶圓W上的氧化鋯膜形成所要的圖案之際之氣體的最佳化，進行說明。
［相對於氧化鋯膜之氣體種類］ 於本實施形態之圖案形成方法（本實施形態之電漿蝕刻方法），係由氣體產生電漿，並使用形成有所要圖案之第1遮罩（例如，光阻膜），而對含有氧化鋯膜的膜層，進行電漿蝕刻。藉此，將圖案化後之氧化鋯膜作為遮罩材料，而對矽氧化膜或非晶質碳膜進行電漿蝕刻。
本案發明人團隊，以本實施形態之圖案形成方法，進行了實驗，以分析出適用於在氧化鋯膜形成所要圖案之際的氣體種類。於下述實驗中，使用了圖1的電漿蝕刻裝置1。
（實驗1相對於氧化鋯膜之氣體種類：單一氣體） 於圖2繪示了以複數氣體種類而對氧化鋯膜（ZrO）、矽氧化膜（SiO2）、非晶質碳膜（α－C）進行電漿蝕刻時之蝕刻速率（Etch Rate）及選擇比（Selectivity）的實驗結果。
於圖2及後述之圖3～圖7，作為所要蝕刻之膜之一例的矽氧化膜係以「Ox」代表，作為所要蝕刻之膜之另一例的非晶質碳膜係以「CUL」代表。再者，「ZrO ER」係代表氧化鋯膜的蝕刻速率，「Ox ER」係代表矽氧化膜的蝕刻速率，「CUL ER」係代表非晶質碳膜的蝕刻速率。再者，「ZrO／Ox」係代表氧化鋯膜相對於矽氧化膜的選擇比（以下稱為：選擇比「ZrO／Ox」。）。「ZrO／CUL」係代表相對於非晶質碳膜之氧化鋯膜的選擇比（以下稱為：選擇比「ZrO／CUL」。）。
縱軸之長條圖，係氧化鋯膜相對於橫軸所示之複數氣體種類的蝕刻速率「ZrO ER」、矽氧化膜的蝕刻速率「Ox ER」、非晶質碳膜的蝕刻速率「CUL ER」。縱軸之折線圖，係相對於橫軸所示之複數氣體種類的選擇比「ZrO／Ox」、選擇比「ZrO／CUL」。
本實施形態之圖案形成方法，係用於使用第1遮罩而在氧化鋯膜上形成圖案之步驟。因此，於此圖案形成步驟，較佳係不要切削到氧化鋯膜之下層膜，即矽氧化膜或非晶質碳膜。也就是說，選擇比「ZrO／Ox」、選擇比「ZrO／CUL」以高為佳。
於圖2之實驗結果，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」皆為1以上之氣體，係三氯化硼BCl3 及溴化氫HBr。尤其在以溴化氫HBr氣體所產生之電漿進行蝕刻的情況，選擇比「ZrO／CUL」為無限大。也就是說，在使用溴化氫HBr之電漿蝕刻，於蝕刻氧化鋯膜之際，完全不會切削到非晶質碳膜。
因此，從本實驗可知，在本實施形態之圖案形成方法中，適用於在氧化鋯膜形成所要圖案之際的氣體種類，係三氯化硼BCl3 與溴化氫HBr。
（實驗2相對於氧化鋯膜之氣體種類：BCl3 與HBr之比率） 其次，本案發明人團隊，變化三氯化硼BCl3 與溴化氫HBr之間的比率，而進行了電漿蝕刻處理。其實驗結果示於圖3。橫軸表示2種氣體之比率，縱軸表示蝕刻速率。越往曲線之右側走，溴化氫HBr相對於三氯化硼BCl3 之比率就越高。
其結果得知，越是增加溴化氫HBr相對於三氯化硼BCl3 之比率，則選擇比「ZrO／Ox」及選擇比「ZrO／CUL」越趨向提升。另外得知，氧化鋯膜之蝕刻速率「ZrO ER」取決於三氯化硼BCl3 之流量，若三氯化硼BCl3 的流量越多就會越高。三氯化硼BCl3 相對於溴化氫HBr之流量比，較佳係50％以下。尤其在三氯化硼BCl3 與溴化氫HBr的流量為「25／125」之時，氧化鋯膜的蝕刻速率「ZrO ER」就會在容許值以上，且選擇比「ZrO／Ox」及選擇比「ZrO／CUL」皆為高而佳。
從以上結果得知，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」之提升與氫H相關。再者得知，為了維持或提高蝕刻速率，需要三氯化硼BCl3 。因此，若考量蝕刻速率與選擇比雙方，則可知在本實施形態之圖案形成方法，較佳係使用在三氯化硼BCl3 添加了氫H成分的混合氣體。
（實驗3相對於氧化鋯膜之氣體種類：BCl3 與HBr與H2 之比率） 有鑑於此，其次，本案發明人團隊使三氯化硼BCl3 的流量固定，變化溴化氫HBr與氫H2 之間的比率，而進行了電漿蝕刻處理。其實驗結果示於圖4。於此實驗結果，係將三氯化硼BCl3 的流量固定為「125sccm」，並變化溴化氫HBr與氫H2 之間的比率而進行電漿蝕刻處理。橫軸表示3種氣體之比率，縱軸表示蝕刻速率。越往曲線之右側走，氫H2 相對於溴化氫HBr之比率就越高。
如此這般，得知若將溴化氫HBr一路置換成氫H2 ，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」大致會提升。氫H2 的流量較佳係大於溴化氫HBr的流量。尤其選擇比「ZrO／Ox」係越將溴化氫HBr置換成氫H2 越高。也就是說，得知若提高混合氣體中之氫H的分壓，則選擇比「ZrO／Ox」及選擇比「ZrO／CUL」會變高。
（實驗4相對於氧化鋯膜之氣體種類：BCl3 與H2 之比率） 有鑑於此，其次，本案發明人團隊變化三氯化硼BCl3 與氫H2 之間的比率，而進行了電漿蝕刻處理。其實驗結果示於圖5。於此實驗結果，係越往曲線之右側走，氫H2 相對於三氯化硼BCl3 之比率就越高。
其結果，三氯化硼BCl3 與氫H2 之流量，在「130／0」～「25／125」（皆為sccm）之任一情形下，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」皆為良好。也就是說，三氯化硼BCl3 之流量較佳係少於氫H2 之流量。
尤其在三氯化硼BCl3 與氫H2 的流量，係「50／100」及「25／125」（皆為sccm）的情況下，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」皆為無限大，最為良好。也就是說，三氯化硼BCl3 與氫H2 的流量在「50／100」及「25／125」（皆為sccm）的情況下，可以不切削到作為下層膜之矽氧化膜或非晶質碳膜，而僅蝕刻氧化鋯膜。
基於以上之結果，於本實施形態之圖案形成方法，係由含有三氯化硼BCl3 與氫H2 的氣體產生電漿，使用形成有圖案之第1遮罩（例如，光阻膜），對含有氧化鋯膜的膜層進行電漿蝕刻。藉此，可以將形成有所要圖案之氧化鋯膜，用作為對矽氧化膜或非晶質碳膜進行電漿蝕刻之際的遮罩材料。藉此而可以進行良好的電漿蝕刻。
蝕刻氧化鋯膜之際的第1遮罩，亦可使用矽氧化膜、非晶質碳膜或旋塗碳（spin on carbon）膜以取代光阻膜。在此情況下，可將三氯化硼BCl3 與氫H2 的流量設為「130／0」、「125／25」、「100／50」、「75／75」、「50／100」、「25／125」（皆為sccm）中之任一。其中，若使三氯化硼BCl3 與氫H2 的流量為「50／100」或「25／125」（皆為sccm），則可以使選擇比「ZrO／Ox」及選擇比「ZrO／CUL」成為無限大，故最佳。
（實驗5相對於氧化鋯膜之氣體種類：添加Ar氣體） 其次，本案發明人團隊，在三氯化硼BCl3 及氫H2 之氣體中，變化流量地添加氬Ar氣體以作為稀有氣體之一例，而進行了電漿蝕刻處理。其實驗結果示於圖6。
在此實驗，係將三氯化硼BCl3 及氫H2 的流量固定為「50sccm」及「100sccm」，而使氬Ar的流量變化成「0」、「150」、「300」（皆為sccm）。其結果得知，在以150sccm添加氬Ar氣體的情況下，相較於不添加氬Ar氣體的情況，氧化鋯膜之蝕刻速率「ZrO ER」有所提升。再者，不論是否添加氬Ar氣體，選擇比「ZrO／Ox」及選擇比「ZrO／CUL」不變，仍為無限大。因此，若適量地添加氬Ar氣體，則氧化鋯膜的蝕刻速率「ZrO ER」會提升，而選擇比「ZrO／Ox」及選擇比「ZrO／CUL」仍會維持在最佳狀態。
（實驗6相對於氧化鋯膜之氣體種類：添加He氣體） 本案發明人團隊，作為稀有氣體之一例，亦針對氦He氣體進行了同樣的實驗。也就是說，在三氯化硼BCl3 及氫H2 之氣體中，變化流量地添加氦He氣體，而進行了電漿蝕刻處理。其實驗結果示於圖7。
在此實驗，係將三氯化硼BCl3 及氫H2 的流量固定為「50sccm」及「100sccm」，而使氦He的流量變化成「0」、「150」、「300」（皆為sccm）。其結果得知，在以150sccm或300sccm添加氦He氣體的情況下，相較於不添加氦He氣體的情況，氧化鋯膜之蝕刻速率「ZrO ER」有所提升。另一方面，若不添加氦He氣體，則選擇比「ZrO／Ox」及選擇比「ZrO／CUL」會係無限大，相較於添加了氦He氣體的情況係更佳；但不論是否添加氦He氣體，皆會獲得容許值以上的選擇比「ZrO／Ox」及選擇比「ZrO／CUL」。
由上述可知，若對三氯化硼BCl3 及氫H2 的氣體加入氬Ar氣體或氦He氣體等稀有氣體，則可以在維持良好選擇比的同時，提升氧化鋯膜的蝕刻速率「ZrO ER」，而可以提升處理的產出量（throughput）。
以上，針對在本實施形態之圖案形成方法，為分析出適用於在氧化鋯膜上形成所要圖案之際的氣體種類，所進行之實驗的結果，進行了說明。透過該實驗，得知藉由使含有三氯化硼BCl3 與氫H2 的混合氣體電漿化而對氧化鋯膜進行電漿蝕刻，可以提高氧化鋯膜之蝕刻速率「ZrO ER」，且可以提高氧化鋯膜相對於作為下層膜之矽氧化膜或非晶質碳膜的選擇比。
根據發明人團隊的實驗，在所導入之氣體之中，藉由三氯化硼BCl3 所含有的氯Cl成分，可以提高氧化鋯膜的蝕刻速率「ZrO ER」。再者，藉由提高導入之氣體內所含有之氫H的分壓，可以提高氧化鋯膜相對於作為下層膜之矽氧化膜或非晶質碳膜的選擇比（選擇比「ZrO／Ox」及選擇比「ZrO／CUL」）。又，在下層膜係旋塗碳膜的情況下亦與非晶質碳膜相同，可以提高氧化鋯膜相對於旋塗碳膜的選擇比。
以上針對一種圖案形成方法進行了說明，該方法包含以下步驟：導入第1氣體，藉由前述第1氣體所產生之電漿，使用形成有圖案之第1遮罩而蝕刻含有氧化鋯膜之膜層，以在該氧化鋯膜上形成圖案之步驟。此外，針對在圖案形成方法中所使用之第1氣體的最佳化，進行了說明。
於上述實驗中，作為第1氣體所含有的氣體之一，使用了三氯化硼BCl3 。然而，第1氣體所含有的氣體，並不限於三氯化硼BCl3 。於第1氣體，只要至少包含含有鹵素之氣體即可。含有鹵素之氣體，發揮用以蝕刻氧化鋯膜之氣體的功能。作為含有鹵素之氣體的例子，可以係包含下述中至少一個含氯化物氣體：三氯化硼BCl3 、四氯化碳CCl4 、氯Cl2 及四氯化矽SiCl4 。作為含有鹵素之氣體的其他例子，可以係含有含溴氣體或含氟氣體。
例如，於上述實驗中，係使第1氣體含有溴化氫HBr或氫H2 氣體。然而，第1氣體所含有的氣體，並不限於溴化氫HBr或氫H2 氣體，只要係含氫氣體即可。含氫氣體在蝕刻氧化鋯膜之際，發揮作為提高選擇比之氣體的功能。作為含氫氣體的例子，可以含有以下至少一種氣體：溴化氫HBr、氫H2 及甲烷CH4 。
更進一步而言，為了更為提高氧化鋯膜的蝕刻速率，於第1氣體中，在含有鹵素之氣體之外，亦可含有稀有氣體。稀有氣體，只要係含有氬Ar氣體及氦He氣體中之至少一種即可。
又，以第1氣體對氧化鋯膜進行電漿蝕刻之際所使用之第1遮罩，可以係光阻遮罩，亦可以係矽氧化膜，也可以係非晶質碳膜。
又，上述實驗1～實驗6之製程條件，列示如下。 壓力                  ：20mT 第1高頻電力    ：500W 第2高頻電力    ：100W 載置台溫度      ：30℃ 蝕刻時間          ：30s ［電漿蝕刻方法］ 在上述本實施形態之圖案形成方法，係藉由包含含有鹵素之氣體的氣體所產生之電漿，而在氧化鋯膜上形成圖案。圖案化後之氧化鋯膜，可良好適用於對作為下層膜之矽氧化膜或非晶質碳膜進行電漿蝕刻所用的遮罩。藉由使用氧化鋯膜作為遮罩材料，可以使遮罩選擇比提升，並在矽氧化膜等形成深且垂直的深孔。以下將針對包含氧化鋯膜之圖案形成步驟的本實施形態相關電漿蝕刻方法，參照圖8及圖9以進行說明。
圖8係繪示本實施形態之電漿蝕刻方法的執行程序的流程圖。圖9係繪示本實施形態之電漿蝕刻中，各膜層之蝕刻狀態的圖。
本實施形態之電漿蝕刻方法，係由圖1之控制部7，根據記載有本實施形態之電漿蝕刻方法之執行程序的製程配方，控制電漿蝕刻裝置1而實現。
一旦開始電漿蝕刻處理，就會將晶圓W搬入處理室C內（S10）。對於搬入之晶圓W，例如圖9（a）所示，依序積層矽膜106、矽氧化膜104（或非晶質碳膜）、氧化鋯膜102、第1遮罩100。第1遮罩100係例如形成有所要圖案之光阻膜。
接著，導入第1氣體，並由第1高頻電源5施加產生電漿用的高頻電力，藉此而產生出電漿（S12）。作為第1氣體之一例，可舉三氯化硼BCl3 及氫H2 。又，會由第2高頻電源6施加偏壓用的高頻電力。
接著，藉由第1氣體所產生之電漿，使用第1遮罩以蝕刻氧化鋯膜（S14）。藉此在氧化鋯膜上，形成所要的圖案。例如，如圖9（b）所示，氧化鋯膜102會成為形成有所要圖案之狀態。
接著，導入第2氣體，並由第1高頻電源5施加產生電漿用的高頻電力，藉此而產生出電漿（S16）。
作為第2氣體之一例，在所要蝕刻之膜係矽氧化膜的情況下，可舉：C4 F6 、C4 F8 、O2 、Ar、NF3 、CF4 、SF6 等。在所要蝕刻之膜係有機膜的情況下，可舉HBr、CO2 、He、N2 、H2 、O2 、Ar、COS、Cl2 、CF4 、CHF3 、SF6 等。
接著，藉由第2氣體所產生之電漿，以圖案化後的氧化鋯膜作為第2遮罩，進行蝕刻（S18）。藉此，例如圖9（c）所示，矽氧化膜104（或非晶質碳膜）就會蝕刻成所要的圖案。
接著，判定預先決定之既定批次數量的晶圓處理是否已全部結束（S20）。在判定尚未結束既定批次數量之晶圓處理的情況下，就回到S10，搬入下一枚晶圓W，重覆S12～S20之處理。於S20判定已結束既定批次數量之晶圓處理的情況下，結束本處理。
以上，針對以氧化鋯膜作為遮罩而對下層膜進行乾蝕刻的方法，進行了說明。若依據本實施形態之電漿蝕刻方法，可以使用相對於矽氧化膜104或非晶質碳膜具有良好選擇比的氧化鋯膜作為遮罩材料，而良好地進行電漿蝕刻。
［清洗方法］ 於圖9（a）所示之圖案形成（電漿蝕刻）步驟、及圖9（b）所示之電漿蝕刻步驟，會蝕刻氧化鋯膜。如此一來，處理室內會附著氧化鋯含有物。而氧化鋯含有物之附著物所造成之處理室內的經時變化，就會成為導致發生製程偏移（process shift）的主要原因。
有鑑於此，於本實施形態之清洗方法，會以含有第1氣體（例如：三氯化硼BCl3 及氫H2 ）之氣體，去除附著於處理室內之氧化鋯含有物。
圖10係繪示用以執行本實施形態之清洗方法之執行程序的流程圖。一旦開始電漿蝕刻處理，就會將擋片晶圓搬入處理室C內（S30）。但是，亦可不搬入擋片晶圓。在此種情況下，會進行WLDC（無晶圓乾式清洗）。
接著，導入第1氣體，並由第1高頻電源5施加產生電漿用的高頻電力，藉此而產生出電漿（S32）。藉由第1氣體所產生之電漿，將附著於處理室內之氧化鋯含有物加以去除，而對處理室C內進行清洗（S34）。藉此，去除因對氧化鋯膜進行電漿蝕刻而附著於處理室內壁之氧化鋯含有物，而得以清洗處理室C內部。
又，使用於上述清洗之製程條件，列示如下。 壓力                  ：20mT 第1高頻電力    ：500W 載置台溫度      ：30℃ 蝕刻時間          ：30s 如上述說明所載，若藉由本實施形態之電漿蝕刻方法，可以在相對於矽氧化膜或非晶質碳等特定之所要蝕刻之膜的選擇比成為1以上的狀態下，對氧化鋯膜或包含氧化鋯膜的High－k膜進行電漿蝕刻。再者，可以在相對於矽氧化膜或非晶質碳等特定之所要蝕刻之膜的選擇比成為1以上的狀態下，在氧化鋯膜或High－k膜上形成圖案。再者，可以在相對於矽氧化膜或非晶質碳等特定之所要蝕刻之膜的選擇比成為1以上的狀態下，良好地清洗對氧化鋯膜或High－k膜進行電漿蝕刻後之處理室內部。
以上，藉由一實施形態，說明了電漿蝕刻方法、圖案形成方法及清洗方法，但本發明並不限定於上述實施形態，可以在本發明之範圍內實施各種變形及改良。
作為在本發明之電漿蝕刻裝置產生電漿之手段，並不限於用在上述實施形態之說明的電漿蝕刻裝置（電容耦合型電漿（CCP：Capacitively Coupled Plasma）產生手段），亦可以使用：電感耦合型電漿（ICP：Inductively Coupled Plasma）產生手段、螺旋波激發型電漿（HWP：Helicon Wave Plasma）產生手段、包含徑向線槽天線所產生之微波電漿或SPA（Slot Plane Antenna）電漿之微波激發表面波電漿產生手段、電子迴旋共振電漿（ECR：Electron Cyclotron Resonance Plasma）產生手段、使用上述產生手段之遠距電漿產生手段等。
於本發明實施處理之被處理體，並不限於在上述實施形態之說明所使用之（半導體）晶圓，亦可係例如：平板顯示器（Flat Panel Display）用的大型基板、EL元件或太陽電池用的基板。
1‧‧‧電漿蝕刻裝置
2‧‧‧載置台（下部電極）
3‧‧‧上部電極
3a‧‧‧擴散室
3b‧‧‧氣體孔
4‧‧‧氣體供給源
5‧‧‧第1高頻電源
6‧‧‧第2高頻電源
7‧‧‧控制部
7a‧‧‧CPU
7b‧‧‧ROM
7c‧‧‧CPU
100‧‧‧第1遮罩
102‧‧‧氧化鋯膜
104‧‧‧矽氧化膜
106‧‧‧矽膜
C‧‧‧處理室
W‧‧‧晶圓
S10、S12、S14、S16、S18、S20、S30、S32、S34‧‧‧步驟
【圖1】繪示一實施形態之電漿蝕刻裝置之概略結構的縱剖面圖。 【圖2】依照一實施形態之氣體種類，針對氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖3】依照一實施形態之BCl3 與HBr間的比率，針對氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖4】依照一實施形態之HBr與H2 間的比率，針對氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖5】依照一實施形態之BCl3 與H2 間的比率，針對氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖6】對一實施形態之BCl3 與H2 添加Ar之情況下，氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖7】對一實施形態之BCl3 與H2 添加He之情況下，氧化鋯膜與下層膜（Ox／CUL）之ER及選擇比的實驗結果。 【圖8】繪示一實施形態之電漿蝕刻方法的執行程序的流程圖。 【圖9】（a）、（b）、（c）繪示一實施形態之電漿蝕刻中，各膜層之蝕刻狀態的圖。 【圖10】用以執行一實施形態之清洗處理的流程圖。

Claims (12)

  1. 一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 或四氯化矽SiCl4 中之任一者、與溴化氫HBr構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上。
  2. 一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 與溴化氫HBr構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上； 三氯化硼BCl3 相對於溴化氫HBr的流量比係50％以下。
  3. 如申請專利範圍第1或2項之電漿蝕刻方法，其中， 該氣體所產生之電漿，包含氫H2 所構成之氣體所產生之電漿。
  4. 一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 及溴化氫HBr、以及氫H2 構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上； 氫H2 的流量大於溴化氫HBr的流量。
  5. 一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 、氯Cl2 或四氯化矽SiCl4 中之任一、以及氫H2 或甲烷CH4 中之任一構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上。
  6. 一種電漿蝕刻方法，包括一步驟，其藉由三氯化硼BCl3 、以及氫H2 構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係矽氧化膜或非晶質碳，而氧化鋯膜相對於該基底膜的蝕刻選擇比係1以上； 三氯化硼BCl3 的流量小於氫H2 的流量。
  7. 如申請專利範圍第1至6項中任一項之電漿蝕刻方法，其中，該氣體包含稀有氣體。
  8. 如申請專利範圍第1、2、4至6項中任一項之電漿蝕刻方法，其中，該第1遮罩，係由光阻遮罩、矽氧化膜、非晶質碳膜或旋塗碳膜中之任一者所形成。
  9. 如申請專利範圍第1、2、4至6項中任一項之電漿蝕刻方法，其中，更包括以下步驟： 導入第2氣體； 藉由該第2氣體所產生之電漿，並以該氧化鋯膜作為第2遮罩； 對作為該氧化鋯膜之下層膜的矽氧化膜、非晶質碳膜或旋塗碳膜進行蝕刻，以蝕刻成在該氧化鋯膜上所形成之所要圖案。
  10. 一種圖案形成方法，包括一步驟，係藉由如申請專利範圍第1至8項中任一項之電漿蝕刻方法，使用形成有圖案之第1遮罩，以蝕刻包含氧化鋯膜之膜層，而在該氧化鋯膜上形成圖案。
  11. 一種清洗方法，包括一步驟，對藉由如申請專利範圍第1至8項中任一項之電漿蝕刻方法蝕刻包含氧化鋯膜之膜層後的處理室內部，進行清洗。
  12. 一種電漿蝕刻方法，包括一步驟，其藉由溴化氫HBr構成之氣體所產生之電漿，而對包含氧化鋯膜之膜層進行蝕刻，以蝕刻成在第1遮罩上所形成之所要的圖案；在該電漿蝕刻方法， 該氧化鋯膜之基底膜係非晶質碳，而氧化鋯膜相對於該基底膜之蝕刻選擇比係無限大。
TW105109936A 2015-04-10 2016-03-30 電漿蝕刻方法、圖案形成方法及清洗方法 TWI715563B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-081019 2015-04-10
JP2015081019A JP6604738B2 (ja) 2015-04-10 2015-04-10 プラズマエッチング方法、パターン形成方法及びクリーニング方法

Publications (2)

Publication Number Publication Date
TW201705267A true TW201705267A (zh) 2017-02-01
TWI715563B TWI715563B (zh) 2021-01-11

Family

ID=57112361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109936A TWI715563B (zh) 2015-04-10 2016-03-30 電漿蝕刻方法、圖案形成方法及清洗方法

Country Status (4)

Country Link
US (1) US10290510B2 (zh)
JP (1) JP6604738B2 (zh)
KR (1) KR102401316B1 (zh)
TW (1) TWI715563B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法
US11961773B2 (en) 2018-07-20 2024-04-16 Oxford Instruments Nanotechnology Tools Limited Semiconductor etching methods

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7133975B2 (ja) * 2018-05-11 2022-09-09 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN111261509B (zh) * 2018-11-30 2024-05-10 比亚迪半导体股份有限公司 在硅基体中蚀刻沟槽的方法及其应用
JP2022146092A (ja) * 2021-03-22 2022-10-05 東京エレクトロン株式会社 基板処理方法及び基板処理装置
WO2024157943A1 (ja) * 2023-01-27 2024-08-02 東京エレクトロン株式会社 基板処理方法及び基板処理システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379575B1 (en) * 1997-10-21 2002-04-30 Applied Materials, Inc. Treatment of etching chambers using activated cleaning gas
US6014979A (en) * 1998-06-22 2000-01-18 Applied Materials, Inc. Localizing cleaning plasma for semiconductor processing
US6503845B1 (en) * 2001-05-01 2003-01-07 Applied Materials Inc. Method of etching a tantalum nitride layer in a high density plasma
US20040014327A1 (en) 2002-07-18 2004-01-22 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP4283017B2 (ja) * 2003-03-25 2009-06-24 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2007502547A (ja) * 2003-05-30 2007-02-08 東京エレクトロン株式会社 Ｈｉｇｈ−ｋ誘電材料をエッチングする方法とシステム。
US7012027B2 (en) * 2004-01-27 2006-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Zirconium oxide and hafnium oxide etching using halogen containing chemicals
JP4540368B2 (ja) * 2004-03-08 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006339523A (ja) * 2005-06-03 2006-12-14 Taiyo Nippon Sanso Corp 半導体処理装置のクリーニング方法および高誘電率酸化膜のエッチング方法
US20070056925A1 (en) * 2005-09-09 2007-03-15 Lam Research Corporation Selective etch of films with high dielectric constant with H2 addition
JP2009076711A (ja) * 2007-09-21 2009-04-09 Hitachi High-Technologies Corp 半導体装置の製造方法
US8563410B2 (en) * 2009-11-25 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. End-cut first approach for critical dimension control
US20120244693A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Method for patterning a full metal gate structure
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961773B2 (en) 2018-07-20 2024-04-16 Oxford Instruments Nanotechnology Tools Limited Semiconductor etching methods
CN115376908A (zh) * 2022-08-26 2022-11-22 北京北方华创微电子装备有限公司 GaN衬底的刻蚀方法

Also Published As

Publication number Publication date
JP2016201476A (ja) 2016-12-01
TWI715563B (zh) 2021-01-11
US20160300728A1 (en) 2016-10-13
JP6604738B2 (ja) 2019-11-13
KR20160121436A (ko) 2016-10-19
US10290510B2 (en) 2019-05-14
KR102401316B1 (ko) 2022-05-24

Similar Documents

Publication Publication Date Title
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
TWI715563B (zh) 電漿蝕刻方法、圖案形成方法及清洗方法
TWI770310B (zh) 用於間隔件界定圖案化之垂直間隔件的形成方法
TWI352387B (en) Etch methods to form anisotropic features for high
TWI508164B (zh) Manufacturing method of semiconductor device
TWI483305B (zh) 使用電漿脈衝來控制溝槽微負載的方法
TWI607506B (zh) 圖案化氮化矽介電膜之方法
TWI745682B (zh) 基板處理系統及基板處理方法
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2004336029A (ja) 電界効果トランジスタのゲート構造の製造方法
TW202008458A (zh) 循環蝕刻製程
JP7401593B2 (ja) 空隙を形成するためのシステム及び方法
TW202226378A (zh) 選擇性各向異性金屬蝕刻
JP2023026624A (ja) 基板処理システム
KR102304163B1 (ko) 에칭 방법
US12074009B2 (en) Apparatus for processing a substrate
US9627216B2 (en) Method for forming features in a silicon containing layer
JP7190988B2 (ja) エッチング方法及び基板処理装置
TWI829231B (zh) 過渡金屬氮化材料的選擇性移除
US9653282B2 (en) Silicon-containing substrate cleaning procedure
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料