CN115376908A - GaN衬底的刻蚀方法 - Google Patents

GaN衬底的刻蚀方法 Download PDF

Info

Publication number
CN115376908A
CN115376908A CN202211034622.7A CN202211034622A CN115376908A CN 115376908 A CN115376908 A CN 115376908A CN 202211034622 A CN202211034622 A CN 202211034622A CN 115376908 A CN115376908 A CN 115376908A
Authority
CN
China
Prior art keywords
etching
gas
containing gas
gan
bromine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211034622.7A
Other languages
English (en)
Inventor
李萍萍
林源为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202211034622.7A priority Critical patent/CN115376908A/zh
Publication of CN115376908A publication Critical patent/CN115376908A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种GaN衬底的刻蚀方法,包括:在GaN衬底的顶面上形成第一掩膜层;在第一掩膜层的表面制作图案化的光刻胶层;刻蚀步骤,利用刻蚀气体连续刻蚀第一掩膜层和GaN衬底,以在GaN衬底形成由刻蚀沟槽相互隔离的多个微结构,微结构具有设定的侧壁倾角;其中,刻蚀气体包括氯基气体、含溴元素的气体以及含硼气体。本发明能够实现避免干法刻蚀高角度GaN微结构产生的微沟槽效应。

Description

GaN衬底的刻蚀方法
技术领域
本发明涉及半导体制造技术领域,更具体地,涉及一种GaN衬底的刻蚀方法。
背景技术
随着LED技术的发展,LED从传统LED照明应用逐渐走向显示领域。在目前众多显示技术中,Micro-LED显示技术由于其优异的图像质量、出色的寿命稳定性等突出优点,被认为是具有颠覆性的新一代显示技术,得到了学术界和产业界的广泛关注。Micro-LED的尺寸(1~100μm)比传统照明LED(300μm~1mm)明显减小,同时,为了增加单位面积芯片数量,增加发光面积,提高芯片集成度,减少crosstalk(互扰)效应,Micro-LED发光芯片的mesa(高台)、ISO(感光)制程都较传统LED提出了更高的角度的要求,以Mesa电极刻蚀工艺为例,传统LED刻蚀角度要求为30~40°,Micro-LED刻蚀角度要求则提升至60~80°。
GaN-Mesa电极刻蚀采用等离子体干法蚀刻是Micro-LED芯片制程的关键步骤,但是,在实际刻蚀过程中发现,运用传统的氯基刻蚀体系,刻蚀低角度GaN-Mesa(侧壁倾角<40°),不会出现微沟槽问题,如图1a所示,而对于高角度的GaN-Mesa刻蚀(侧壁倾角>60°),刻蚀极容易在Mesa图形的拐角处(刻蚀侧壁与刻蚀底部的交界处)形成如图1b所示的微沟槽结构。微沟槽的存在容易使LED芯片在工作过程中,在此位置产生电流堆积,从而造成芯片性能下降,采用已知的氯基刻蚀体系已无法满足Mini/Micro-LED-Mesa高角度刻蚀的要求。
发明内容
本发明的目的是提出一种GaN衬底的刻蚀方法,实现避免干法刻蚀高角度GaN微结构产生的微沟槽效应。
为实现上述目的,本发明提出一种GaN衬底的刻蚀方法,包括:
在GaN衬底的顶面上形成第一掩膜层;
在所述第一掩膜层的表面制作图案化的光刻胶层;
刻蚀步骤,利用刻蚀气体连续刻蚀所述第一掩膜层和所述GaN衬底,以在所述GaN衬底形成由刻蚀沟槽相互隔离的多个微结构,所述微结构具有设定的侧壁倾角;
其中,所述刻蚀气体包括氯基气体、含溴元素的气体以及含硼气体。
可选地,所述氯基气体包括Cl2,所述含硼气体包括BCl3
可选地,所述氯基气体包括Cl2、BCl3的至少其中之一,所述含硼气体包括硼烷类气体。
可选地,所述刻蚀气体还包括含氮类气体,所述刻蚀气体中的硼元素和氮元素的摩尔量相等。
可选地,所述含氮类气体包括NH3、N2的至少其中之一。
可选地,所述刻蚀气体还包括碳氟类气体。
可选地,含溴元素的气体为含氢元素和溴元素的气体。
可选地,所述硼烷类气体流量范围为5~20sccm;所述碳氟类气体流量范围为20~50sccm;所述含溴气体流量范围为40~100sccm;所述含氮气体流量范围为20~80sccm;所述氯基气体流量范围10~40sccm。
可选地,所述硼烷类气体、所述含氮类气体、所述碳氟类气体以及所述含溴元素的气体的流量之和为所述刻蚀气体总流量的60%~80%。
可选地,所述硼烷类气体为B2H6,所述碳氟类气体为CHF3,所述含溴类气体为HBr,所述含氮类气体为NH3,所述氯基类气体为Cl2和BCl3
可选地,所述第一掩膜层的材料包括氧化硅、氮化硅的至少其中之一。
本发明的有益效果在于:
本发明的GaN衬底的刻蚀方法,采用的刻蚀气体包括氯基气体、含溴元素的气体以及含硼气体,该刻蚀气体体系中,氯基气体和含溴元素的气体能够同时对硬掩膜和GaN起到刻蚀作用,含硼气体能够起到修正形貌的作用,通过该刻蚀气体可以消除传统干法刻蚀高角度GaN方法造成的刻蚀沟槽侧壁与沟槽底面夹角之间形成的微沟槽效应(一种公认的形成微沟槽的机理是自上而下运动的离子经过侧壁反弹而撞在底角处造成底角损伤,因此,侧壁角度越大时该效应越明显,即越难消除微沟槽效应),从而提升Mini/Micro-LED芯片的电性良率。
进一步地,针对采用PR+硬掩膜以获得大刻蚀角度的方式,本发明的方法可使硬掩膜无需单独制程进行湿法/干法开口,仅需与GaN外延层进行一步刻蚀即可完成对硬掩膜的图案化开口刻蚀和GaN外延层的刻蚀,有效减少工艺制程的同时,避免了因硬掩膜和GaN外延层分别刻蚀导致的混用不同气体产生的腔室状态不稳定及颗粒污染问题。
本发明的系统具有其它的特性和优点,这些特性和优点从并入本文中的附图和随后的具体实施方式中将是显而易见的,或者将在并入本文中的附图和随后的具体实施方式中进行详细陈述,这些附图和具体实施方式共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显,在本发明示例性实施例中,相同的参考标号通常代表相同部件。
图1a和图1b分别示出了传统GaN刻蚀低角度和高角度GaN微结构的侧壁形貌图。
图2示出了传统GaN刻蚀方法的各步骤对应的GaN结构变化示意图。
图3示出了根据本发明实施例1的一种GaN衬底的刻蚀方法的步骤图。
图4示出了根据本发明实施例1的一种GaN衬底的刻蚀方法的各步骤对应的GaN结构变化示意图。
图5示出了根据本发明实施例1的一种GaN衬底的刻蚀方法获得的GaN微结构的侧壁形貌图。
图6a-图6c示出了根据本发明实施例2的一种GaN衬底的刻蚀方法获得的GaN微结构的侧壁形貌图。
具体实施方式
传统的GaN刻蚀方法通常使用以Cl2气体为主,BCl3/Ar辅助轰击的气体体系(BCl3具有形成BCl2 +轰击物的作用,但相对于Cl2气体而言形成Cl自由基的能力更弱,因此,在提升物理轰击作用的同时减小了化学刻蚀作用)对外延GaN的衬底进行干法刻蚀,搭配负胶掩膜或者正胶+SiO2/SiNx掩膜形式,以得到大角度的GaN-Mesa台面微结构,其中,对于正胶+SiO2/SiNx掩膜结构,通常需要对SiO2/SiNx掩膜使用含氟气体进行干法刻蚀或使用含氟腐蚀液湿法开口后,再使用氯基气体进行GaN的台面干法刻蚀。
如图2所示,传统GaN刻蚀步骤如下:
步骤1:提供待刻蚀的衬底,衬底从下至上依次为蓝宝石基板,U-GaN层,N-GaN层,多量子阱(MQWs)层,P-GaN层,SiO2/SiNx层及光刻胶(PR)层;
步骤2:采用干法刻蚀工艺,利用氟基等离子体对SiO2/SiNx层进行开口刻蚀,形成硬掩膜;
步骤3:湿法去除光刻胶;
步骤4:采用干法刻蚀工艺,利用氯基等离子体对GaN外延层(U-GaN层、N-GaN层、多量子阱(MQWs)层和P-GaN层组成)进行刻蚀。
该刻蚀方法对于高角度的GaN-Mesa刻蚀,运用上述的Cl基刻蚀体系,刻蚀容易在图形的拐角处(刻蚀沟槽的侧壁与沟槽底部的交界处)形成微沟槽结构,如图1b所示。该微沟槽结构的存在容易使LED芯片在工作过程中,在此位置产生电荷堆积,造成芯片性能下降。
而且,对于正胶+SiO2/SiNx掩膜结构,该传统的蚀刻方法是将SiO2/SiNx使用氟基气体干法刻蚀开口或使用含氟腐蚀液进行开口,采用湿法刻蚀开口的增加了一道工艺制程,同时采用氟基气体干法刻蚀开口后再进行Cl基气体干法蚀刻会导致不同刻蚀气体混用造成干法刻蚀设备的腔室环境不稳定,不利于颗粒控制,造成颗粒污染。
本发明的方法在刻蚀高角度(60~80°)GaN图形时,采用包括氯基气体、含溴元素的气体以及含硼气体的刻蚀气体,通过含溴元素的气体以及含硼气体提供侧壁保护和修正形貌可以消除传统干法刻蚀高角度GaN结构方法造成的刻蚀沟槽底角微沟槽效应。另外,使用该刻蚀气体体系,能够实现将SiO2/SiNx硬掩膜及GaN衬底进行一步干法刻蚀,避免因混用不同气体产生腔室状态不稳定及颗粒污染的问题。下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例,然而应该理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了使本发明更加透彻和完整,并且能够将本发明的范围完整地传达给本领域的技术人员。
实施例1
本实施例的方法主要用于LED衬底的GaN-Mesa图形刻蚀,如图3和图4所示,本实施例的GaN衬底的刻蚀方法,包括:
S1:在GaN衬底的顶面上形成第一掩膜层;
本实施例中,GaN衬底包括从下至上依次层叠的蓝宝石基底、U-GaN层、N-GaN层、多量子阱层和P-GaN层。
GaN衬底的制备过程为:提供蓝宝石基板,采用外延工艺在蓝宝石基板表面依次外延生长U-GaN层、N-GaN层、多量子阱层和P-GaN层,形成GaN外延层。
本步骤中,可以通过外延或沉积工艺在P-GaN层上形成第一掩膜层,第一掩膜层的材料包括氧化硅、氮化硅的至少其中之一,本实施例中优选第一掩膜层的材料为SiO2
S2:在第一掩膜层的表面制作图案化的光刻胶层;
本步骤中,可以通过在第一掩膜层上旋涂光刻胶并通过光刻工艺图案化光刻胶,形成图案化的光刻胶层,优选地,光刻胶层为正胶图案。
S3:刻蚀步骤,利用刻蚀气体连续刻蚀第一掩膜层和GaN衬底,以在GaN衬底形成由刻蚀沟槽相互隔离的多个微结构,微结构具有设定的侧壁倾角;
其中,刻蚀气体包括氯基气体、含溴元素的气体以及含硼气体。
如图4所示,本步骤采用干法刻蚀工艺对于第一掩膜层和GaN衬底同时进行刻蚀,具体过程为:
首先,将GaN衬底置于等离子体刻蚀设备的工艺腔室内,然后向工艺腔室内通入刻蚀气体,同时调整腔室压力、上电极射频功率、下射频功率等工艺参数至设定值,激发刻蚀气体产生等离子体;
然后,利用图案化光刻胶层和刻蚀气体对介质层进行开口刻蚀,形成图案化的第一掩膜层;
之后,继续采用干法刻蚀工艺,利用第一掩膜层和上述刻蚀气体刻蚀GaN外延层,形成由刻蚀沟槽相互隔离的且具有设定的侧壁倾角的多个微结构。
在该刻蚀过程中,对第一掩膜层的开口刻蚀以及对GaN外延层的刻蚀为一步刻蚀。
本实施例中,刻蚀气体包括氯基气体、含溴元素的气体以及含硼气体。其中,氯基气体包括Cl2,含硼气体包括BCl3,含溴元素的气体为含氢元素和溴元素的气体,可以包括HBr、H2+Br2、H2+BBr3、HBrO3、HBrO4的至少其中之一,优选为HBr。
在刻蚀气体中,Cl2能够同时对硬掩膜和GaN起到刻蚀作用(形成镓的氯化物挥发抽走),HBr气体(在第一掩膜层刻蚀时能与Si元素形成SiBr4从而具有刻蚀作用,同时也可以将腔室中以及光刻胶中的氧元素吸收进来形成SiBrxOy的低聚物保护侧壁,在GaN刻蚀时形成镓的溴化物挥发抽走从而具有刻蚀作用,同时也可以形成BrxOy的低聚物保护侧壁)、BCl3气体能够起到保护侧壁以及修正侧壁形貌的作用(减小游离出的具有化学刻蚀活性的Cl自由基)。
其中,Cl2主要用于刻蚀GaN,反应方程式为:
氯等离子体形成:
Cl2→Cl*
GaN刻蚀:
GaN+Cl*→GaCl3↑+N2
本实施例采用氯基气体、含溴元素的气体以及含硼气体作为刻蚀气体,通过氯基气体能够同时对硬掩膜和GaN起到刻蚀作用,含溴元素的气体和含硼气体起到修正形貌的作用,以此消除传统干法刻蚀高角度GaN方法造成的刻蚀沟槽侧壁与沟槽底面夹角之间形成的微沟槽效应,通过本实施例方法获得的GaN刻蚀形貌如图4所示,可以看出微沟槽效应的明显改善。
同时,本实施例的刻蚀方法可使硬掩膜无需单独制程进行湿法/干法开口,仅需与GaN外延层进行一步刻蚀即可完成对硬掩膜的图案化开口刻蚀和GaN外延层的刻蚀,有效减少工艺制程的同时,避免了因硬掩膜和GaN外延层分别刻蚀导致的混用不同气体产生的腔室状态不稳定及颗粒污染问题。
实施例2
本实施例与实施例1的GaN衬底的刻蚀方法的步骤相同,见对比文件1的步骤S1-S3,区别在于:在步骤S3中,刻蚀气体采用的氯基气体和含硼气体的选择不同,具体为:
刻蚀气体中氯基气体包括Cl2、BCl3的至少其中之一,优选同时包括Cl2和BCl3。含硼气体包括硼烷类气体。通过Cl2和BCl3刻蚀GaN,通过硼烷类气体加强侧壁保护和对刻蚀形貌的修复。
其中,硼烷气体可以包括B2H6、BnHn+4、BnHn+6、BnHn+8和BnHn+10的至少其中之一,其中B4H10是气体,B6H10是液体,硼原子数更大时就变成固体而不能被使用,因此n≤6。本实施例中的硼烷气体优选为B2H6
硼烷可以与氧化硅刻蚀中的氧元素形成硼酸或者氧化硼低聚物,黏附在刻蚀面上以保护侧壁特别是底部转角处不产生刻蚀损伤。
反应方程式:
B2H6+O*→[BHO]n↓,其中氧元素是主要来自于步骤S3中对氧化硅硬掩膜开口刻蚀过程中产生以及光刻胶中的氧元素。
氧化硼低聚物与硼酸低聚物结构式:
Figure BDA0003818651660000081
采用硼烷气体能够起到保护侧壁的作用,机理是形成氧化硼或者硼酸低聚物吸附在侧壁上,特别是在刻蚀沟槽侧壁与沟槽底面拐角处形成保护,有效避免此处沟槽效应的产生。
优选地,本实施例中刻蚀气体还包括含氮类气体,刻蚀气体中的硼元素和氮元素的摩尔量相等。含氮类气体包括NH3、N2的至少其中之一。
具体地,B元素有空轨道,缺少电子,相当于p型空穴掺杂,掺杂后会降低GaN材料的费米能级,相反,N元素有孤对电子,相当于n型电子掺杂,掺杂后会升高GaN材料的费米能级。在器件设计时,其内部的掺杂水平和相应的能级已确定,如果在制造工艺过程中引入不必要的掺杂会对器件的性能造成影响,现有技术中并没有关注BCl3用于GaN刻蚀所引入的B元素掺杂问题(相对硼烷类气体而言,BCl3的掺杂作用有限),而掺杂是在刻蚀过程中自然而然进行的,采用含N元素的气体能够中和B元素引起的掺杂效应。因此,在刻蚀气体中需要同时加入含氮类气体使得硼元素和氮元素达到等摩尔量,如NH3、N2等,能够有效避免GaN掺杂特性发生改变。
本实施例中,刻蚀气体中的含溴类气体可以包括HBr、H2+Br2、H2+BBr3、HBrO3、HBrO4的至少其中之一。优选为HBr。
优选地,本实施例中还包括碳氟类气体。碳氟类气体可以刻蚀第一掩膜层中的氧化硅,增加对氧化硅的刻蚀速度。
碳氟类气体可以包括C4F8、C2F6、C4F6、CF4、CHF3、CH2F2、CH3F的至少其中之一。本实施例优选为CHF3
碳氟类气体与氧化硅的反应方程式为:
碳氟等离子体形成:
CxFy→CFn++CF3*+CF2*+CF*+F*+e-+光子
SiO2刻蚀机理为:
CFn*+SiO2→SiF4↑+CO2
可以通过碳氟类气体刻蚀增加对氧化硅的刻蚀速度,形成暴露GaN外延层的开口,完成硬掩膜的图案化。在刻蚀过程中,碳氟类气体在起到刻蚀作用的同时还可以发生化学反应生成聚合物,所生成的聚合物附着在刻蚀沟槽的底部和侧壁,对图形拐角处产生一定的保护作用,显著的减弱反应离子对于沟槽底部拐角处的蚀刻,进一步避免了微沟槽现场在此位置的产生。
优选地,本实施例中硼烷类气体流量范围为5~20sccm;碳氟类气体流量范围为20~50sccm;含溴气体流量范围为40~100sccm;含氮气体流量范围为20~80sccm;氯基气体流量范围10~40sccm。优选的硼烷类气体、含氮类气体、碳氟类气体以及含溴元素的气体的流量之和为刻蚀气体总流量的60%~80%。
具体地,在实际使用过程中,分别控制各类气体的流量,并且控制硼烷类气体(含与之对冲的含氮类气体)、碳氟类气体与含溴元素类气体的流量总和/刻蚀气体总流量=60%~80%,能够有效提高侧壁的光滑度,同时避免刻蚀沟槽的侧壁与底面拐角处出现沟槽。
在本实施例的一优选实施方式中,选择硼烷类气体为B2H6,碳氟类气体为CHF3,氢溴酸类气体为HBr,含氮类气体为NH3,氯基类气体为Cl2和BCl3;对应的干法刻蚀工艺的典型工艺参数具体为:
工艺腔室压力范围为2.5~5mT;
上电极射频功率范围为400~1200W;
下电极射频功率范围为200~500W;
B2H6气体流量范围为5~20sccm;
CHF3气体流量范围为20~50sccm;
HBr气体流量范围为40~100sccm;
NH3气体流量范围为20~80sccm;
Cl2气体流量范围为5~20sccm;
BCl3气体流量范围为5~20sccm。
基于上述工艺条件可获得如图6a-图6c所示的侧壁光滑,且底部拐角处无微沟槽效应的刻蚀形貌。
本实施例提供的GaN衬底的刻蚀方法能够有效防止干法刻蚀大角度GaN时产生的微沟槽效应,获得平滑的侧壁形貌和底部形貌,对提升Mini/Micro-LED芯片的电性良率具有重要意义。而且,针对采用PR+硬掩膜以获得大刻蚀角度的方式,本方案可使硬掩膜无需单独制程进行湿法/干法开口,仅需与GaN一步刻蚀,刻蚀步骤使用相同的刻蚀气体,相较于传统工艺能够有效减少工艺制程的同时避免由于不同刻蚀气体混用导致的腔室气体环境污染问题。
以上已经描述了本发明的各实施例,上述说明是示例性的,并非穷尽性的,并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下,对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (11)

1.一种GaN衬底的刻蚀方法,其特征在于,包括:
在GaN衬底的顶面上形成第一掩膜层;
在所述第一掩膜层的表面制作图案化的光刻胶层;
刻蚀步骤,利用刻蚀气体连续刻蚀所述第一掩膜层和所述GaN衬底,以在所述GaN衬底形成由刻蚀沟槽相互隔离的多个微结构,所述微结构具有设定的侧壁倾角;
其中,所述刻蚀气体包括氯基气体、含溴气体以及含硼气体。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述氯基气体包括Cl2,所述含硼气体包括BCl3
3.根据权利要求1所述的刻蚀方法,其特征在于,所述刻蚀气体还包括碳氟类气体。
4.根据权利要求3所述的刻蚀方法,其特征在于,所述氯基气体包括Cl2、BCl3的至少其中之一,所述含硼气体包括硼烷类气体。
5.根据权利要求4所述的刻蚀方法,其特征在于,所述刻蚀气体还包括含氮类气体,所述刻蚀气体中的硼元素和氮元素的摩尔量相等。
6.根据权利要求5所述的刻蚀方法,其特征在于,所述含氮类气体包括NH3、N2的至少其中之一。
7.根据权利要求1所述的刻蚀方法,其特征在于,含溴元素的气体为含氢元素和溴元素的气体。
8.根据权利要求5所述的刻蚀方法,其特征在于,
所述硼烷类气体流量范围为5~20sccm;
所述碳氟类气体流量范围为20~50sccm;
所述含溴气体流量范围为40~100sccm;
所述含氮气体流量范围为20~80sccm;
所述氯基气体流量范围10~40sccm。
9.根据权利要求8所述的刻蚀方法,其特征在于,所述硼烷类气体、所述含氮类气体、所述碳氟类气体以及所述含溴元素的气体的流量之和为所述刻蚀气体总流量的60%~80%。
10.根据权利要求8所述的刻蚀方法,其特征在于,所述硼烷类气体为B2H6,所述碳氟类气体为CHF3,所述含溴类气体为HBr,所述含氮类气体为NH3,所述氯基类气体为Cl2和BCl3
11.根据权利要求1所述的刻蚀方法,其特征在于,所述第一掩膜层的材料包括氧化硅、氮化硅的至少其中之一。
CN202211034622.7A 2022-08-26 2022-08-26 GaN衬底的刻蚀方法 Pending CN115376908A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211034622.7A CN115376908A (zh) 2022-08-26 2022-08-26 GaN衬底的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211034622.7A CN115376908A (zh) 2022-08-26 2022-08-26 GaN衬底的刻蚀方法

Publications (1)

Publication Number Publication Date
CN115376908A true CN115376908A (zh) 2022-11-22

Family

ID=84066804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211034622.7A Pending CN115376908A (zh) 2022-08-26 2022-08-26 GaN衬底的刻蚀方法

Country Status (1)

Country Link
CN (1) CN115376908A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368732A1 (en) * 1988-11-04 1990-05-16 Fujitsu Limited Process for forming resist mask pattern
JPH04345028A (ja) * 1991-05-23 1992-12-01 Sony Corp エッチング方法
JPH08296070A (ja) * 1995-04-21 1996-11-12 Ulvac Japan Ltd ドライエッチング方法、及びドライエッチング装置
TW444325B (en) * 1999-10-05 2001-07-01 Taiwan Semiconductor Mfg Method for forming trench on silicon substrate
US20100240218A1 (en) * 2009-03-19 2010-09-23 Tokyo Electron Limited Substrate etching method and system
US20140299571A1 (en) * 2013-04-03 2014-10-09 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN105097496A (zh) * 2014-05-16 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀的方法
TW201705267A (zh) * 2015-04-10 2017-02-01 東京威力科創股份有限公司 電漿蝕刻方法、圖案形成方法及清洗方法
CN106816372A (zh) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 一种碳化硅衬底的刻蚀方法
US20220199410A1 (en) * 2020-12-21 2022-06-23 Tokyo Electron Limited Conformal amorphous carbon layer etch with side-wall passivation
CN114783867A (zh) * 2022-03-24 2022-07-22 北京北方华创微电子装备有限公司 一种氧化硅刻蚀方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0368732A1 (en) * 1988-11-04 1990-05-16 Fujitsu Limited Process for forming resist mask pattern
JPH04345028A (ja) * 1991-05-23 1992-12-01 Sony Corp エッチング方法
JPH08296070A (ja) * 1995-04-21 1996-11-12 Ulvac Japan Ltd ドライエッチング方法、及びドライエッチング装置
TW444325B (en) * 1999-10-05 2001-07-01 Taiwan Semiconductor Mfg Method for forming trench on silicon substrate
US20100240218A1 (en) * 2009-03-19 2010-09-23 Tokyo Electron Limited Substrate etching method and system
US20140299571A1 (en) * 2013-04-03 2014-10-09 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN105097496A (zh) * 2014-05-16 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀的方法
TW201705267A (zh) * 2015-04-10 2017-02-01 東京威力科創股份有限公司 電漿蝕刻方法、圖案形成方法及清洗方法
CN106816372A (zh) * 2015-11-30 2017-06-09 北京北方微电子基地设备工艺研究中心有限责任公司 一种碳化硅衬底的刻蚀方法
US20220199410A1 (en) * 2020-12-21 2022-06-23 Tokyo Electron Limited Conformal amorphous carbon layer etch with side-wall passivation
CN114783867A (zh) * 2022-03-24 2022-07-22 北京北方华创微电子装备有限公司 一种氧化硅刻蚀方法

Similar Documents

Publication Publication Date Title
US9105587B2 (en) Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US8658541B2 (en) Method of controlling trench microloading using plasma pulsing
KR100252471B1 (ko) 드라이에칭방법
TW201732872A (zh) 清潔方法
KR20040066170A (ko) 질화물 숄더에 대해 높은 민감도를 갖는 자기 정렬 콘택에칭
US8133817B2 (en) Shallow trench isolation etch process
US20060011579A1 (en) Gas compositions
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US20110253670A1 (en) Methods for etching silicon-based antireflective layers
CN101752290B (zh) 浅沟槽隔离结构的形成方法
Chen et al. Vertical high quality mirrorlike facet of GaN-based device by reactive ion etching
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
EP0820093A1 (en) Etching organic antireflective coating from a substrate
CN101295627A (zh) 制造半导体器件的方法
US20080102624A1 (en) Method of fabricating semiconductor device with recess gate
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
KR100643570B1 (ko) 반도체 소자 제조 방법
CN115376908A (zh) GaN衬底的刻蚀方法
WO2014082545A1 (zh) 基片刻蚀方法
US20240006182A1 (en) Method for etching silicon wafer
KR20050035674A (ko) 실리콘 이방성 식각 방법
JP2023550842A (ja) メタルハードマスクのエッチング方法
KR100799133B1 (ko) 반도체소자의 리세스게이트 제조 방법
WO2014206296A1 (zh) 基片刻蚀方法
KR100291201B1 (ko) 질화갈륨 고(高)선택비의 이방성 건식 식각방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination