CN111261509B - 在硅基体中蚀刻沟槽的方法及其应用 - Google Patents
在硅基体中蚀刻沟槽的方法及其应用 Download PDFInfo
- Publication number
- CN111261509B CN111261509B CN201811456891.6A CN201811456891A CN111261509B CN 111261509 B CN111261509 B CN 111261509B CN 201811456891 A CN201811456891 A CN 201811456891A CN 111261509 B CN111261509 B CN 111261509B
- Authority
- CN
- China
- Prior art keywords
- etching
- silicon substrate
- gas
- trench
- helium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010703 silicon Substances 0.000 title claims abstract description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 54
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000007789 gas Substances 0.000 claims abstract description 41
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims abstract description 30
- 239000000460 chlorine Substances 0.000 claims abstract description 13
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 13
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 26
- GWUAFYNDGVNXRS-UHFFFAOYSA-N helium;molecular oxygen Chemical compound [He].O=O GWUAFYNDGVNXRS-UHFFFAOYSA-N 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 239000001307 helium Substances 0.000 claims description 11
- 229910052734 helium Inorganic materials 0.000 claims description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 238000009776 industrial production Methods 0.000 abstract description 5
- KFVPJMZRRXCXAO-UHFFFAOYSA-N [He].[O] Chemical compound [He].[O] KFVPJMZRRXCXAO-UHFFFAOYSA-N 0.000 abstract description 3
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000012876 topography Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- -1 oxygen ion Chemical class 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了在硅基体中蚀刻沟槽的方法及其应用。该在硅基体中蚀刻沟槽的方法包括：在硅基体的上表面上形成保护图案；利用干法蚀刻对所述硅基体未被所述保护图案覆盖的上表面进行蚀刻，其中，所述干法蚀刻采用的蚀刻混合气体中含有氯气、溴化氢和氦氧气体。该方法操作简单、方便，容易实现，易于工业化生产，在实现较窄的沟槽宽度时也可以得到需求的沟槽深度，所形成的沟槽接近垂直、无损伤、平坦光滑，且纵横比高。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及在硅基体中蚀刻沟槽的方法及其应用。
背景技术
目前各种功率整流器件广泛应用在人们的生活和生产中，功率整流器件也朝着低功耗和低成本方向发展，要求更低的正向开启电压和正向导通电阻、更高的电流密度及更快的反向恢复时间。而低正向肖特基整流器件(TMBS整流器件)具有沟槽结构，沟槽之间的宽度和深度对肖特基势垒降低效应影响显著，沟槽的宽度越窄和沟槽的深度越深，肖特基表面的电场强度越小，这样有利于器件的反向漏电流的降低和反向击穿电压的升高。同时，随着沟槽深度的增加，TMBS整流器件的反向击穿电压会随之升高，升高的速率也会逐渐变缓。因此，通过设置较深的沟槽深度，可使TMBS整流器件得到更高的反向击穿电压。然而，根据现有的产品蚀刻工艺，通过LAM490/4420等机台制作较深的沟槽存在以下问题：①在较窄的沟槽宽度时无法得到器件需求的沟槽深度。②达到需求深度的同时无法形成无损伤、平滑垂直的沟槽侧壁。
因而，现有的在硅基体中蚀刻沟槽的方法仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种操作简单、方便、容易实现、易于工业化生产、在实现较窄的沟槽宽度时也可以得到需求的沟槽深度、或者所形成的沟槽侧壁接近垂直、无损伤、平坦光滑、纵横比高的在硅基体中蚀刻沟槽的方法。
在本发明的一个方面，本发明提供了一种在硅基体中蚀刻沟槽的方法。根据本发明的实施例，该方法包括：在硅基体的上表面上形成保护图案；利用干法蚀刻对所述硅基体未被所述保护图案覆盖的上表面进行蚀刻，其中，所述干法蚀刻采用的蚀刻混合气体中含有氯气、溴化氢和氦氧气体。发明人发现，该方法操作简单、方便，容易实现，易于工业化生产，在实现较窄的沟槽宽度时也可以得到需求的沟槽深度，所形成的沟槽侧壁接近垂直、无损伤、平坦光滑，且纵横比高。
在本发明的另一个方面，本发明提供了一种制备半导体器件的方法。根据本发明的实施例，该方法包括利用前面所述的方法在硅基体中蚀刻沟槽的步骤。发明人发现，该方法操作简单、方便，容易实现，易于工业化生产，且制备所得的半导体器件中硅基体中的沟槽侧壁接近垂直、无损伤、平坦光滑，且纵横比高，从而使得该半导体器件反向漏电流较低、反向击穿电压较高。
在本发明的又一个方面，本发明提供了一种硅衬底。根据本发明的实施例，该硅衬底包括：硅基体；沟槽，所述沟槽是通过前面所述的方法对所述硅基体蚀刻后形成的。发明人发现，该方法操作简单、方便，容易实现，易于工业化生产，且该硅衬底中的沟槽侧壁接近垂直、无损伤、平坦光滑，且纵横比高，特别适合用于制备TMBS整流器件，制备所得的TMBS整流器件的肖特基表面的电场强度小，从而使得该TMBS整流器件反向漏电流较低、反向击穿电压较高。
在本发明的再一个方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件是由前面所述的制备半导体件的方法制备获得的，或者包括前面所述的硅衬底。发明人发现，该半导体器件功耗较低、成本较低，正向开启电压和正向导通电压较低，且电流密度较高，反向恢复时间较短。
附图说明
图1显示了本发明一个实施例的在硅基体中蚀刻沟槽的方法的流程示意图。
图2显示了本发明另一个实施例的在硅基体中蚀刻沟槽的方法的流程示意图。
图3显示了本发明一个实施例的硅衬底的剖面结构示意图。
图4显示了本发明实施例1的在硅基体中蚀刻的沟槽的电镜照片。
图5显示了本发明实施例2的在硅基体中蚀刻的沟槽的电镜照片。
图6显示了本发明实施例3的在硅基体中蚀刻的沟槽的电镜照片。
图7显示了本发明实施例4的在硅基体中蚀刻的沟槽的电镜照片。
图8显示了本发明实施例5的在硅基体中蚀刻的沟槽的电镜照片。
图9显示了本发明对比例1的在硅基体中蚀刻的沟槽的电镜照片。
附图标记：
10：硅衬底 100：硅基体 200：沟槽 210：侧壁
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种在硅基体中蚀刻沟槽的方法。根据本发明的实施例，参照图1，该方法包括以下步骤：
S100：在硅基体的上表面上形成保护图案。
根据本发明的实施例，在硅基体的上表面上形成保护图案的方式可以是在硅基体的上表面涂覆光刻胶，然后通过在需要蚀刻的区域对光刻胶进行曝光、显影，将需要形成沟槽的区域的光刻胶移除，在不需要形成沟槽的区域保留光刻胶，从而形成保护图案。由此，操作简单、方便，容易实现，易于工业化生产。
根据本发明的实施例，形成的保护图案的形状、大小，以及涂覆光刻胶的厚度、涂覆光刻胶的具体方式等，均可以根据实际需要进行灵活选择，在此不再过多赘述。
S200：利用干法蚀刻对所述硅基体未被所述保护图案覆盖的上表面进行蚀刻，其中，所述干法蚀刻采用的蚀刻混合气体中含有氯气、溴化氢和氦氧气体。
根据本发明的实施例，采用上述混合气体可以使得蚀刻形成的沟槽接近垂直、无损伤、平坦光滑，且纵横比高。发明人经过大量周密的考察与实验验证后发现，采用上述混合气体在进行蚀刻时，氯气在蚀刻中会作为主蚀刻气体，溴化氢可以作为蚀刻获得沟槽的侧壁的保护气体，另外，由于混合气体中还含有氦气和氧气，氦气和氧气可以使得在蚀刻过程中，形成的沟槽的侧壁上形成由氧离子辐照产生的二氧化硅薄膜和溴化氢聚合物产生的双层保护层，以更加有效地保护所形成的沟槽的侧壁不会继续被蚀刻，从而实现了较为良好的各向异性蚀刻，进而实现了蚀刻形成的沟槽接近垂直、无损伤、平坦光滑，且纵横比高。
根据本发明的实施例，更进一步地，在前面所述的蚀刻中，混合气体中的各个组分同时引入蚀刻的反应体系中。在本发明的一些实施例中，首先在前面所述的氯气蚀刻硅基体时，氯离子与硅基体发生化学反应，逐渐蚀刻出沟槽；在此之后溴化氢会形成溴化氢聚合物沉积在蚀刻后形成的沟槽的侧壁和底部，起到侧壁保护的作用；然后少量的氦氧气体(即氦气和氧气的混合气体)会形成等离子体，蚀刻沟槽的底部形成的溴化氢聚合物，由于在较大偏压下氯气等离子体蚀刻是非等向性的，位于沟槽的底部溴化氢聚合物很快会被蚀刻完毕，然后氯气等离子体会继续与沟槽底部的硅反应，继续蚀刻沟槽底部的硅，而沟槽侧壁形成的溴化氢聚合物可以保护沟槽的侧壁不被蚀刻；同时，沟槽在氧等离子体的作用下被氧化，沟槽的底部和侧壁会形成一层SiO2保护层，在较大偏压下，氯气等离子体会将沟槽底部的二氧化硅层很快地蚀刻完毕，继续与沟槽底部的硅基体反应，但沟槽侧壁的二氧化硅并不会很快地被蚀刻完毕，从而在沟槽的侧壁形成了由SiO2薄膜和溴化氢聚合物共同形成的双层保护层；另一方面，在蚀刻过程中形成的沟槽的侧壁被氧等离子体氧化，从而对沟槽的侧壁起到了抛光的作用，使得侧壁表面更加平坦光滑，故而采用上述混合气体进行蚀刻，更加有效地保护所形成的沟槽的侧壁不会继续被蚀刻，从而实现了较为良好的各向异性蚀刻，进而实现了蚀刻形成的沟槽侧壁接近垂直、无损伤、平坦光滑，且纵横比高。
根据本发明的实施例，在所述混合气体中，所述氯气、所述溴化氢、所述氦氧气体的流量比为(22.5-27.5)：(31.5-38.5)：(3-5)。在所述氦氧气体中，氦气和氧气的流量比为7:3，氦气和氧气通过同一管路通入反应腔室。在本发明的具体实施例中，所述混合气体采用流量比混合，所述氯气的流量范围为22.5-27.5sccm(标准毫升/分钟)，所述溴化氢的流量范围为31.5-38.5sccm，所述氦氧气体的流量范围为3-5sccm。优选的，所述氯气、所述溴化氢、所述氦氧气体的流量比可以为25：35：4等。在本发明实施例中，所述氯气的流量范围为25sccm，所述溴化氢的流量范围为35sccm，所述氦氧气体的流量范围为4sccm。由此，主蚀刻气体和保护气体的比例较佳，进一步提高了蚀刻后形成的沟槽侧壁的垂直度和平滑效果，进而采用该在硅基体中蚀刻沟槽的方法可制作出沟槽满足要求的TMBS整流器件，从而制备所得的TMBS整流器件的肖特基表面的电场强度小，从而使得该TMBS整流器件反向漏电流较低、反向击穿电压较高。
根据本发明的实施例，更进一步地，发明人经过进一步考证后发现，当所述氯气和所述溴化氢的流量比为(4-6)：(6-8)时，具体地，可以为2：3、5：7或者3：4等，氯气和溴化氢之间的比例也较佳。由此，可得到垂直平滑的沟槽侧壁的形貌，氯气过多时侧壁蚀刻速率过快，溴化氢聚合物无法保护侧壁；溴化氢过多时侧壁保护层过厚，氯气无法接触到硅基体。。
根据本发明的实施例，更进一步地，发明人经过进一步考证后发现，当所述氦氧气体中的氦气和所述氧气的流量比为(6-8)：(2-4)时，具体地，可以为3：1、7：3或者2：1等，氦气和氧气之间的比例也较佳。由此，可进一步更好地得到垂直平滑的沟槽侧壁的形貌。
根据本发明的实施例，在进行蚀刻的过程中，还可以对蚀刻采用的气体施加磁场，通过在其附近施加磁场，从而可以增加蚀刻气体等离子体的碰撞几率，从而更加充分地和需要进行蚀刻的硅基体接触，进而改善蚀刻形成的沟槽形貌。
根据本发明的实施例，所述磁场的方向可以根据实际需要进行灵活选择，磁场的强度可以为25-35gauss。在本发明的一些实施例中，所述磁场的强度可以具体为25gauss、30gauss或者35gauss等。由此，磁场的强度较为合适，从而可以进一步增加蚀刻气体等离子体的碰撞几率，从而进一步更加充分地和需要进行蚀刻的硅基体接触，因此可以进一步改善蚀刻形成的沟槽形貌，低于此磁场强度，则会使区域内等离子体分布密度不均匀，蚀刻均匀度不佳，无法得到平滑的侧壁；高于此磁场强度，则也会使区域内等离子体分布密度不均匀，蚀刻均匀度不佳，无法得到平滑的侧壁。
根据本发明的实施例，发明人经过大量研究后发现，当所述蚀刻在P-500poly蚀刻腔室中进行时，相较于其他种类的蚀刻腔室增加了磁场，可以将等离子体内的带电荷粒子局限在反应腔室内，改善硅基体附近等离子体的均匀性，并使反应腔室内的离子密度增加，使更多的气体参与反应。
根据本发明的实施例，更进一步地，在进行蚀刻时，阴极的温度为55-65摄氏度，具体地，可以为55摄氏度、60摄氏度或者65摄氏度等；Wall温度为60-70摄氏度，具体地，可以为60摄氏度、65摄氏度或者70摄氏度等。由此，阴极温度和Wall温度较为合适，可以使得蚀刻形成的沟槽侧壁更接近垂直，而低于此工艺温度，则溴化氢聚合物生成的速率减慢，导致保护效果不佳，无法得到垂直的侧壁形貌；高于此工艺温度，则侧壁蚀刻速率过快，侧壁保护效果不佳，无法得到垂直的侧壁形貌。
根据本发明的实施例，发明人对于蚀刻深度和蚀刻宽度也进行了深入的考察与大量的实验验证后发现，随着蚀刻深度的增加，蚀刻速率会逐渐下降，造成这种结果的原因主要是当沟槽很深时，到达底部的氯离子的浓度已经变得很小，影响了蚀刻速率，同时也使侧壁的蚀刻速率变缓。在本发明的一些实施例中，所述蚀刻深度为2-3微米；蚀刻宽度为0.5-1微米，具体地，所述蚀刻深度可以为2微米、2.5微米或者3微米等；蚀刻宽度可以为0.5微米、0.6微米、0.7微米、0.8微米、0.9微米或者1微米等。由此，蚀刻深度和蚀刻宽度均较为合适，在实现较窄的沟槽宽度时也可以得到需求的沟槽深度，所形成的沟槽侧壁接近垂直、无损伤、平坦光滑，且纵横比高，从而使得半导体器件，尤其是TMBS整流器件的肖特基表面的电场强度小，反向漏电流较低、反向击穿电压较高。
根据本发明的实施例，腔室压力可以为75-125mT。在本发明的一些实施例中，腔室压力可以为75mT、100mT或者125mT等。由此，可以使得各个离子的平均自由路径增大，离子碰撞时获得的能量增大，轰击力强。
根据本发明的实施例，射频正向功率可以为350-450W。在本发明的一些实施例中，射频正向功率可以为350W、400W或者450W等。由此，可以使得各气体等离子体垂直轰击，使干法蚀刻具有非等向异性，与硅基体反应达到所需求的深度。
根据本发明的实施例，磁场强度可以为25-35gauss。在本发明的一些实施例中，磁场强度可以为25gauss、30gauss或者35gauss等。由此，可以将等离子体内的带电荷粒子局限在反应腔室内，改善硅基体附近等离子体的均匀性，并使反应腔室内的离子密度增加，使更多的气体参与反应。
根据本发明的实施例，在蚀刻完成以后，需去除硅基体上表面由光刻胶形成的保护图案，去除保护图案的方式可以采用PSC机台或者SPM机台进行，其具体操作步骤可以根据实际需要进行灵活选择，在此不再过多赘述。
在本发明的另一些实施例中，参照图2，在进行所述蚀刻之前，该方法还包括：
S300：预先对所述硅基体未被所述保护图案覆盖的上表面进行预处理，以去除所述硅基体表面的氧化膜层。
根据本发明的实施例，该步骤中可以利用CF4气体对所述硅基体未被所述保护图案覆盖的上表面进行预处理，由于CF4气体中含有大量的氟离子，氟离子会与SiO2发生反应，从而可以去除硅基体表面的氧化层，进而使得主蚀刻气体可以更顺利的与硅基体反应，蚀刻形成沟槽。
在本发明的另一个方面，本发明提供了一种制备半导体器件的方法。根据本发明的实施例，该方法包括利用前面所述的方法在硅基体中蚀刻沟槽的步骤。发明人发现，该方法操作简单、方便，容易实现，易于工业化生产，且制备所得的半导体器件，尤其是当半导体器件为TMBS整流器件时，肖特基表面的电场强度小，从而使得该半导体器件反向漏电流较低、反向击穿电压较高。
根据本发明的实施例，该半导体器件的具体种类没有特别限制，只要是制备过程中需要在硅基体中形成沟槽的半导体器件均可，例如可以为功率整流器件，具体可为TMBS整流器件等。
根据本发明的实施例，本领域技术人员可以理解，在该制备半导体器件的方法中，除了前面所述的对硅基体蚀刻沟槽的步骤，还可以包括其他常规步骤，其他步骤的工艺条件和参数等，均为常规制备半导体器件的方法的工艺条件和参数，在此不再过多赘述。
在本发明的又一个方面，本发明提供了一种硅衬底。根据本发明的实施例，参照图3，该硅衬底10包括：硅基体100；沟槽200，所述沟槽200是通过前面所述的方法对所述硅基体100蚀刻后形成的。发明人发现，该硅衬底10中的沟槽侧壁接近垂直，且具有合适的深度，能够实现较大的纵横比，同时侧壁平坦光滑，无损伤，特别适合用于制备半导体器件，尤其是TMBS整流器件，制备所得的TMBS整流器件的肖特基表面的电场强度小，从而使得该TMBS整流器件反向漏电流较低、反向击穿电压较高。
根据本发明的实施例，参照图3，所述沟槽200的侧壁201与垂直于所述硅基体100的上表面的法线之间的夹角θ不大于5度。在本发明的一些实施例中，所述沟槽200的侧壁201与垂直于所述硅基体100的上表面的法线之间的夹角θ可以为1度、2度、3度、4度或者5度等。由此，该硅衬底10在实现较窄的沟槽200宽度时也可以得到需求的沟槽深度，所形成的沟槽200侧壁接近垂直、无损伤、平坦光滑，且纵横比高。
根据本发明的实施例，所述沟槽的纵横比为(2-6)：1。在本发明的一些实施例中，所述沟槽200的纵横比可以为2：1、3：1、4：1、5：1、6：1等。由此，该硅衬底10在实现较窄的沟槽200宽度时也可以得到需求的沟槽深度，纵横比高，所形成的沟槽200侧壁接近垂直、无损伤、平坦光滑。
在本发明的再一个方面，本发明提供了一种半导体器件。根据本发明的实施例，该半导体器件是有前面所述的制备半导体器件的方法制备获得的，或者包括前面所述的硅衬底。发明人发现，该半导体器件功耗较低、成本较低，正向开启电压和正向导通电压较低，且电流密度较高，反向恢复时间较短。
根据本发明的实施例，本领域技术人员可以理解，在该半导体器件中，除包括前面所述的硅衬底以外，还可以包括其他常规半导体器件具备的结构和部件，在此不再过多赘述。
下面详细描述本发明的实施例。
实施例1
在硅基体中蚀刻沟槽的方法：
在硅基体的上表面涂覆光刻胶并形成保护图案。
在P-500poly蚀刻腔室中进行蚀刻，通入CF4的气体流量为35sccm，腔室压力100mT、射频正向功率400W，不施加磁场；通入氯气、溴化氢、氦氧气体的气体流量分别为25sccm；35sccm；4sccm，腔室压力100mT、射频正向功率400W，磁场强度30gauss，阴极温度为60摄氏度，蚀刻时间为10min。去除硅基体上表面的保护图案，并进行形貌分析(结果参照图4)。
实施例2
在硅基体中蚀刻沟槽的方法：
在硅基体的上表面涂覆光刻胶并形成保护图案。
在P-500poly蚀刻腔室中进行蚀刻，通入CF4的气体流量为35sccm，腔室压力100mT、射频正向功率400W，不施加磁场；通入氯气、溴化氢、氦氧气体的气体流量分别为25sccm；35sccm；4sccm，腔室压力100mT、射频正向功率400W，磁场强度30gauss，阴极温度为55摄氏度，蚀刻时间为10min。去除硅基体上表面的保护图案，并进行形貌分析(结果参照图5)。
实施例3
在硅基体中蚀刻沟槽的方法：
在硅基体的上表面涂覆光刻胶并形成保护图案。
在P-500poly蚀刻腔室中进行蚀刻，通入CF4的气体流量为35sccm，腔室压力100mT、射频正向功率400W，不施加磁场；通入氯气、溴化氢、氦氧气体的气体流量分别为25sccm；35sccm；4sccm，腔室压力100mT、射频正向功率400W，磁场强度30gauss，阴极温度为65摄氏度，蚀刻时间为10min。去除硅基体上表面的保护图案，并进行形貌分析(结果参照图6)。
实施例4
在硅基体中蚀刻沟槽的方法：
在硅基体的上表面涂覆光刻胶并形成保护图案。
在P-500poly蚀刻腔室中进行蚀刻，通入CF4的气体流量为35sccm，腔室压力75mT、射频正向功率400W，不施加磁场；通入氯气、溴化氢、氦氧气体的气体流量分别为25sccm；35sccm；4sccm，腔室压力750mT、射频正向功率400W，磁场强度30gauss，，蚀刻时间为10min。去除硅基体上表面的保护图案，并进行形貌分析(结果参照图7)。
实施例5
在硅基体中蚀刻沟槽的方法：
在硅基体的上表面涂覆光刻胶并形成保护图案。
在P-500poly蚀刻腔室中进行蚀刻，通入CF4的气体流量为35sccm，腔室压力100mT、射频正向功率400W，不施加磁场；通入氯气、溴化氢、氦氧气体的气体流量分别为25sccm；35sccm；4sccm，腔室压力125mT、射频正向功率400W，磁场强度30gauss，蚀刻时间为10min。去除硅基体上表面的保护图案，并进行形貌分析(结果参照图8)。
对比例1
通过LAM490/4420等机台在硅基体中蚀刻沟槽，并进行形貌分析(结果参照图9)。
由图4至图9可知，采用的气体为含有氯气、溴化氢、氦气和氧气的混合气体的在硅基体中蚀刻沟槽的方法，在实现较窄的沟槽宽度时也可以得到需求的沟槽深度，所形成的沟槽接近垂直、无损伤、平坦光滑，且纵横比高，蚀刻出的沟槽的形貌远远优于相关技术中通过LAM490/4420等机台在硅基体中蚀刻的沟槽。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (11)
1.一种在硅基体中蚀刻沟槽的方法，其特征在于，包括：
在硅基体的上表面上形成保护图案；
利用干法蚀刻对所述硅基体未被所述保护图案覆盖的上表面进行蚀刻，其中，所述干法蚀刻采用的蚀刻混合气体中含有氯气、溴化氢和氦氧气体，所述氦氧气体使得在蚀刻过程中，形成的沟槽的侧壁上形成由氧离子辐照产生的二氧化硅薄膜和溴化氢聚合物产生的双层保护层；
其中，在所述混合气体中，所述氯气、所述溴化氢、和所述氦氧气体的流量比为(22.5-27.5)：(31.5-38.5)：(3-5)；
所述氦氧气体中的氦气和所述氧气的流量比为(6-8)：(2-4)。
2.根据权利要求1所述的方法，其特征在于，所述氯气、所述溴化氢、和所述氦氧气体流量比为25：35：4。
3.根据权利要求1所述的方法，其特征在于，所述氦氧气体中，氦气和氧气的流量比为7:3，氦气和氧气通过同一管路通入反应腔室。
4.根据权利要求1所述的方法，其特征在于，还包括对所述蚀刻混合气体施加磁场。
5.根据权利要求4所述的方法，其特征在于，所述蚀刻在蚀刻腔室中进行，所述蚀刻满足以下条件的至少一种：
阴极温度为55-65摄氏度；
Wall温度为60-70摄氏度；
蚀刻深度为1-4微米；
蚀刻宽度为0.5-1微米；
腔室压力为75-125mT；
射频正向功率为350-450W；
磁场强度为25-35gauss。
6.根据权利要求1所述的方法，其特征在于，在进行所述蚀刻之前，还包括对所述硅基体未被所述保护图案覆盖的上表面进行预处理，以去除所述硅基体表面的氧化膜层。
7.一种制备半导体器件的方法，其特征在于，包括利用权利要求1-6中任一项所述的方法在硅基体中蚀刻沟槽的步骤。
8.一种硅衬底，其特征在于，包括：
硅基体；
沟槽，所述沟槽是通过权利要求1-6中任一项所述的方法对所述硅基体蚀刻后形成的。
9.根据权利要求8所述的硅衬底，其特征在于，所述沟槽的侧壁与垂直于所述硅基体的上表面的法线之间的夹角不大于5度。
10.根据权利要求9所述的硅衬底，其特征在于，所述沟槽的纵横比为(2-6)：1。
11.一种半导体器件，其特征在于，是通过权利要求7所述的方法制备获得的，或者包括权利要求8-10中任一项所述的硅衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811456891.6A CN111261509B (zh) | 2018-11-30 | 2018-11-30 | 在硅基体中蚀刻沟槽的方法及其应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811456891.6A CN111261509B (zh) | 2018-11-30 | 2018-11-30 | 在硅基体中蚀刻沟槽的方法及其应用 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111261509A CN111261509A (zh) | 2020-06-09 |
| CN111261509B true CN111261509B (zh) | 2024-05-10 |
Family
ID=70953848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811456891.6A Active CN111261509B (zh) | 2018-11-30 | 2018-11-30 | 在硅基体中蚀刻沟槽的方法及其应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111261509B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151586A (ja) * | 2000-11-13 | 2002-05-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN103915330A (zh) * | 2013-01-09 | 2014-07-09 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN108831831A (zh) * | 2018-06-20 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020182852A1 (en) * | 2001-05-03 | 2002-12-05 | Koninklijke Philips Electronics N.V. | Method for reducing micro-masking defects in trench isolation regions |
| US9627216B2 (en) * | 2013-10-04 | 2017-04-18 | Applied Materials, Inc. | Method for forming features in a silicon containing layer |
| JP6604738B2 (ja) * | 2015-04-10 | 2019-11-13 | 東京エレクトロン株式会社 | プラズマエッチング方法、パターン形成方法及びクリーニング方法 |
-
2018
- 2018-11-30 CN CN201811456891.6A patent/CN111261509B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002151586A (ja) * | 2000-11-13 | 2002-05-24 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN102142377A (zh) * | 2011-01-30 | 2011-08-03 | 福建福顺微电子有限公司 | 一种功率mos器件硅沟槽制作方法 |
| CN103915330A (zh) * | 2013-01-09 | 2014-07-09 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
| CN108831831A (zh) * | 2018-06-20 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111261509A (zh) | 2020-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004689B2 (en) | Thermal silicon etch | |
| US9502258B2 (en) | Anisotropic gap etch | |
| US9355856B2 (en) | V trench dry etch | |
| TWI731101B (zh) | 蝕刻處理方法 | |
| US9378978B2 (en) | Integrated oxide recess and floating gate fin trimming | |
| TW200823998A (en) | Self-aligned contact etch with high sensitivity to nitride shoulder | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| JP4653603B2 (ja) | プラズマエッチング方法 | |
| WO2003094217A1 (en) | Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber | |
| US9748366B2 (en) | Etching oxide-nitride stacks using C4F6H2 | |
| CN104347389B (zh) | 等离子体刻蚀方法 | |
| CN106504982B (zh) | 一种基片的刻蚀方法 | |
| CN111261509B (zh) | 在硅基体中蚀刻沟槽的方法及其应用 | |
| KR20220022881A (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| CN105702569A (zh) | 刻蚀方法 | |
| CN107731678B (zh) | 三维存储器的制作方法 | |
| CN115547825A (zh) | 衬底沟槽刻蚀方法 | |
| WO2022100725A1 (zh) | 硅片的刻蚀方法 | |
| JP2016207753A (ja) | プラズマエッチング方法 | |
| CN110890277A (zh) | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 | |
| CN105097440A (zh) | 一种深硅刻蚀方法 | |
| CN109390227B (zh) | 一种小线宽垂直型沟槽的刻蚀方法 | |
| WO2014206296A1 (zh) | 基片刻蚀方法 | |
| TW201442110A (zh) | 一種在矽基底刻蝕通孔的方法 | |
| CN117936376B (zh) | 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210222 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Applicant after: NINGBO BYD SEMICONDUCTOR Co.,Ltd. Address before: 315800 No. 155 West Mount Lu Road, Ningbo Free Trade Zone, Zhejiang Applicant before: NINGBO BYD SEMICONDUCTOR Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |