TW201442110A - 一種在矽基底刻蝕通孔的方法 - Google Patents

一種在矽基底刻蝕通孔的方法 Download PDF

Info

Publication number
TW201442110A
TW201442110A TW103103185A TW103103185A TW201442110A TW 201442110 A TW201442110 A TW 201442110A TW 103103185 A TW103103185 A TW 103103185A TW 103103185 A TW103103185 A TW 103103185A TW 201442110 A TW201442110 A TW 201442110A
Authority
TW
Taiwan
Prior art keywords
gas
photoresist
etching
plasma etching
mask
Prior art date
Application number
TW103103185A
Other languages
English (en)
Other versions
TWI541892B (zh
Inventor
Songlin Xu
Original Assignee
Advanced Micro Fab Equip Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fab Equip Inc filed Critical Advanced Micro Fab Equip Inc
Publication of TW201442110A publication Critical patent/TW201442110A/zh
Application granted granted Critical
Publication of TWI541892B publication Critical patent/TWI541892B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明公開了一種在矽基底刻蝕通孔的方法,所述方法利用光刻膠作為掩膜替代了現有技術中的硬掩膜,避免了多個掩膜層間的圖形轉移可能會造成關鍵尺寸的變化,簡化了刻蝕工藝,節省了成本,同時為了保證採用光刻膠作為掩膜與矽基底有足夠的選擇比,本發明採用CO和/或CO2代替易與光刻膠發生反應的氧氣為沉積保護層的反應提供氧自由基。維持等離子體刻蝕室內的O2低於5%,以提高了光刻膠掩膜層和矽基底的選擇比,同時CO和/或CO2解離出的C自由基等粒子在光刻膠表面形成一層保護層,防止氧自由基與光刻膠發生反應。

Description

一種在矽基底刻蝕通孔的方法
本發明關於半導體基片處理技術領域,尤其關於一種刻蝕矽基底基片的技術領域。
半導體製造技術領域中,經常需要在矽襯底或者其他矽材料上構圖刻蝕形成孔洞,現有技術中,通常都是採用幹法的RIE刻蝕技術、通過含F元素的氣體產生F等離子體(Plasma)來刻蝕矽材料,例如,在MEMS((Micro-Electro-Mechanical Systems,微機電系統)和3D封裝技術等領域,通常需要進行體矽刻蝕形成深度達到幾百微米的深矽通孔(Through-Silicon-Via,TSV),深矽通孔的刻蝕採用能產生氟離子的刻蝕氣體和能提供側壁保護的沉積氣體配合進行。
半導體基片刻蝕前首先要在基片表面塗覆光刻膠,利用光刻膠的準確曝光將所需的刻蝕圖形轉移到半導體基片的刻蝕基底上,光刻膠可以作為掩膜覆蓋在刻蝕區以外的區域,保護刻蝕區以外的半導體基底不被刻蝕。在對以矽材料為基底的基片進行深孔刻蝕時,通常需要採用能產生氟離子的氣體作為矽基底的刻蝕氣體,由於化學反應不具有方向性,深孔刻蝕的過程中側壁形貌很難保證光滑。為了滿足深孔刻蝕的要求,通常需要在側壁沉積保護層,以防止化學反應在通孔側壁的各個方向進行。
為了在矽深孔側壁形成沉積保護層,現有技術中常採用矽的鹵化物如SiF4或SiCl4等與O2反應生成氧化矽沉積在矽深孔側壁及底部,作為鈍化層,由於離子對側壁的轟擊強度較弱,F離子對矽深孔側壁鈍化層 的刻蝕速率很慢,因此,在整個刻蝕過程中,橫向刻蝕速率慢,具有良好的各向異性的特點。由於氧氣極易與作為掩膜層的光刻膠發生反應,會降低光刻膠與目標刻蝕層的選擇比,不能順利的完成刻蝕工藝,為此,常在光刻膠與矽基底之間設置一層硬掩膜,如氧化矽層,先將待刻蝕圖形轉移到硬掩膜上,再將所述硬掩膜作為刻蝕矽基底的掩膜層。硬掩膜的製備需要較為複雜的步驟,首先在矽基底表面通過化學氣相沉積等方法製備一定厚度的硬掩膜,再在硬掩膜上方製備光刻膠塗層;在光刻膠表面準確曝光得到所要刻蝕的圖形後,需要將所述圖形先轉移到所述硬掩膜上並對光刻膠進行移除,然後以所述硬掩膜作為掩膜對矽基底進行刻蝕,刻蝕完成後還需要將所述硬掩膜移除。上述工藝複雜且費用高昂,不利於成本控制,而且多個掩膜層間的圖形轉移可能會造成關鍵尺寸的變化,影響基片刻蝕的準確性。
為了解決上述問題,本發明提供了一種在矽基底刻蝕通孔的方法,所述矽基底表面塗覆有光刻膠掩膜層,所述的刻蝕方法在等離子體刻蝕室內進行,所述方法包括下列步驟:提供含氟的第一氣體到等離子體刻蝕室內,所述第一氣體用於對矽基底進行刻蝕;提供含矽的第二氣體到等離子體刻蝕室內,所述的第二氣體還包括碳氧化合物,所述第二氣體中O2含量小於5%。
進一步的,所述的碳氧化合物為CO、CO2中的一種或兩種的混合氣體,所述CO或/和CO2流量為50sccm-300sccm。
進一步的,所述含氟的第一氣體包括SF6或NF3中的一種或兩種的混合氣體,所述SF6或/和NF3的氣體流量範圍為100sccm-500sccm。
進一步的,所述第二氣體包括SiF4、SiCl4中的一種或兩種的混合氣體,所述SiF4和/或SiCl4的氣體流量範圍為50sccm-300sccm。
進一步的,所述第二氣體中所述碳氧化合物氣體的比例和所述含矽氣體的比例為4:1-1:1。
進一步的,所述第二氣體包括NO、NO2中的一種或兩種的混合氣體。
進一步的,所述第一氣體還包括Cl2、HBr中的一種或兩種的混合氣體,所述Cl2和/或HBr的氣體流量範圍為50sccm-200sccm。
進一步的,所述的等離子體刻蝕室為電感耦合等離子體刻蝕室或電子迴旋共振刻蝕室。
進一步的,所述的等離子體刻蝕室內的高頻功率源的功率範圍為500w-1000w,低頻功率源的功率範圍為50w-100w,所述等離子體刻蝕室內的壓力範圍為20mT-100mT。
進一步的,所述第一氣體和第二氣體同時注入等離子體刻蝕室內。
進一步的,所述第一氣體和第二氣體交替注入等離子體刻蝕室內。
本發明的優點在於:本發明利用光刻膠作為掩膜替代了現有技術中的硬掩膜,避免了多個掩膜層間的圖形轉移可能會造成關鍵尺寸的變化,簡化了刻蝕工藝,節省了成本,同時為了保證採用光刻膠作為掩膜與矽基底有足夠大的選擇比,本發明採用CO和/或CO2代替易與光刻膠發生反應的O2為沉積保護層的反應提供氧自由基。維持等離子體刻蝕室內的O2低於5%,以提高了光刻膠掩膜層和矽基底的選擇比,同時CO和/或CO2解離出的C自由基等粒子在光刻膠表面形成一層保護層,防止氧自由基與光刻膠發生反應。
100‧‧‧等離子體刻蝕室
102‧‧‧光刻膠掩膜層
104‧‧‧矽基底
107‧‧‧絕緣頂板
110‧‧‧基座
115‧‧‧支撐夾盤
120‧‧‧基片
125‧‧‧抽真空器
130‧‧‧注入器/噴頭
135‧‧‧噴頭
140‧‧‧天線
145‧‧‧射頻功率源
150‧‧‧氣源
155‧‧‧解離區
圖1示出本發明所述ICP反應室結構示意圖;圖2示出一種矽基底基片的結構示意圖。
為使本發明實施例的目的、技術方案和優點更加清楚,下面將結合本發明實施例中的附圖,對本發明實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例是本發明一部分實施例,而不是全部的實施例。基於本發明中的實施例,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬於本發明保護的範圍。
本發明提供一種在矽基底刻蝕通孔的方法,本發明所述的方法在等離子體刻蝕腔室內進行,特別的,由於該刻蝕反應需要的速率較快,需要在高濃度的等離子體刻蝕室內進行,如電感耦合等離子體反應室(ICP)或者電子迴旋共振反應室(ECR)中進行。圖1示出本實施例所述的一種電感耦合等離子體反應室的結構示意圖。ICP反應腔100包括基本呈圓筒狀的金屬側壁105和絕緣頂板107,構成可被抽真空器125抽真空的氣密空間。基座110支撐夾盤115,所述夾盤115支撐待處理的基片120。來自射頻功率源145的射頻功率被施加到呈線圈狀的天線140。來自氣源150的處理氣體被供應到反應腔內,以點燃並維持等離子,並由此對基片120進行加工。在標準電感耦合反應腔中,反應氣體通過在反應腔周圍的注入器/噴頭130和中間的噴頭135之一或者兩者一同注入來供應到真空容器內。反應氣體進入等離子反應腔後在射頻功率源145的作用下進行解離,並在解 離區155處解離生成反應所需的離子和自由基。
圖2示出一種矽基底基片的結構示意圖,矽基底104上方製備一層光刻膠掩膜層102,光刻膠掩膜層102通過準確曝光得到所要刻蝕的圖形。刻蝕過程中,提供含氟的第一氣體到等離子體刻蝕室100內,所述第一氣體主要包括SF6或NF3中的一種或兩種的混合氣體,用於對矽基底進行刻蝕,本實施例選用的刻蝕氣體為SF6;提供含矽的第二氣體到等離子體刻蝕室內,所述含矽的氣體包括SiF4、SiCl4中的一種或兩種的混合氣體,本實施例選用SiF4。所述的第二氣體還包括碳氧化合物,所述的碳氧化合物為CO、CO2中的一種或兩種的混合氣體。特別的,所述的第二氣體中O2含量低於5%。
本實施例所述的刻蝕氣體SF6氣體在等離子體刻蝕室100內解離生成包括但不限於下述粒子:F自由基,F+離子,SFX +及其他粒子。F自由基能夠與矽基底104進行化學反應,生成氣體的SiF4,F F+離子能夠在電場的作用下對矽基底104進行轟擊,從而按照光刻膠掩膜層102的圖形對矽基底104進行刻蝕。為了在等離子刻蝕矽的過程中有良好的各項異性特性,所述第二氣體中的氣體能在矽通孔側壁產生保護作用的鈍化層,本實施例選用的第二氣體包括含矽的氣體和碳氧化合物氣體。所述含矽的氣體可以為SiF4、SiCl4中的一種或兩種的混合。在等離子體反應室100內能夠解離生成SiFX+、F+離子、F自由基等粒子;所述碳氧化合物氣體包括CO和CO2中的一種或兩種的混合,其能夠解離生成C+離子、C自由基、O+離子、O自由基等粒子,O自由基與SiFX+反應生成SiO2和F自由基、F+離子,SiO2沉積在矽通孔的側壁表面作為鈍化層保護側壁不被F自由基侵蝕,同時產生的F+離子和SF6解離產生的F+離子在大功率條件下垂直轟擊底部的鈍化層和矽基底,從而實現對矽深孔底部的快速刻蝕,而在孔洞的側壁,F+離子對側壁的轟擊強度較弱,F等離子對矽深孔側壁鈍化層 的刻蝕速率很慢,因此,在整個刻蝕過程中,橫向刻蝕速率慢,具有良好的各向異性的特點。
由於氧氣極易與光刻膠掩膜層102發生化學反應,而本發明又需要利用氧自由基與矽的鹵化物發生反應生成保護矽通孔側壁的保護層,故本發明用CO和CO2中的氧代替O2中的氧。CO或CO2在ICP或ECR中解離生成C自由基和O自由基,C自由基在光刻膠掩膜層102表面聚集生成一層保護膜,保護光刻膠掩膜層102不與O自由基發生反應,從而提高光刻膠掩膜層102和矽基底104的選擇比。
矽基底刻蝕技術中,在利用SiF4或SiCl4與氧氣中解離出的的氧自由基反應生成矽深孔側壁保護層的反應中,由於氧氣易於光刻膠掩膜層反應,通常採用氧化矽或者氮化矽支撐的硬掩膜作為刻蝕矽基底的掩膜層。硬掩膜的製備需要較為複雜的步驟,首先在矽基底表面通過化學氣相沉積等方法製備一定厚度的硬掩膜,再在硬掩膜上方製備光刻膠塗層;在光刻膠表面準確曝光得到所要刻蝕的圖形後,需要將所述圖形先轉移到所述硬掩膜上並移除所述光刻膠層,然後以所述硬掩膜作為掩膜對矽基底進行刻蝕,刻蝕完成後還需要將所述硬掩膜移除。上述工藝複雜且費用高昂,不利於成本控制,而且多個掩膜層間的圖形轉移可能會造成關鍵尺寸的變化,影響基片刻蝕的準確性。本發明採用光刻膠作為掩膜層,替換了現有的硬掩膜,簡化了基片的刻蝕工藝,節約了成本,同時為了保證採用光刻膠作為掩膜與矽基底有足夠大的選擇比,本發明採用CO和/或CO2代替易與光刻膠發生反應的O2為沉積保護層的反應提供氧自由基。提高了光刻膠掩膜層和矽基底的選擇比。通過採用本發明所述的方法,矽基底層104和光刻膠掩膜層102的選擇比大於20。
在本實施例中參與反應的刻蝕氣體主要為SF6,其流量可以為100sccm-500sccm,還可以有一定量的Cl2或HBr,流量可以為 50sccm-200sccm;生成保護層的第二氣體包括SiF4或SiCl4中的一種或兩種的混合物,流量可以為50sccm-300sccm;生成保護層的氣體還包括CO或CO2中的一種或兩種的混合物,流量可以為50sccm-300sccm。所述生成保護層的第二氣體中所述碳氧化合物氣體的比例和所述含矽氣體的比例為4:1-1:1,為了提高矽基底層104和光刻膠掩膜層102的選擇比,反應腔內O2的含量應小於5%。
該實施方式中,以反應離子刻蝕形成TSV為例,TSV深度達到50-200μm,通過定態深矽刻蝕工藝(Steady-state deep silicon etch process)的方法完成,該發明的反應離子刻蝕方法集中在刻蝕的氣體流量的控制,因此,反應離子刻蝕方法的其他參數設置,例如,射頻(RF)功率、氣壓、真空度等等不受本發明限制。在該實施例方式中,刻蝕過程中,氣壓的範圍為20毫托(mTorr)到100毫托(mTorr),射頻功率範圍為500W-1000W,射頻頻率為60MHz,偏置功率源的功率範圍為50W-100W。
本發明所述的含氟的刻蝕氣體和生成側壁保護層的第二氣體可以同時注入ICP反應腔內,刻蝕反應和保護層沉積反應同時進行;也可以通過一氣體流量控制裝置(圖中未示出)控制兩組氣體分別交替進入,刻蝕反應和保護層沉積反應交替進行。
儘管本發明的內容已經通過上述優選實施例作了詳細介紹,但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後,對於本發明的多種修改和替代都將是顯而易見的。因此,本發明的保護範圍應由所附的權利要求來限定。
102‧‧‧光刻膠掩膜層
104‧‧‧矽基底

Claims (11)

  1. 一種在矽基底刻蝕通孔的方法,所述矽基底之表面塗覆有光刻膠掩膜層,所述方法在等離子體刻蝕室內進行,其中所述方法包括下列步驟:提供含氟的第一氣體到等離子體刻蝕室內,所述第一氣體用於對矽基底進行刻蝕;提供含矽的第二氣體到等離子體刻蝕室內,所述的第二氣體還包括碳氧化合物,所述第二氣體中O2含量小於5%。
  2. 如請求項1所述的方法,其中所述的碳氧化合物為CO、CO2中的一種或兩種的混合氣體,所述CO或/和CO2流量為50sccm-300sccm。
  3. 如請求項1所述的方法,其中所述含氟的第一氣體包括SF6或NF3中的一種或兩種的混合氣體,所述SF6或/和NF3的氣體流量範圍為100sccm-500sccm。
  4. 如請求項1所述的方法,其中所述第二氣體包括SiF4、SiCl4中的一種或兩種的混合氣體,所述SiF4和/或SiCl4的氣體流量範圍為50sccm-300sccm。
  5. 如請求項1所述的方法,其中所述第二氣體中所述碳氧化合物和所述含矽的第二氣體的比例為4:1-1:1。
  6. 如請求項1所述的方法,其中所述第二氣體包括NO、NO2中的一種或兩種的混合氣體。
  7. 如請求項1所述的方法,其中所述第一氣體包括Cl2、HBr中的一種或兩種的混合氣體,所述Cl2和/或HBr的氣體流量範圍為50sccm-200sccm。
  8. 如請求項1所述的方法,其中所述的等離子體刻蝕室為電感耦合等離子體刻蝕室或電子迴旋共振刻蝕室。
  9. 如請求項7所述的方法,其中所述的等離子體刻蝕室內的高頻功率源的功率範圍為500w-1000w,低頻功率源的功率範圍為50w-100w,所述等離子體刻蝕室內的壓力範圍為20mT-100mT。
  10. 如請求項1所述的方法,其中所述第一氣體和第二氣體同時注入等離子體刻蝕室內。
  11. 如請求項1所述的方法,其中所述第一氣體和第二氣體交替注入等離子體刻蝕室內。
TW103103185A 2013-02-05 2014-01-28 一種在矽基底刻蝕通孔的方法 TW201442110A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310046733.4A CN103972155A (zh) 2013-02-05 2013-02-05 一种在硅基底刻蚀通孔的方法

Publications (2)

Publication Number Publication Date
TW201442110A true TW201442110A (zh) 2014-11-01
TWI541892B TWI541892B (zh) 2016-07-11

Family

ID=51241506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103185A TW201442110A (zh) 2013-02-05 2014-01-28 一種在矽基底刻蝕通孔的方法

Country Status (2)

Country Link
CN (1) CN103972155A (zh)
TW (1) TW201442110A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035694A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 刻蚀方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19706682C2 (de) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
CN102031525B (zh) * 2009-09-29 2014-02-12 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN101800175B (zh) * 2010-02-11 2011-07-20 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法

Also Published As

Publication number Publication date
CN103972155A (zh) 2014-08-06
TWI541892B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
JP5207406B2 (ja) プラズマ処理方法
US7109123B2 (en) Silicon etching method
KR102204116B1 (ko) 높은 종횡비 구조의 스트립 프로세스
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2011211225A (ja) デュアルドープゲートの用途におけるプロフィル制御とn/pローディングを改善する方法
CN107644812B (zh) 基片刻蚀方法
US9224616B2 (en) Etching method and plasma processing apparatus
KR102104240B1 (ko) 플라즈마 식각 방법
JP2007531280A (ja) 最少スカラップ基板の処理方法
JP2017536701A (ja) 二酸化ケイ素基板のエッチング方法およびエッチング装置
KR102280572B1 (ko) 플라즈마 처리 방법
JPWO2003030239A1 (ja) シリコン基板のエッチング方法およびエッチング装置
JP2018006773A (ja) プラズマエッチング方法
US20150097276A1 (en) Etching oxide-nitride stacks using c4f6h2
JPH11135489A (ja) 半導体のエッチング方法
CN110783187A (zh) 等离子体处理方法和等离子体处理装置
JP2015032597A (ja) プラズマエッチング方法
TW200425332A (en) Methods of reducing photoresist distortion while etching in a plasma processing system
TW201442110A (zh) 一種在矽基底刻蝕通孔的方法
CN108133888B (zh) 一种深硅刻蚀方法
JP7190988B2 (ja) エッチング方法及び基板処理装置
TWI570803B (zh) A deep silicon etch method
JP2022029847A (ja) シリコンのドライエッチング方法
JP5171091B2 (ja) プラズマ処理方法
US11658040B2 (en) Plasma processing method