CN108831831A - 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 - Google Patents
改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN108831831A CN108831831A CN201810639512.0A CN201810639512A CN108831831A CN 108831831 A CN108831831 A CN 108831831A CN 201810639512 A CN201810639512 A CN 201810639512A CN 108831831 A CN108831831 A CN 108831831A
- Authority
- CN
- China
- Prior art keywords
- groove
- leakage current
- etching
- lithographic method
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000002955 isolation Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 62
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000007789 gas Substances 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052786 argon Inorganic materials 0.000 claims abstract description 16
- 239000000460 chlorine Substances 0.000 claims abstract description 16
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000006872 improvement Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910003676 SiBr4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 150000001335 aliphatic alkanes Chemical class 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- AIFMYMZGQVTROK-UHFFFAOYSA-N silicon tetrabromide Chemical compound Br[Si](Br)(Br)Br AIFMYMZGQVTROK-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构，改善漏电流的刻蚀方法包括：在硅衬底上沉积氮化硅层，在所述氮化硅层中形成暴露出所述硅衬底的开口；经所述开口进行第一刻蚀形成第一沟槽，所述第一刻蚀采用的刻蚀气体包括氯气；经所述第一沟槽进行第二刻蚀形成第二沟槽，第二刻蚀采用的刻蚀气体包括氩气。在本发明提供的改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构中，先采用氯气在硅衬底上进行第一刻蚀形成第一沟槽，再采用氩气在第一沟槽的基础上进行第二刻蚀形成第二沟槽，通过氯气和氩气之间不同刻蚀速率，使得第二沟槽形成更加倾斜的斜坡结构，减少了漏电流的产生，提高了产品的质量。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构。
背景技术
在集成电路技术领域中，随着技术的不断发展，对于半导体器件的要求也越来越高。其中，刻蚀工艺作为相当重要的步骤具有重要的作用，尤其对于刻蚀后产的漏电流可能严重影响产品的性能。
因此，如何提供一种改善漏电流的刻蚀方法是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明的目的在于提供一种改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构，以改善刻蚀后产的漏电流的问题。
为解决上述技术问题，本发明提供一种改善漏电流的刻蚀方法，所述改善漏电流的刻蚀方法包括：提供一硅衬底，在所述硅衬底上沉积氮化硅层，在所述氮化硅层中形成暴露出所述硅衬底的开口；经所述开口进行第一刻蚀形成第一沟槽，所述第一刻蚀采用的刻蚀气体包括氯气；经所述第一沟槽进行第二刻蚀形成第二沟槽，所述第二刻蚀采用的刻蚀气体包括氩气。
可选的，在所述改善漏电流的刻蚀方法中，所述氯气的流量为8sccm～16sccm，所述氩气的流量为8sccm～16sccm。
可选的，在所述改善漏电流的刻蚀方法中，所述第一沟槽的深度为
可选的，在所述改善漏电流的刻蚀方法中，所述第二沟槽的深度为
可选的，在所述改善漏电流的刻蚀方法中，所述第一刻蚀以及所述第二刻蚀都还采用了氦气和氧气。
可选的，在所述改善漏电流的刻蚀方法中，所述氦气的流量为15sccm～20sccm，所述氧气的流量为15sccm～20sccm。
可选的，在所述改善漏电流的刻蚀方法中，还包括对所述第二沟槽进行圆化处理。
可选的，在所述改善漏电流的刻蚀方法中，工艺条件还包括：溴化氢的流量为120sccm～160sccm，四氟甲烷的流量为10sccm～16sccm，氮气的流量为10sccm～16sccm，上部电极的功率为500W～600W，下部电极的功率为130W～170W。
本发明还提供一种浅沟槽隔离结构的形成方法，所述浅沟槽隔离结构的形成方法包括：通过上述改善漏电流的刻蚀方法形成第一沟槽和第二沟槽，在所述第一沟槽和所述第二沟槽中沉积氧化硅形成浅沟槽隔离结构。
本发明还提供一种半导体器件，所述半导体器件包括器件结构和根据上述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构。
综上所述，在本发明提供的改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构中，先采用氯气在硅衬底上进行第一刻蚀形成第一沟槽，再采用氩气在第一沟槽的基础上进行第二刻蚀形成第二沟槽，通过氯气和氩气之间不同的刻蚀速率，使得第二沟槽形成更加倾斜的斜坡结构，减少了漏电流的产生，提高了产品的质量。
附图说明
图1是本发明实施例的改善漏电流的刻蚀方法的流程图；
图2-4是本发明实施例在硅衬底中进行刻蚀的剖视示意图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
利用氩气的物理溅镀对硅衬底进行物理刻蚀，在电极产生的自偏压会吸引电浆中的正离子轰击硅衬底表面，达到破坏膜层表面的刻蚀目的，具有较强的刻蚀方法性，由于具有各相异性刻蚀剖面，从而形成较佳的斜坡结构。
本发明的核心思想在于通过两次刻蚀步骤中调整刻蚀气体，相比于通常由一次刻蚀形成沟槽的方式，使得形成的沟槽底部具有更加倾斜的坡度，从而可减少沟槽底部形成的漏电流。
如图1所示，本发明提供一种改善漏电流的刻蚀方法，所述改善漏电流的刻蚀方法包括：
S10、提供一硅衬底，在所述硅衬底上沉积氮化硅层，氮化硅层在刻蚀中可起到阻挡作用以及起到保护硅衬底的作用，在所述氮化硅层中形成暴露出所述硅衬底的开口；
S20、经所述开口进行第一刻蚀形成第一沟槽，所述第一刻蚀采用的刻蚀气体包括氯气，氯气和硅衬底反应生成挥发性的SiCl4气体；
S30、经所述第一沟槽进行第二刻蚀形成第二沟槽，所述第二刻蚀采用的刻蚀气体包括氩气，在转换步骤后，使得Polymer沉积的速度增加、同时刻蚀的速度减小，利用氩气的物理溅镀对硅衬底进行物理刻蚀，在电极产生的自偏压会吸引电浆中的正离子轰击硅衬底表面，达到破坏膜层表面的刻蚀目的，从而形成较佳的斜坡结构，例如形成的坡度在30度以上，可减少沟槽底部形成的漏电流。
为使本发明的特征和优点能够更为明显易懂，下面结合附图2-4对本发明的具体实施例做详细说明。
如图2所示，首先，提供一硅衬底10，在所述硅衬底上沉积氮化硅层20，可采用硅烷(SiH4)或四氯硅烷(SiCl4)与氨气(NH3)通过化学气相沉积在硅衬底上形成，接着，在所述氮化硅层中形成暴露出所述硅衬底的开口30，形成可作用于硅衬底的窗口，可采用四氟甲烷(CF4)等其它氟化合物来对氮化硅进行刻蚀，可通过形成在氮化硅层上的光刻胶图案形成对应的窗口。
在本实施例中，所述氯气的流量为8sccm～16sccm，所述氩气的流量为8sccm～16sccm，通过在第一刻蚀和第二刻蚀中采用不同的刻蚀气体组成，使得在形成的第一沟槽的基础上形成的第二沟槽的槽底，由于不同刻蚀气体的刻蚀速率不同而形成相比于只采用氯气时更加倾斜的坡度。
然后，如图3所示，经所述开口30进第一刻蚀在硅衬底10上形成第一沟槽40，在第一沟槽40形成中会使两边侧壁形成80度以上的倾斜角度，例如在82度左右。可选的，所述第一沟槽40的深度为可根据产品的需要确定刻蚀出的深底，在具体的实施方式中第一沟槽的深底可为或以及它们之间的范围。
接着，如图4所示，经所述第一沟槽40进行第二刻蚀在硅衬底10上形成第二沟槽50，在第二沟槽50形成中会使两边侧壁形成小于80度的倾斜角度，例如在76度左右，经过两次刻蚀步骤切换后会使侧壁变的更平滑一些。相应的，所述第二沟槽50的深度为第二沟槽的深度可在第一沟槽的深度的二分之一以下，较深的第一沟槽作为主结构，在第一沟槽的基础上形成的第二沟槽只要形成理想的坡度即可，其中深度的测量可选最低点的位置的数据。
在本实施例中，所述第一刻蚀以及所述第二刻蚀都还采用了氦气和氧气，也就是在第一刻蚀和第二刻蚀中都加入了氦气和氧气，氦气可作为辅助稀释气体，氧气会在侧壁上形成氧化硅从而增加对侧壁的保护，也提高了氧化层的选择比，形成理想的侧壁。
可选的，所述氦气的流量为15sccm～20sccm，所述氧气的流量为15sccm～20sccm。
进一步的，所述改善漏电流的刻蚀方法还包括对所述第二沟槽进行圆化处理，也就是使第二沟槽的槽底更加圆滑(smooth)，可通过对功率或流量等的控制得到较低的刻蚀速率，使刻蚀后的轮廓更加圆滑。
在本实施例中，所述改善漏电流的刻蚀方法的工艺条件还包括：溴化氢(HBr)的流量为120sccm～160sccm，溴化氢和硅衬底反应生成挥发性的SiBr4气体，四氟甲烷(CF4)的流量为10sccm～16sccm，氮气的流量为10sccm～16sccm，上部电极的功率为500W～600W，下部电极的功率为130W～170W，上、下部电极可以采用频率在100kHz～300MHz的电磁波，在上述工艺条件下通过调整设置刻蚀气体氯气以及氩气从而实现在第二沟槽底的倾斜坡度。
本发明还提供一种浅沟槽隔离结构的形成方法，所述浅沟槽隔离结构的形成方法包括：通过上述改善漏电流的刻蚀方法形成第一沟槽和第二沟槽，在所述第一沟槽和所述第二沟槽中沉积氧化硅形成浅沟槽隔离结构，由于第二沟槽的槽底形成有斜坡结构，使浅沟槽隔离结构不容易形成漏电流。
本发明还提供一种半导体器件，所述半导体器件包括器件结构和根据上述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构，该浅沟槽隔离结构在器件结构中起到较佳的电气隔离的作用。
综上所述，在本发明提供的改善漏电流的刻蚀方法、浅沟槽隔离结构的形成方法以及半导体结构中，先采用氯气在硅衬底上进行第一刻蚀形成第一沟槽，再采用氩气在第一沟槽的基础上进行第二刻蚀形成第二沟槽，通过氯气和氩气之间不同的刻蚀速率，使得第二沟槽形成更加倾斜的斜坡结构，减少了漏电流的产生，提高了产品的质量。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种改善漏电流的刻蚀方法，其特征在于，所述改善漏电流的刻蚀方法包括：
提供一硅衬底，在所述硅衬底上沉积氮化硅层，在所述氮化硅层中形成暴露出所述硅衬底的开口；
经所述开口进行第一刻蚀形成第一沟槽，所述第一刻蚀采用的刻蚀气体包括氯气；
经所述第一沟槽进行第二刻蚀形成第二沟槽，所述第二刻蚀采用的刻蚀气体包括氩气。
2.根据权利要求1所述改善漏电流的刻蚀方法，其特征在于，所述氯气的流量为8sccm～16sccm，所述氩气的流量为8sccm～16sccm。
3.根据权利要求1所述改善漏电流的刻蚀方法，其特征在于，所述第一沟槽的深度为
4.根据权利要求1所述改善漏电流的刻蚀方法，其特征在干，所述第二沟槽的深度为
5.根据权利要求1所述改善漏电流的刻蚀方法，其特征在于，所述第一刻蚀以及所述第二刻蚀都还采用了氦气和氧气。
6.根据权利要求5所述改善漏电流的刻蚀方法，其特征在于，所述氦气的流量为15sccm～20sccm，所述氧气的流量为15sccm～20sccm。
7.根据权利要求1所述改善漏电流的刻蚀方法，其特征在于，所述改善漏电流的刻蚀方法还包括对所述第二沟槽进行圆化处理。
8.根据权利要求1-7中任意一项所述改善漏电流的刻蚀方法，其特征在于，所述改善漏电流的刻蚀方法的工艺条件还包括：溴化氢的流量为120sccm～160sccm，四氟甲烷的流量为10sccm～16sccm，氮气的流量为10sccm～16sccm，上部电极的功率为500W～600W，下部电极的功率为130W～170W。
9.一种浅沟槽隔离结构的形成方法，其特征在于，所述浅沟槽隔离结构的形成方法包括：通过如权利要求1-8中任意一项所述改善漏电流的刻蚀方法形成第一沟槽和第二沟槽，在所述第一沟槽和所述第二沟槽中沉积氧化硅形成浅沟槽隔离结构。
10.一种半导体器件，其特征在于，所述半导体器件包括器件结构和根据权利要求9所述浅沟槽隔离结构的形成方法形成的浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810639512.0A CN108831831A (zh) | 2018-06-20 | 2018-06-20 | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810639512.0A CN108831831A (zh) | 2018-06-20 | 2018-06-20 | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108831831A true CN108831831A (zh) | 2018-11-16 |
Family
ID=64141748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810639512.0A Pending CN108831831A (zh) | 2018-06-20 | 2018-06-20 | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108831831A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261509A (zh) * | 2018-11-30 | 2020-06-09 | 宁波比亚迪半导体有限公司 | 在硅基体中蚀刻沟槽的方法及其应用 |
| CN112466750A (zh) * | 2020-11-18 | 2021-03-09 | 安徽熙泰智能科技有限公司 | 一种刻蚀方法、微oled及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265278A1 (en) * | 2001-06-06 | 2002-12-11 | Infineon Technologies AG | Method for manufacturing a trench capacitor with an isolation trench |
| CN1697154A (zh) * | 2004-05-10 | 2005-11-16 | 海力士半导体有限公司 | 具有沟道隔离的半导体器件的制造方法 |
| CN1941326A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 具有锥型沟道的半导体器件的制造方法 |
| CN105655283A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
-
2018
- 2018-06-20 CN CN201810639512.0A patent/CN108831831A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265278A1 (en) * | 2001-06-06 | 2002-12-11 | Infineon Technologies AG | Method for manufacturing a trench capacitor with an isolation trench |
| CN1697154A (zh) * | 2004-05-10 | 2005-11-16 | 海力士半导体有限公司 | 具有沟道隔离的半导体器件的制造方法 |
| CN1941326A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 具有锥型沟道的半导体器件的制造方法 |
| CN105655283A (zh) * | 2014-11-13 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261509A (zh) * | 2018-11-30 | 2020-06-09 | 宁波比亚迪半导体有限公司 | 在硅基体中蚀刻沟槽的方法及其应用 |
| CN111261509B (zh) * | 2018-11-30 | 2024-05-10 | 比亚迪半导体股份有限公司 | 在硅基体中蚀刻沟槽的方法及其应用 |
| CN112466750A (zh) * | 2020-11-18 | 2021-03-09 | 安徽熙泰智能科技有限公司 | 一种刻蚀方法、微oled及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI379355B (en) | Methods of etching trenches into silicon of a semiconductor substrate, methods of forming trench isolation in silicon of a semiconductor substrate, and methods of forming a plurality of diodes | |
| US8003485B2 (en) | Semiconductor device and method of fabricating the same | |
| CN103400762B (zh) | 半导体结构的形成方法 | |
| KR102166970B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
| JPH06163478A (ja) | 半導体のドライエッチング方法 | |
| KR20090058005A (ko) | 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들 | |
| US9646871B2 (en) | Semiconductor structure with shallow trench isolation and manufacturing method thereof | |
| JPS6365625A (ja) | エッチング方法 | |
| CN109786219A (zh) | 半导体装置的制作方法 | |
| CN108831831A (zh) | 改善漏电流的刻蚀方法和浅沟槽隔离结构的形成方法 | |
| US9812335B2 (en) | Method of forming fine pattern of semiconductor device | |
| KR20200102952A (ko) | 플라즈마 에칭 프로세스 | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| KR20020060957A (ko) | 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법 | |
| KR100666892B1 (ko) | 반도체 장치의 제조방법 | |
| JPH11135489A (ja) | 半導体のエッチング方法 | |
| CN101567338A (zh) | 功率mos晶体管的制造方法 | |
| US20070212888A1 (en) | Silicon Substrate Etching Method | |
| CN105390433A (zh) | 半导体器件制造方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| US20080003791A1 (en) | Method for fabricating recess gate in semiconductor device | |
| CN111696863A (zh) | 硅介质材料刻蚀方法 | |
| CN109997212B (zh) | 在有机层蚀刻中生成竖直轮廓的方法 | |
| CN208706657U (zh) | 一种埋入式栅极结构 | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181116 |