JP7030858B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP7030858B2
JP7030858B2 JP2020000232A JP2020000232A JP7030858B2 JP 7030858 B2 JP7030858 B2 JP 7030858B2 JP 2020000232 A JP2020000232 A JP 2020000232A JP 2020000232 A JP2020000232 A JP 2020000232A JP 7030858 B2 JP7030858 B2 JP 7030858B2
Authority
JP
Japan
Prior art keywords
substrate
groove
processing
temperature
heating unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000232A
Other languages
English (en)
Other versions
JP2021111636A (ja
Inventor
橘 八幡
俊之 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2020000232A priority Critical patent/JP7030858B2/ja
Priority to TW109141264A priority patent/TWI770686B/zh
Priority to KR1020200184203A priority patent/KR102501657B1/ko
Priority to CN202011611576.3A priority patent/CN113078060B/zh
Priority to US17/142,140 priority patent/US11990347B2/en
Publication of JP2021111636A publication Critical patent/JP2021111636A/ja
Application granted granted Critical
Publication of JP7030858B2 publication Critical patent/JP7030858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本開示は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
一般に、半導体装置の製造工程では、基板上に様々な膜を形成したり、または加工したりするなど、多くの工程を有する。
近年、デバイス構造の高集積化に伴い、ウエハ上の膜に高アスペクト比の溝を形成することが求められている。通常、溝はエッチング処理にて形成される。エッチング処理の後、溝中の残渣を除去するために洗浄処理が為される。洗浄処理後、次の処理、例えば溝中に膜を形成する成膜処理が為される。高アスペクト比の溝に成膜する技術として、例えば特許文献１に開示された技術が存在する。
特開２０１９―１６０９６２
高アスペクト比の溝の表面に形成される膜には、溝の底部から上部にわたって均一な特性が求められる。均一な特性とは、膜厚や膜質が均一なものをいう。
高アスペクト比の溝表面を処理するためには、溝中に処理ガスを供給する必要がある。
しかしながら、溝中には処理ガスを供給する前に為された処理、例えばエッチング処理や洗浄処理であるが、それらの処理で用いた洗浄液等の成分が残留することがある。そうすると、均一な特性の膜を形成できない恐れがある。
そこで、本開示では、処理ガスを供給する前に溝中の残留成分を排出し、均一な特性の膜を形成可能な技術を提供することを目的とする。
前記した課題を解決するために、残渣が付着した溝が設けられた基板を処理室に搬入する搬入工程と、前記基板を加熱して、前記残渣を前記溝から脱離する第一処理工程と、前記第一処理工程の後、前記基板の表面を前記第一処理工程の温度よりも高い温度に加熱して、前記溝から前記処理室の処理空間に、前記残渣を排出する第二処理工程とを有する技術を提供する。
本開示によれば、処理ガスを供給する前に溝中の残留成分を排出し、均一な特性の膜を形成可能な技術を提供することができる。
本開示の実施形態に係る基板処理装置の断面図である。 本開示の実施形態に係るガス供給部を説明する説明図である。 本開示の実施形態に係るコントローラを説明する説明図である。 本開示の実施形態で処理するウエハの状態を説明する説明図である。 本開示の実施形態に係る基板処理のフロー例である。 本開示の実施形態に係る基板処理のフロー例である。 本開示の実施形態に係る基板処理のフロー例である。 本開示の実施形態で処理するウエハの状態を説明する説明図である。 本開示の実施形態で処理するウエハの状態を説明する説明図である。
以下、本開示の一実施形態を図面に即して説明する。
（１）基板処理装置の構成
まず、本開示の一実施形態に係る基板処理装置について説明する。
（基板処理装置）
図１に示すとおり、基板処理装置２００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。また、処理容器２０２の側壁や底壁は、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料により構成されている。
処理容器２０２及び後述する基板載置台２１２に囲まれた空間であって、ウエハ（基板）１００よりも上方の空間を処理空間２０１と呼ぶ。また、それを構成する部屋を処理室２０５と呼ぶ。
処理容器２０２の側面には、基板搬入出口２０３が設けられる。基板搬入出口２０３はゲートバルブ２０４と隣接する。更に、ゲートバルブ２０４は、基板搬出口２０３と異なる側に図示しない真空搬送室が設けられている。ウエハ１００は基板搬入出口を介して図示しない搬送室との間を移動する。
基板処理装置２００を構成する処理容器２０２の底部には、リフトピン２０７が複数設けられている。
処理空間２０１内には、ウエハ１００を支持する基板支持部２１０が設けられている。基板支持部２１０は、ウエハ１００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２の内側に設けられたか熱源としてのヒータ２１３を主に有する。このような構造であるので、ヒータ２１３はウエハ１００を裏面から加熱する。ヒータ２１３は第一加熱部とも呼ぶ。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。ヒータ２１３には、ヒータ２１３の温度を制御するヒータ制御部２２０が接続される。
基板載置台２１２はシャフト２１５によって支持される。シャフト２１５は処理容器２０２の底壁に設けられた穴を貫通しており、更には支持板２１７を介して処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１５及び基板載置台２１２を昇降させることにより、基板載置面２１１上に載置されるウエハ１００を昇降させることが可能となっている。なお、シャフト２１５下端部の周囲はベローズ２１９により覆われている。処理容器２０２内は気密に保持されている。
基板載置台２１２は、ウエハ１００の搬送時には、基板載置面２１１が基板搬入出口２０３に対向する位置まで下降する。ウエハ１００の処理時には、ウエハ１００が処理空間２０１内の処理位置となるまで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が基板載置面２１１の上面から突出して、リフトピン２０７がウエハ１００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は基板載置面２１１の上面から埋没して、基板載置面２１１がウエハ１００を下方から支持するようになっている。
処理空間２０１の上部（上流側）、例えば処理容器２０２の天井にはガス導入孔２４４が設けられる。ガス導入孔２４４は、図２に記載のガス供給部２９０が連通される。
処理容器２０２の天井であって、ウエハ１００の表面と対向する位置には、ランプハウス２６０が設けられる。ランプハウス２６０には、複数のランプ２６１が設けられる。ランプ２６１はウエハ１００の表面を均一に加熱するものであり、ウエハ１００の表面と並行に、複数配される。ランプは第二加熱部とも呼ぶ。
ランプ２６１は、配線２６２を介してランプ制御部２６３に接続される。ランプ制御部２６３はコントローラ３１０に電気的に接続される。本実施形態においては、ランプ２６１のオン/オフ等は、コントローラ３１０の指示に基づいて、ランプ制御部２６３が制御する。
処理容器２０２の天井であって、ランプ２６１と対向する位置には、窓２６４が設けられる。窓２６４は耐真空製であり、且つランプ２６１から照射される熱を遮らない材質であり、例えば石英で構成される。
（供給部）
図２を用いてガス導入孔２４４に連通されるガス供給部２９０について説明する。
ガス導入孔２４４は、図２に記載のガス供給部２９０と連通される。ガス供給部２９０はガス供給管２９１を有し、ガス供給管２９１はガス導入孔２４４に連通される。ガス供給管２９１は、上流からパージガスのガス源２９２、パージガスの流量を調整するマスフローコントローラ（ＭＦＣ）２９３、バルブ２９４が設けられる。
パージガスは不活性ガスであり、例えば窒素（Ｎ２）ガスである。
ガス供給管２９１、ＭＦＣ２９３、バルブ２９４をまとめてガス供給部と呼ぶ。ＭＦＣ２９３、バルブ２９４は後述するコントローラ３１０に電気的に接続されており、コントローラ３１０の指示によって制御される。ガス供給部２９０はパージガス供給部とも呼ぶ。
（排気部）
処理容器２０２の壁には、雰囲気を排気する排気口２４５が設けられている。処理容器２０２の外壁側面には、排気口２４５と連通するよう排気管２４６が接続されている。排気管２４６には、処理室２０５内を所定の圧力に制御するＡＰＣ（ＡｕｔｏＰｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２４７、真空ポンプ２４８が順に直列に接続されている。主に、排気口２４５、排気管２４６、圧力調整器２４７をまとめて排気部と呼ぶ。なお、排気部に真空ポンプ２４８を含めてもよい。
（コントローラ）
基板処理装置２００は、基板処理装置２００の各部の動作を制御するコントローラ３１０を有している。コントローラ３１０は装置制御部とも呼ぶ。
コントローラ３１０の概略を図３に示す。制御部（制御手段）であるコントローラ３１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３１０ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３１０ｂ、記憶装置３１０ｃ、Ｉ／Ｏポート３１０ｄ、送受信部３１０ｅを備えたコンピュータとして構成されている。ＲＡＭ３１０ｂ、記憶装置３１０ｃ、Ｉ／Ｏポート３１０ｄは、内部バス３１０ｆを介して、ＣＰＵ３１０ａとデータ交換可能なように構成されている。基板処理装置２００内のデータの送受信は、送受信部３１０ｅの指示により行われる。
コントローラ３１０には、例えばタッチパネル等として構成された入出力装置３１１や、外部記憶装置３１２が接続可能に構成されている。更に、上位装置３２０にネットワークを介して接続される受信部３１３が設けられる。受信部３１０は、上位装置３２０から他の装置の情報を受信することが可能である。
記憶装置３１０ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置３１０ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ３１０に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ３１０ｂは、ＣＰＵ３１０ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート３１０ｄは、ゲートバルブ２０４、昇降機構２１８、ヒータ制御部２２０、ランプ制御部２６３、圧力調整器２４７等、基板処理装置２００の各構成に接続されている。
ＣＰＵ３１０ａは、記憶装置３１０ｃからの制御プログラムを読み出して実行すると共に、入出力装置３１１からの操作コマンドの入力等に応じて記憶装置３１０ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ３１０ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０４の開閉動作、昇降機構２１８、ヒータ制御部２２０、ランプ制御部２６３、圧力調整器２４７の圧力調整動作等を制御可能に構成されている。
なお、コントローラ３１０は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）３１２を用意し、係る外部記憶装置３１２を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ３１０を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置３１２を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置３１２を介さずにプログラムを供給するようにしても良い。なお、記憶装置３１０ｃや外部記憶装置３１２は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置３１０ｃ単体のみを含む場合、外部記憶装置３１２単体のみを含む場合、または、その両方を含む場合がある。
（２）半導体装置の説明
続いて図４を用いて、処理対象の半導体装置の一例を説明する。
図４において、１０１はウエハ１００上に形成された膜である。例えば、シリコン酸化膜やシリコン窒化膜、金属膜等で構成される。１０２はアスペクト比が高い溝である。１１１は溝１０２の上部領域を示す。１１３は溝１０２下部領域を示す。１１２は、溝１０２の上部領域１１１と下部領域１１３との間の中部領域を示す。
溝１０２は、事前のエッチング処理で形成される。エッチング処理では、例えば炭素（Ｃ）、フッ素（Ｆ）、アルゴン（Ａｒ）等を含有するガスを用いて処理を行う。エッチング処理では、主にＡｒ、Ｆ成分で溝を形成し、Ｃ成分で周囲の膜を保護する。
エッチング処理で溝１０２中に残留した膜１０１の残渣、エッチングガスの残渣、Ｃ成分を含む保護膜等は、その後の洗浄工程にて除去される。洗浄工程では水溶性の洗浄液を用いる。洗浄工程では残渣や保護膜の多くを除去できるが、除去できない場合がある。また、洗浄液の残渣であるＯＨ基が溝１０２の表面に付着する場合がある。本開示においては、説明の便宜上、これらエッチング工程における残渣や保護膜の残留物、洗浄液の残渣のいずれか、もしくはまとめて残渣１０３と呼ぶ。
続いて、図４の状態の溝１０２表面に新たな膜を形成した場合の懸念を説明する。この場合、新たに形成する膜と膜１０１との間に残渣１０３が存在する。残渣１０３の存在の有無により特性が変わってしまうことがあり、新たな膜の特性の均一性が損なわれる。例えば、新たな膜として絶縁膜を形成する場合、ＯＨ基が存在する箇所は、ＯＨ基が存在しない箇所に比べて抵抗値が高くなる等、抵抗値の均一性が損なわれる。
そこで、本実施形態では、図４に記載の溝１０２に対して、溝中の残渣を確実に排出する。
（３）基板処理工程
続いて、基板処理工程を説明する。
基板処理装置２００を使用して、ウエハ１００の溝１０２から残渣を排出する基板処理工程について、図５から図７を用いて説明する。図５は、本実施形態にかかる基板処理工程を説明するシーケンス例である。図６は図５に記載の第一デガス工程Ｓ１００４の詳細フローを説明する図である。図７は図５に記載の第二デガス工程Ｓ１００６の詳細フローを説明する図である。図８、図９は、基板処理工程における溝１０２と残渣との関係を説明する図である。なお、以下の説明において、基板処理装置２００を構成する各部の動作はコントローラ３１０により制御される。
（基板搬入工程Ｓ１００２）
基板搬入工程Ｓ１００２を説明する。基板処理装置２００では基板載置台２１２を基板搬入出口２０３まで下降させる。続いて、ゲートバルブ２０４を開き、図示しないウエハ移載機を用いて、処理室２０５内にウエハ１００を搬入し、基板載置台２１２上にウエハ１００を移載する。これにより、ウエハ１００は、基板載置台２１２上に水平姿勢で支持される。
処理容器２０２内にウエハ１００を搬入したら、ウエハ移載機を処理容器２０２の外へ退避させ、ゲートバルブ２０４を閉じて処理容器２０２内を密閉する。
（第一デガス工程Ｓ１００４）
第一デガス工程Ｓ１００４の詳細を図６及び図８を用いて説明する。なお、図８（ａ）は搬入された状態のウエハ１００であり、図４に記載のウエハ１００の状態と同様である。図８（ｂ）は、図８（ａ）に記載のウエハ１００に対して、後述する第一処理工程Ｓ２００２を実施した後のウエハ１００の状態を説明する図である。図８（ｃ）は、図８（ｂ）に記載のウエハ１００に対して、第二処理工程Ｓ２００４を実施した後のウエハ１００の状態を説明する図である。なお、本工程では、排気部が処理室２０５中を所定の圧力に維持するよう制御される。
（第一処理工程Ｓ２００２）
第一処理工程Ｓ２００２を説明する。ここでは、まずヒータ２１３がウエハ１００の温度を調整する。具体的には、予め所定温度に加熱されたヒータ２１３によって、ウエハ１００は第一温度まで加熱される。例えばウエハ１００の温度を４００℃まで上昇させる。ウエハ１００が所定の温度に達したら、所定時間加熱を継続する。なお、本工程ではランプ２６１をオフ、すなわち稼働させない状態にし、更にバルブ２９４を閉とする。
第一温度は残渣が溝１０２の表面から脱離する温度とする。したがって、第一処理工程Ｓ２００２でウエハ１００を第一温度で加熱した場合、図８（ｂ）のように、溝１０２の表面から残渣１０３が脱離する。
（第二処理工程Ｓ２００４）
第二処理工程Ｓ２００４を説明する。第二処理工程Ｓ２００４では、引き続きヒータ２１３がウエハ１００を加熱する。それと並行して、ランプ２６１をオンとして、ランプ２６１を稼働させる。ランプ２６１をオンとすることで、ウエハ１００のうち、ランプ２６１と対向する側の温度を、第一温度よりも高い第二温度まで加熱させる。第二温度は、例えば９００℃とする。なお、本工程では引き続きバルブ２９４を閉とする。
ランプ２６１は短時間で照射される。照射時間は、上部領域１１１の温度が下部領域１１３の温度よりも高くなる時間に設定される。すなわち、照射時間は、溝１０２の下部領域１１３から上部領域１１１にかけて、徐々に温度が高くなるよう設定される。言い換えれば、上部領域１１１と下部領域１１３とが同じ温度とならない程度の照射時間に設定される。更には、照射時間はウエハ１００に設けられた膜に悪影響を及ぼさない程度の温度の時間に設定される。
次に、上部領域１１１での温度を下部領域１１３の温度よりも高くなるよう設定する理由を説明する。
最初に比較例を説明する。ここでは第一の比較例を説明する。溝１０２から残渣を排出する方法として、例えばパージガスを処理室２０５に供給して溝１０２から残渣１０３を押し出すように排出させることが考えられる。しかしながら、溝１０２内に侵入しようとするパージガスが、処理空間２０１と残渣１０３との間に存在するため、残渣１０３は溝１０２から処理空間２０１に移動できない。したがって、残渣１０３は溝１０２中に残留してしまう。そのため、残渣１０３を溝１０２から排出できない。
続いて第二の比較例を説明する。処理空間２０１を更に低圧にして溝１０２中の残渣１０３を引き出すことも考えられる。しかしながら、残渣１０３を排出するまでには時間がかかるため、スループットの低下が懸念される。
そこで、第二処理工程Ｓ２００４においては、バルブ２９４を閉じてパージガスを供給しないこととする。低圧状態では温度の低いほうから高いほうに分子が移動するので、ランプ２６１をオンとして、上部領域１１１の温度を下部領域１１３の温度よりも高くし、移動を促進させる。すなわち、図８（ｃ）に記載のように、残渣１０３は溝１０２から処理空間２０１に排出される。
また、一般的に知られているように、高クヌーセン拡散域では、分子は他の分子にぶつかることなく、移動される。すなわち本実施形態においては、高クヌーセン拡散域を実現できる程度に低圧にする。このようにすると、脱離した残渣は他の残渣にぶつかることなく移動するので、より排出を促進できる。
また、下部領域１１３から中部領域１１２を介して上部領域１１１に向けて、徐々に温度が上昇するので、下方の領域から上方の領域にかけて残渣１０３の移動がスムーズに行われ、途中の領域で残渣１０３が下方の領域の残渣１０３の移動を妨げることが無い。
所定時間経過後、ランプ２６１をオフとする。所定時間は、上部領域１１１の温度＞中部領域１１２の温度＞下部領域１１３の温度が維持される時間とする。
（判定Ｓ２００６）
判定Ｓ２００６を説明する。コントローラ３１０は、上記１サイクルを所定回数（ｎ ｃｙｃｌｅ）実施したか否かを判定する。
所定回数実施していないとき（Ｓ２００６でＮｏの場合）、第一処理工程Ｓ２００２、第二処理工程Ｓ２００４のサイクルを繰り返す。繰り返すことで、溝１０２中の残渣１０３を減少させる。
第二処理工程Ｓ２００４を終了する際はランプ２６１をオフとする。ランプ２６１をオフにするので、第二処理工程Ｓ２００４終了後から第一処理工程Ｓ２００２に移行する際には、ウエハ１００のサーマルバジェットを低下できる。特にランプはオン・オフの切り替えが容易であるため、熱影響もすぐに低下できる。したがって第二加熱部としてランプを用いた場合、本制御が容易となり、サーマルバジェットを低下させやすい。
このように制御可能なので、ウエハ１００に形成された膜の耐熱性に応じて処理可能である。すなわち、耐熱性の高い膜を有するウエハ１００を処理する場合は、第二処理工程Ｓ２００４の処理時間を長くすると共に、少ないサイクル数で残渣１０３を排出できる。これにより、スループットを向上できる。
また、耐熱性の低い膜を有するウエハ１００を処理する場合はサイクル数を増加させる。この場合、第二処理工程Ｓ２００４から第一処理工程Ｓ２００２への移行回数が増加されるので、サーマルバジェットを低下できる。したがって、膜特性を劣化させずに、残渣１０３を排出できる。
さらには、耐熱性の低い膜を有するウエハを処理する場合、第二処理工程Ｓ２００４の処理時間を短くしてもよい。これにより、サーマルバジェットの蓄積を回避できる。
所定回数実施したとき（Ｓ２００６でＹｅｓの場合）、図６に示す処理を終了する。
（第二デガス工程Ｓ１００６）
第二デガス工程Ｓ１００６を説明する。第一デガス工程Ｓ１００４で残渣１０３を脱離させ、溝１０２から多くのＯＨ基を排出したが、それでも溝１０２中に残渣１０３が残留する恐れがある。より微細化された場合、少量といえども、それらの残渣１０３の存在によって均一性に悪影響を及ぼし、その結果所望のデバイス性能を満たせなくなる恐れがある。そこで本工程では、第一デガス工程Ｓ１００４の残渣１０３をより確実に排出する。
第二デガス工程Ｓ１００６の詳細を、図７及び図９を用いて説明する。図９（ａ）は、第二処理工程Ｓ２００４を行った後のウエハ１００の状態を説明する図である。図９（ｂ）は、後述する不活性ガス供給開始工程Ｓ３００２でのウエハ１００の状態を説明する図である。図９（ｃ）は第三処理工程Ｓ３００４を行った後のウエハ１００の状態を説明する図である。図９（ｄ）は第四処理工程Ｓ３００８を行った後のウエハ１００の状態を説明する図である。
（不活性ガス供給開始工程Ｓ３００２）
不活性ガス供給開始工程Ｓ３００２を説明する。
第一デガス工程Ｓ１００４で処理されたウエハ１００の溝１０２には、例えば図９（ａ）に記載のように、第一デガス工程Ｓ１００４で排出しきれなかった残渣１０３が残留している。特に、上部領域１１１には、中部領域１１２や下部領域１１３からいったん脱離した残渣１０３ａが再度溝１０２の表面に付着している。再付着した残渣１０３ａは、上部領域１１１にて固まって付着するが、その場合他の場所よりも付着強度が高いことが考えられる。さらに、それぞれの領域には、残留した残渣１０３ｂが存在する。矢印１１４は不活性ガスの流れを示す。
図９（ａ）の状態のウエハ１００に対して、本工程ではバルブ２９４を開として、処理室に不活性ガス１１４を供給する。図９（ｂ）に記載のように、不活性ガスは、再付着した残渣１０３ａと物理的に接触し、溝１０２の表面から残渣１０３ａを脱離させる。なお、本工程ではヒータ２１３をオンとし、ランプ２６１をオフとする。
（第三処理工程Ｓ３００４）
続いて第三処理工程Ｓ３００４を説明する。ここでは、不活性ガスの供給を継続すると共に、第一処理工程Ｓ２００２と同様にウエハ１００を所定時間加熱する。このように処理することで、図９（ｃ）のように、溝１０２の表面から残渣１０３ｂを脱離させる。付着強度が高い残渣１０３ａは、前述の通り不活性ガスにより脱離される。また、残留した残渣１０３ｂは、熱により溝１０２の表面から脱離される。
なお、ウエハ１００の温度は第三温度とする。第三温度は、残渣１０３が溝表面から脱離できる温度であればよく、その範囲であれば第一温度と同等で４００℃程度であってもよいし、あるいは異なる温度であってもよい。なお、本工程では引き続きヒータ２１３をオンとし、ランプ２６１をオフとする。
（不活性ガス供給停止工程Ｓ３００６）
続いて不活性ガス供給停止工程Ｓ３００６を説明する。
第三処理工程Ｓ３００４にて所定時間継続したら、バルブ２９４を閉として、不活性ガスの供給を停止する。
（第四処理工程Ｓ３００８）
続いて第四処理工程Ｓ３００８を説明する。第四処理工程Ｓ３００８は第二処理工程Ｓ２００４と同様であり、引き続きヒータ２１３がウエハ１００を加熱する。それと並行して、ランプ２６１をオンとする。ランプ２６１をオンとすることで、ウエハ１００のうち、ランプ２６１と対向する側の温度を、第三温度よりも高い第四温度まで加熱させる。
なお、ここではウエハ１００表面の温度が第四温度となるよう加熱する。第四温度は、第三温度よりも高い温度であればよく、その範囲であれば第二温度と同等の温度であってもよいし、あるいは異なる温度であってもよい。
ランプ２６１は短時間で照射され、照射時間は上部領域１１１での温度が下部領域１１３での温度よりも高くなる時間に設定される。すなわち、溝１０２の下部領域１１３から上部領域１１１にかけて、徐々に温度が高くなるよう設定される。さらには、ウエハ１００に設けられた膜に悪影響を及ぼさない程度の温度が維持される時間に設定される。
溝１０２内の残渣１０３は、第二処理工程Ｓ２００４と同様の理屈で溝１０２から排出される。なお、本工程ではバルブ２９４を閉とする。
（判定Ｓ３０１０）
続いて判定Ｓ３０１０を説明する。コントローラ３１０は、上記１サイクルを所定回数（ｎ ｃｙｃｌｅ）実施したか否かを判定する。
所定回数実施していないとき（Ｓ３０１０でＮｏの場合）、不活性ガス供給開始工程Ｓ３００２から第四処理工程Ｓ３００８のサイクルを繰り返す。繰り返すことで、より確実に溝１０２から残渣１０３を減少できる。
第四処理工程Ｓ３００８を終了する際はランプ２６１をオフとする。ランプ２６１をオフにするので、第四処理工程Ｓ３００８の終了後から不活性ガス供給工程Ｓ３００２に移行する際には、ウエハ１００のサーマルバジェットを低減できる。したがって、ウエハ１００に形成された膜の耐熱性に応じて処理可能である。
すなわち、耐熱性の高い膜を有するウエハ１００を処理する場合は、第四処理工程Ｓ３００８の処理時間を長くすると共に、少ないサイクル数で残渣１０３を排出できる。これにより、スループットを向上できる。
また、耐熱性の低い膜を有するウエハ１００を処理する場合はサイクル数を増加させる。この場合、第四処理工程Ｓ２００４から不活性ガス供給工程Ｓ３００２への移行回数が増加されるので、サーマルバジェットを低下できる。したがって、膜特性を劣化させずに、残渣１０３を排出できる。
さらには、耐熱性の低い膜を有するウエハを処理する場合、第二処理工程Ｓ２００４の処理時間を短くしてもよい。これにより、サーマルバジェットの蓄積を回避できる。
所定回数実施したとき（Ｓ３０１０でＹｅｓの場合）、図７に示す処理を終了する。
（基板搬出工程Ｓ１００８）
ウエハ１００が基板搬入出口２０３の位置に位置されたら、基板搬入工程Ｓ１００２と逆の順番にて各構成を制御し、ウエハ１００を装置２００の外部に搬出する。
＜他の実施形態＞
以上に、本開示の実施形態を具体的に説明したが、本開示が上述の各実施形態に限定されることはなく、その要旨を逸脱しない範囲で種々変更が可能である。
例えば、残渣としてＯＨ基やＣを用いて説明したが、それに限るものではなく、膜特性を劣化させるものであればよい。
また、ウエハ１００の表面を加熱する構造としてランプを用いて説明したが、ウエハ１００の表面を加熱できればよく、ランプに限るものではない。例えば、第二加熱部としてマイクロ波発生器を用い、マイクロ波発生器からウエハ１００の表面にマイクロ波を照射する等して、加熱してもよい。
１００ ウエハ（基板）
１０２ 溝
１０３ 残渣
２００ 基板処理装置
２０１ 処理空間
２０５ 処理室
２１３ ヒータ
２４４ ガス供給孔
２９０ 不活性ガス供給部
２６１ ランプ
３１０ コントローラ

Claims (11)

  1. 残渣が付着した溝が設けられた基板を処理室に搬入する搬入工程と、
    前記基板を加熱して、前記残渣を前記溝から脱離する第一処理工程と、
    前記第一処理工程の後、前記基板の表面を前記第一処理工程の温度よりも高い温度であって、前記溝の上部領域の温度が前記溝の下部領域の温度よりも高くなるよう加熱して、前記溝から前記処理室の処理空間に、前記残渣を排出する第二処理工程と
    を有する半導体装置の製造方法。
  2. 前記第一処理工程と、前記第二処理工程とを所定回数繰り返す、請求項１に記載の半導体装置の製造方法。
  3. 前記処理室には、前記基板の裏面から前記基板を加熱する第一加熱部と、前記基板の表面から前記基板を加熱する第二加熱部とが設けられ、
    前記第一処理工程では、前記第二加熱部を稼働させずに前記第一加熱部を稼働させ、前記第二処理工程では前記第二加熱部及び前記第一加熱部を稼働させるよう制御する請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第二処理工程の後に、前記処理室に不活性ガスを供給する第三処理工程を有する請求項１から請求項３のうち、いずれか一項に記載の半導体装置の製造方法。
  5. 前記第三処理工程の後に、前記基板の表面を前記第三処理工程での基板表面の温度よりも高くする第四処理工程を有する請求項４に記載の半導体装置の製造方法。
  6. 前記第四処理工程では、前記溝の上部領域の温度が前記溝の下部領域の温度よりも高くなるよう加熱する請求項５に記載の半導体装置の製造方法。
  7. 前記第四処理工程では、前記不活性ガスの供給を停止する請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記処理室には、前記基板の裏面側から前記基板を加熱する第一加熱部と、前記基板の表面から前記基板を加熱する第二加熱部とが設けられ、
    前記第三処理工程では、前記第二加熱部を稼働させずに前記第一加熱部を稼働させ、前記第四処理工程では前記第二加熱部及び前記第一加熱部を稼働させるよう制御する請求項５から請求項７のうち、いずれか一項に記載の半導体装置の製造方法。
  9. 前記第三処理工程と、前記第四処理工程とを所定回数繰り返す、請求項５から請求項８のうち、いずれか一項に記載の半導体装置の製造方法。
  10. 処理室内に設けられ、残渣が付着した溝が設けられた基板を支持する基板支持部と、
    前記基板を加熱する第一加熱部と、
    前記基板を加熱する第二加熱部と、
    前記第一加熱部及び前記第二加熱部を制御する制御部と、
    を有し、
    前記制御部は、前記基板を前記第一加熱部により第一温度に加熱して、前記残渣を前記溝から脱離させる第一処理手順と、
    前記第一処理手順の後、前記基板の表面を前記第一処理手順での温度よりも高い温度であって、前記溝の上部領域の温度が前記溝の下部領域の温度よりも高くなるよう前記第二加熱部により加熱させ、前記溝から前記処理室の処理空間に、前記残渣を排出させる第二処理手順とを実行させるように、前記第一加熱部及び前記第二加熱部を制御する、
    基板処理装置。
  11. 残渣が付着した溝が設けられた基板を処理室に搬入する手順と、
    前記基板を加熱して、前記残渣を前記溝から脱離させる第一処理手順と、
    前記第一処理手順の後、前記基板の表面を前記第一処理手順での温度よりも高い温度であって、前記溝の上部領域の温度が前記溝の下部領域の温度よりも高くなるよう加熱させ、前記溝から前記処理室の処理空間に、前記残渣を排出させる第二処理手順とを、コンピュータによって基板処理装置に実行させるプログラム。

JP2020000232A 2020-01-06 2020-01-06 半導体装置の製造方法、基板処理装置およびプログラム Active JP7030858B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020000232A JP7030858B2 (ja) 2020-01-06 2020-01-06 半導体装置の製造方法、基板処理装置およびプログラム
TW109141264A TWI770686B (zh) 2020-01-06 2020-11-25 半導體裝置的製造方法、基板處理裝置及程式
KR1020200184203A KR102501657B1 (ko) 2020-01-06 2020-12-28 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN202011611576.3A CN113078060B (zh) 2020-01-06 2020-12-30 半导体装置的制造方法、基板处理装置和存储介质
US17/142,140 US11990347B2 (en) 2020-01-06 2021-01-05 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000232A JP7030858B2 (ja) 2020-01-06 2020-01-06 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2021111636A JP2021111636A (ja) 2021-08-02
JP7030858B2 true JP7030858B2 (ja) 2022-03-07

Family

ID=76609222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000232A Active JP7030858B2 (ja) 2020-01-06 2020-01-06 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (5)

Country Link
US (1) US11990347B2 (ja)
JP (1) JP7030858B2 (ja)
KR (1) KR102501657B1 (ja)
CN (1) CN113078060B (ja)
TW (1) TWI770686B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077901A (ja) 2001-09-07 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2013110418A (ja) 2012-11-30 2013-06-06 Renesas Electronics Corp 半導体装置の製造方法
JP2018018847A (ja) 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2019012759A (ja) 2017-06-30 2019-01-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2019016698A (ja) 2017-07-06 2019-01-31 東京エレクトロン株式会社 エッチング方法および残渣除去方法
JP2019201147A (ja) 2018-05-17 2019-11-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
JPH0722416A (ja) * 1993-07-01 1995-01-24 Kawasaki Steel Corp アルミニウム配線の形成方法
JP3662472B2 (ja) * 2000-05-09 2005-06-22 エム・エフエスアイ株式会社 基板表面の処理方法
JP2003119568A (ja) * 2001-10-10 2003-04-23 Ebara Corp 無電解めっき方法及び装置
JP2007311540A (ja) * 2006-05-18 2007-11-29 Renesas Technology Corp 半導体装置の製造方法
US20080060676A1 (en) * 2006-09-11 2008-03-13 Dana Scranton Workpiece processing with preheat
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8551880B2 (en) * 2007-11-01 2013-10-08 Applied Materials, Inc. Ammonia-based plasma treatment for metal fill in narrow features
JP5395405B2 (ja) * 2008-10-27 2014-01-22 東京エレクトロン株式会社 基板洗浄方法及び装置
JP5161819B2 (ja) * 2009-03-19 2013-03-13 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP5801374B2 (ja) * 2013-12-27 2015-10-28 株式会社日立国際電気 半導体装置の製造方法、プログラム、及び基板処理装置
JP2015180768A (ja) * 2014-03-06 2015-10-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びに記録媒体
US9640385B2 (en) * 2015-02-16 2017-05-02 Applied Materials, Inc. Gate electrode material residual removal process
JP6523119B2 (ja) * 2015-09-28 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6457104B2 (ja) * 2015-09-29 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP6242933B2 (ja) * 2016-03-31 2017-12-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6368743B2 (ja) * 2016-06-22 2018-08-01 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
TWI767920B (zh) * 2016-07-15 2022-06-21 美商應用材料股份有限公司 乾燥高深寬比特徵
SG11201907092YA (en) * 2017-03-27 2019-09-27 Kokusai Electric Corp Semiconductor device production method, program and substrate processing device
JP6616365B2 (ja) * 2017-09-11 2019-12-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6843087B2 (ja) 2018-03-12 2021-03-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6980624B2 (ja) * 2018-09-13 2021-12-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US11417534B2 (en) * 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
JP7362258B2 (ja) * 2019-02-08 2023-10-17 東京エレクトロン株式会社 基板処理方法及び成膜システム
JP2021009980A (ja) * 2019-07-03 2021-01-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
KR20220019047A (ko) * 2019-07-16 2022-02-15 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
CN114207858A (zh) * 2019-07-31 2022-03-18 朗姆研究公司 用于mram图案化的化学蚀刻非挥发性材料
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7023308B2 (ja) * 2020-03-19 2022-02-21 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、プログラムおよび基板処理方法
JP7098677B2 (ja) * 2020-03-25 2022-07-11 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP7303226B2 (ja) * 2021-01-18 2023-07-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2022116742A (ja) * 2021-01-29 2022-08-10 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7304905B2 (ja) * 2021-01-29 2023-07-07 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230157318A (ko) * 2021-03-17 2023-11-16 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077901A (ja) 2001-09-07 2003-03-14 Hitachi Ltd 半導体装置の製造方法
JP2013110418A (ja) 2012-11-30 2013-06-06 Renesas Electronics Corp 半導体装置の製造方法
JP2018018847A (ja) 2016-07-25 2018-02-01 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2019012759A (ja) 2017-06-30 2019-01-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2019016698A (ja) 2017-07-06 2019-01-31 東京エレクトロン株式会社 エッチング方法および残渣除去方法
JP2019201147A (ja) 2018-05-17 2019-11-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
CN113078060B (zh) 2024-03-26
KR20210088427A (ko) 2021-07-14
CN113078060A (zh) 2021-07-06
TW202129716A (zh) 2021-08-01
US20210210356A1 (en) 2021-07-08
TWI770686B (zh) 2022-07-11
US11990347B2 (en) 2024-05-21
JP2021111636A (ja) 2021-08-02
KR102501657B1 (ko) 2023-02-20

Similar Documents

Publication Publication Date Title
US8076252B2 (en) Substrate processing method and substrate processing apparatus
KR101375966B1 (ko) 산화물 재료 제거 처리 시스템과 방법, 및 컴퓨터 판독 가능한 매체
JP6821788B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6697067B2 (ja) 基板処理装置、半導体装置の製造方法およびコンピュータ読み取り可能な記録媒体
WO2006049199A1 (ja) 絶縁膜形成方法および基板処理方法
JP2005501407A (ja) 高速熱処理の急速雰囲気切り替えシステムおよびその方法
JP2002093799A (ja) 基板の熱処理方法及び基板の熱処理装置
JPWO2009008474A1 (ja) プラズマ処理方法およびプラズマ処理装置
JP7030858B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW202145428A (zh) 半導體裝置的製造方法、基板處理裝置及記錄媒體
TWI784438B (zh) 半導體裝置之製造方法、基板處理裝置及程式
CN112176322B (zh) 基板处理装置、半导体装置的制造方法、以及程序
JP3501768B2 (ja) 基板熱処理装置およびフラットパネルデバイスの製造方法
JP2009076869A (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
TWI793744B (zh) 基板處理裝置、半導體裝置之製造方法及程式
KR100881722B1 (ko) 기판의 처리방법 및 기판의 처리장치
JP2012079785A (ja) 絶縁膜の改質方法
JP2009010144A (ja) 基板処理装置
KR20230140380A (ko) 메인터넌스 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP2023168056A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP3808710B2 (ja) 基板の処理装置
JP2022053930A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2022021458A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JPH08167590A (ja) プラズマアッシング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R150 Certificate of patent or registration of utility model

Ref document number: 7030858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150