JP6843087B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6843087B2
JP6843087B2 JP2018044378A JP2018044378A JP6843087B2 JP 6843087 B2 JP6843087 B2 JP 6843087B2 JP 2018044378 A JP2018044378 A JP 2018044378A JP 2018044378 A JP2018044378 A JP 2018044378A JP 6843087 B2 JP6843087 B2 JP 6843087B2
Authority
JP
Japan
Prior art keywords
temperature
substrate
amorphous silicon
silicon film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018044378A
Other languages
English (en)
Other versions
JP2019160962A (ja
Inventor
孝太郎 村上
孝太郎 村上
中磯　直春
直春 中磯
哲也 ▲たか▼橋
哲也 ▲たか▼橋
森谷　敦
敦 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018044378A priority Critical patent/JP6843087B2/ja
Priority to US16/298,241 priority patent/US11043392B2/en
Publication of JP2019160962A publication Critical patent/JP2019160962A/ja
Application granted granted Critical
Publication of JP6843087B2 publication Critical patent/JP6843087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、エッチングガスを用い、基板の表面に形成された膜の一部をエッチングする工程が行われる場合がある（例えば特許文献１，２参照）。
特開２００３−２１８０３６号公報 特開２００３−２１８０３７号公報
本発明の目的は、基板の表面に形成された膜をエッチングする際、基板面内におけるエッチング処理の均一性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
（ａ）表面に膜が形成された基板の温度を第１温度とする工程と、
（ｂ）前記基板の面内温度を前記第１温度に安定させる工程と、
（ｃ）面内温度が前記第１温度に安定した前記基板を前記第１温度から前記第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間に前記基板に対してエッチングガスを供給する工程と、
を含むサイクルを所定回数行うことで、前記基板の表面に形成された前記膜の一部をエッチングする工程を行う技術が提供される。
本発明によれば、基板の表面に形成された膜をエッチングする際、基板面内におけるエッチング処理の均一性を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図１のＡ−Ａ線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の基板処理シーケンスを示すフロー図である。 （ａ）は第１Ｓｉ膜を形成する前のウエハの表面構造を、（ｂ）は第１Ｓｉ膜を形成した後のウエハの表面構造を、（ｃ）は第１Ｓｉ膜の一部をエッチングした後のウエハの表面構造を、（ｄ）は一部がエッチングされた第１Ｓｉ膜の上に第２Ｓｉ膜を形成した後のウエハの表面構造を示す断面拡大図である。 （ａ）は実施例におけるウエハ面内でのエッチング処理の均一性およびウエハ間でのエッチング処理の均一性の測定結果を、（ｂ）は比較例におけるウエハ面内でのエッチング処理の均一性およびウエハ間でのエッチング処理の均一性の測定結果を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について、図１〜図４、図５（ａ）〜図５（ｄ）を用いて説明する。
（１）基板処理装置の構成
図１に示すように、処理炉２０２は加熱機構（温度調整部）としてのヒータ２０７を有する。ヒータ２０７は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ２０７は、ガスを熱で活性化（励起）させる活性化機構（励起部）としても機能する。
ヒータ２０７の内側には、ヒータ２０７と同心円状に反応管２０３が配設されている。反応管２０３は、例えば石英（ＳｉＯ２）または炭化シリコン（ＳｉＣ）等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管２０３の筒中空部には、処理室２０１が形成される。処理室２０１は、基板としてのウエハ２００を収容可能に構成されている。
処理室２０１内には、ノズル２４９ａ，２４９ｂが、反応管２０３の下部側壁を貫通するように設けられている。ノズル２４９ａ，２４９ｂには、ガス供給管２３２ａ，２３２ｂがそれぞれ接続されている。
ガス供給管２３２ａ，２３２ｂには、ガス流の上流側から順に、流量制御器（流量制御部）であるマスフローコントローラ（ＭＦＣ）２４１ａ，２４１ｂおよび開閉弁であるバルブ２４３ａ，２４３ｂがそれぞれ設けられている。ガス供給管２３２ａ，２３２ｂのバルブ２４３ａ，２４３ｂよりも下流側には、ガス供給管２３２ｃ，２３２ｄがそれぞれ接続されている。ガス供給管２３２ｃ，２３２ｄには、ガス流の上流側から順に、ＭＦＣ２４１ｃ，２４１ｄおよびバルブ２４３ｃ，２４３ｄがそれぞれ設けられている。また、ガス供給管２３２ａのバルブ２４３ａよりも下流側には、ガス供給管２３２ｅが接続されている。ガス供給管２３２ｅには、ガス流の上流側から順に、ＭＦＣ２４１ｅおよびバルブ２４３ｅが設けられている。
図２に示すように、ノズル２４９ａ，２４９ｂは、反応管２０３の内壁とウエハ２００との間における平面視において円環状の空間に、反応管２０３の内壁の下部より上部に沿って、ウエハ２００の配列方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル２４９ａ，２４９ｂは、ウエハ２００が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル２４９ａ，２４９ｂの側面には、ガスを供給するガス供給孔２５０ａ，２５０ｂがそれぞれ設けられている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の中心を向くようにそれぞれ開口しており、ウエハ２００に向けてガスを供給することが可能となっている。ガス供給孔２５０ａ，２５０ｂは、反応管２０３の下部から上部にわたって複数設けられている。
ガス供給管２３２ａからは、原料ガスとして、例えば、シリコン（Ｓｉ）含有ガスが、ＭＦＣ２４１ａ、バルブ２４３ａ、ノズル２４９ａを介して処理室２０１内へ供給される。Ｓｉ含有ガスとしては、例えば、モノシラン（ＳｉＨ４、略称：ＭＳ）ガス等の水素化ケイ素ガスを用いることができる。
ガス供給管２３２ｅからは、エッチングガスが、ＭＦＣ２４１ｅ、バルブ２４３ｅ、ガス供給管２３２ａ、ノズル２４９ａを介して処理室２０１内へ供給される。エッチングガスとしては、例えば、ハロゲン元素（原子）を含むガスである塩素（Ｃｌ２）ガスを用いることができる。
ガス供給管２３２ｂからは、ドーパントガスが、ＭＦＣ２４１ｂ、バルブ２４３ｂ、ノズル２４９ｂを介して処理室２０１内へ供給される。ドーパントガスとしては、例えば、ドーパント（不純物）としてのリン（Ｐ）を含むガスであるホスフィン（ＰＨ３、略称：ＰＨ）ガスを用いることができる。
ガス供給管２３２ｃ，２３２ｄからは、不活性ガスとしての窒素（Ｎ２）ガスが、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄ、ガス供給管２３２ａ，２３２ｂ、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給される。Ｎ２ガスは、パージガス、キャリアガス、希釈ガス等として作用する。
主に、ガス供給管２３２ａ、ＭＦＣ２４１ａ、バルブ２４３ａにより、原料ガス供給系が構成される。主に、ガス供給管２３２ｅ、ＭＦＣ２４１ｅ、バルブ２４３ｅにより、エッチングガス供給系が構成される。主に、ガス供給管２３２ｂ、ＭＦＣ２４１ｂ、バルブ２４３ｂにより、ドーパントガス供給系が構成される。主に、ガス供給管２３２ｃ，２３２ｄ、ＭＦＣ２４１ｃ，２４１ｄ、バルブ２４３ｃ，２４３ｄにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ２４３ａ〜２４３ｅやＭＦＣ２４１ａ〜２４１ｅ等が集積されてなる集積型供給システム２４８として構成されていてもよい。集積型供給システム２４８は、ガス供給管２３２ａ〜２３２ｅのそれぞれに対して接続され、ガス供給管２３２ａ〜２３２ｅ内への各種ガスの供給動作、すなわち、バルブ２４３ａ〜２４３ｅの開閉動作やＭＦＣ２４１ａ〜２４１ｅによる流量調整動作等が、後述するコントローラ１２１によって制御されるように構成されている。集積型供給システム２４８は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管２３２ａ〜２３２ｅ等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム２４８のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管２０３の側壁下方には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４４を介して、真空排気装置としての真空ポンプ２４６が接続されている。ＡＰＣバルブ２４４は、真空ポンプ２４６を作動させた状態で弁を開閉することで、処理室２０１内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ２４６を作動させた状態で、圧力センサ２４５により検出された圧力情報に基づいて弁開度を調節することで、処理室２０１内の圧力を調整することができるように構成されている。主に、排気管２３１、圧力センサ２４５、ＡＰＣバルブ２４４により、排気系が構成される。真空ポンプ２４６を排気系に含めて考えてもよい。
反応管２０３の下方には、反応管２０３の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ２１９が設けられている。シールキャップ２１９は、例えばＳＵＳ等の金属材料により構成され、円盤状に形成されている。シールキャップ２１９の上面には、反応管２０３の下端と当接するシール部材としてのＯリング２２０が設けられている。シールキャップ２１９の下方には、後述するボート２１７を回転させる回転機構２６７が設置されている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通してボート２１７に接続されている。回転機構２６７は、ボート２１７を回転させることでウエハ２００を回転させるように構成されている。シールキャップ２１９は、反応管２０３の外部に設置された昇降機構としてのボートエレベータ１１５によって垂直方向に昇降されるように構成されている。ボートエレベータ１１５は、シールキャップ２１９を昇降させることで、ウエハ２００を処理室２０１内外に搬入および搬出（搬送）する搬送装置（搬送機構）として構成されている。
基板支持具としてのボート２１７は、複数枚、例えば２５〜２００枚のウエハ２００を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート２１７は、例えば石英やＳｉＣ等の耐熱性材料により構成される。ボート２１７の下部には、例えば石英やＳｉＣ等の耐熱性材料により構成される断熱板２１８が水平姿勢で多段に支持されている。
反応管２０３内には、温度検出器としての温度センサ２６３が設置されている。温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となる。温度センサ２６３は、反応管２０３の内壁に沿って設けられている。
図３に示すように、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２が接続されている。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄは、上述のＭＦＣ２４１ａ〜２４１ｅ、バルブ２４３ａ〜２４３ｅ、圧力センサ２４５、ＡＰＣバルブ２４４、真空ポンプ２４６、ヒータ２０７、温度センサ２６３、回転機構２６７、ボートエレベータ１１５等に接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃから制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからレシピを読み出すように構成されている。ＣＰＵ１２１ａは、読み出したレシピの内容に沿うように、ＭＦＣ２４１ａ〜２４１ｅによる各種ガスの流量調整動作、バルブ２４３ａ〜２４３ｅの開閉動作、ＡＰＣバルブ２４４の開閉動作および圧力センサ２４５に基づくＡＰＣバルブ２４４による圧力調整動作、真空ポンプ２４６の起動および停止、温度センサ２６３に基づくヒータ２０７の温度調整動作、回転機構２６７によるボート２１７の回転および回転速度調節動作、ボートエレベータ１１５によるボート２１７の昇降動作等を制御するように構成されている。
コントローラ１２１は、外部記憶装置１２３に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。外部記憶装置１２３は、例えば、ＨＤＤ等の磁気ディスク、ＣＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリ等の半導体メモリ等を含む。記憶装置１２１ｃや外部記憶装置１２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置１２３単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置１２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上にシリコン膜（Ｓｉ膜）を形成する基板処理シーケンス例、すなわち、成膜シーケンス例について、主に、図４、図５（ａ）〜図５（ｄ）を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
図４に示す成膜シーケンスでは、
ウエハ２００の表面に設けられた凹部内を埋め込むように第１膜（第１Ｓｉ膜）を形成するステップと、
ウエハ２００の表面に形成された第１Ｓｉ膜の一部をエッチングするステップと、
一部がエッチングされた第１Ｓｉ膜上に、さらに第２膜（第２Ｓｉ膜）を形成するステップと、
を行うことで、凹部内を第１Ｓｉ膜および第２Ｓｉ膜で埋め込む。
なお、第１Ｓｉ膜の一部をエッチングするステップでは、
表面に第１Ｓｉ膜が形成されたウエハ２００の温度を第１温度とするステップＡと、
ウエハ２００の面内温度を第１温度に安定させるステップＢと、
面内温度が第１温度に安定したウエハ２００を第１温度から第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間Ｐにウエハ２００に対してエッチングガスとしてＣｌ２ガスを供給するステップＣと、
を含むサイクルを所定回数行う。図４では、ステップＡ，Ｂ，Ｃの実施期間、後述するステップＤの実施期間、および、所定期間Ｐを、それぞれＡ，Ｂ，Ｃ，Ｄ，Ｐと表している。
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハチャージおよびボートロード）
複数枚のウエハ２００がボート２１７に装填（ウエハチャージ）される。その後、図１に示すように、複数枚のウエハ２００を支持したボート２１７は、ボートエレベータ１１５によって持ち上げられて処理室２０１内へ搬入（ボートロード）される。この状態で、シールキャップ２１９は、Ｏリング２２０を介して反応管２０３の下端をシールした状態となる。
ウエハ２００としては、例えば、単結晶Ｓｉにより構成されたＳｉ基板、或いは、表面に単結晶Ｓｉ膜が形成された基板を用いることができる。図５（ａ）に示すように、ウエハ２００の表面には凹部が設けられている。凹部の底部は単結晶Ｓｉにより構成されており、凹部の側部および上部はシリコン酸化膜（ＳｉＯ膜）やシリコン窒化膜（ＳｉＮ膜）やシリコン酸炭窒化膜（ＳｉＯＣＮ膜）等の絶縁膜２００ａにより構成されている。ウエハ２００の表面は、単結晶Ｓｉと絶縁膜２００ａとがそれぞれ露出した状態となっている。
（圧力調整および温度調整）
処理室２０１内、すなわち、ウエハ２００が存在する空間が所望の圧力（真空度）となるように、真空ポンプ２４６によって真空排気（減圧排気）される。この際、処理室２０１内の圧力は圧力センサ２４５で測定され、この測定された圧力情報に基づきＡＰＣバルブ２４４がフィードバック制御される。また、処理室２０１内のウエハ２００が所望の温度（成膜温度）となるように、ヒータ２０７によって加熱される。この際、処理室２０１内が所望の温度分布となるように、温度センサ２６３が検出した温度情報に基づきヒータ２０７への通電具合がフィードバック制御される。また、回転機構２６７によるウエハ２００の回転を開始する。真空ポンプ２４６の稼働、ウエハ２００の加熱および回転は、いずれも、少なくともウエハ２００に対する処理が終了するまでの間は継続して行われる。
（第１Ｓｉ膜形成ステップ）
その後、処理室２０１内のウエハ２００に対し、ＭＳガスを供給する。このステップでは、バルブ２４３ａを開き、ガス供給管２３２ａ内へＭＳガスを流す。ＭＳガスは、ＭＦＣ２４１ａにより流量調整され、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＭＳガスが供給される（ＭＳガス供給ステップ）。このときバルブ２４３ｃ，２４３ｄを開き、ガス供給管２３２ｃ，２３２ｄ内へＮ２ガスを流す。Ｎ２ガスは、ＭＦＣ２４１ｃ，２４１ｄにより流量調整され、ノズル２４９ａ，２４９ｂを介して処理室２０１内へ供給され、排気管２３１から排気される。ＭＳガス供給ステップにおける処理室２０１内へのＮ２ガスの供給は、不実施としてもよい。
ウエハ２００に対してＭＳガスを供給することにより、図５（ｂ）に示すように、凹部内を埋め込むように第１Ｓｉ膜を形成することが可能となる。この成膜処理では、凹部の表面側が、凹部の側部および上部からオーバーハングするように成長した第１Ｓｉ膜によって塞がれた状態となる場合がある。そして、凹部内に、その深さ領域（方向）に伸びる非埋め込み領域、すなわち、ボイド、シーム等（以下、便宜上、これらを中空部と称する）が形成される場合がある。中空部は、凹部の内部が第１Ｓｉ膜によって完全に埋め込まれる前に凹部の表面側が塞がれ、凹部の内部へＭＳガスが届かなくなり、凹部内における第１Ｓｉ膜の成長が停止することによって発生する。中空部は、凹部のアスペクト比（凹部の深さ／凹部の幅）が大きくなることにより、具体的には、アスペクト比が１以上、例えば２０以上、更には５０以上となることにより、生じやすくなる。また、アスペクト比が大きくなる程、中空部は、凹部内における底部側に形成されやすくなる。後述する処理条件下では、少なくとも凹部の側部および上部において、Ｓｉが、アモルファス（非晶質）成長する。すなわち、第１Ｓｉ膜のうち、少なくとも凹部の側部および上部からオーバーハングするように成長した部分の結晶構造は、アモルファスとなる。
第１Ｓｉ膜を形成した後、バルブ２４３ａを閉じ、処理室２０１内へのＭＳガスの供給を停止する。ＭＳガスの供給は、凹部の表面側が第１Ｓｉ膜によって塞がれた状態となる前に停止してもよく、完全に塞がれた状態となった後に停止してもよい。その後、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、バルブ２４３ｃ，２４３ｄを開き、処理室２０１内へＮ２ガスを供給する。Ｎ２ガスはパージガスとして作用する（パージステップ）。
第１Ｓｉ膜形成ステップにおける処理条件としては、
ＭＳガス供給流量：１０〜２０００ｓｃｃｍ
Ｎ２ガス供給流量（各ガス供給管）：０〜１００００ｓｃｃｍ
ガス供給時間：１〜４００分
処理温度（成膜温度）：４５０〜５５０℃、好ましくは４５０〜５３０℃
処理圧力：１〜９００Ｐａ
が例示される。なお、本明細書における「４５０〜５５０℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、「４５０〜５５０℃」とは「４５０℃以上５００℃以下」を意味する。他の数値範囲についても同様である。
Ｓｉの結晶化温度は５５０〜５６０℃程度であることから、成膜温度を５５０℃以下、好ましくは５５０℃未満の温度とすることで、第１Ｓｉ膜の結晶構造をアモルファスとすることが可能となる。これにより、後述するエッチングステップでの第１Ｓｉ膜のエッチングレートを大きくし、生産性を向上させることが可能となる。成膜温度を５５０〜５６０℃の範囲内の温度とすることで、第１Ｓｉ膜の結晶構造をアモルファスと多結晶（ポリ）との混晶とすることが可能となる。成膜温度を５６０℃超の温度とすることで、第１Ｓｉ膜の結晶構造をポリとすることが可能となる。
原料ガスとしては、ＭＳガスの他、ジシラン（Ｓｉ２Ｈ６、略称：ＤＳ）ガス、トリシラン（Ｓｉ３Ｈ８）ガス、テトラシラン（Ｓｉ４Ｈ１０）ガス等の一般式ＳｉｎＨ２ｎ＋２（ｎは１以上の整数）で表される水素化ケイ素ガスを用いることができる。また、原料ガスとしては、モノクロロシラン（ＳｉＨ３Ｃｌ、略称：ＭＣＳ）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２、略称：ＤＣＳ）ガス、トリクロロシラン（ＳｉＨＣｌ３、略称：ＴＣＳ）ガス、テトラクロロシラン（ＳｉＣｌ４、略称：ＳＴＣ）ガス、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）ガス、オクタクロロトリシラン（Ｓｉ３Ｃｌ８、略称：ＯＣＴＳ）ガス等のクロロシラン系ガスを用いることもできる。
不活性ガスとしては、Ｎ２ガスの他、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｘｅガス等の希ガスを用いることができる。この点は、後述する各ステップにおいても同様である。
（エッチングステップ）
第１Ｓｉ膜形成ステップが終了した後、後述するステップＡ〜Ｄを順に行う。
［ステップＡ］
まず、ステップＡを実施する。このステップでは、ヒータ２０７の出力を調整し、表面に第１Ｓｉ膜が形成されたウエハ２００の温度を第１温度とする。図４では、第１温度を成膜温度よりも低い温度とし、ステップＡにおいて、ウエハ２００の温度を成膜温度から第１温度まで降下（変更）させる例を示している。このとき、バルブ２４３ｃ，２４３ｄを開き、処理室２０１内へＮ２ガスを供給する。なお、処理室２０１内へのＮ２ガスの供給は、不実施としてもよい。
本ステップにおける処理条件としては、
Ｎ２ガス供給流量：０〜５０００ｓｃｃｍ
処理温度（第１温度）：３００〜５００℃
処理圧力：１０〜１０００Ｐａ
が例示される。ここで示した第１温度は、Ｓｉの結晶化温度未満の温度であり、ウエハ２００上に形成された第１Ｓｉ膜の結晶状態がアモルファス状態から多結晶状態へ移行する臨界温度未満の温度である。
［ステップＢ］
ウエハ２００の温度が第１温度となった後、ステップＢを実施する。このステップでは、ウエハ２００の温度を第１温度とした状態を所定時間維持する。すなわち、ウエハ２００の温度を第１温度に保持した状態で所定時間待機する。これにより、表面に第１Ｓｉ膜が形成されたウエハ２００の面内温度を、第１温度に安定させる。すなわち、ウエハ２００の面内温度を、ウエハ２００の表面全域にわたり均一な温度（第１温度）とする。このとき、処理室２０１内へのＮ２ガスの供給は維持した状態とする。なお、処理室２０１内へのＮ２ガスの供給は不実施としてもよい。本ステップにおける処理条件は、ウエハ２００の温度を成膜温度から第１温度へ変更する点以外は、ステップＡにおける処理条件と同様とする。
［ステップＣ］
ウエハ２００の面内温度が第１温度に安定した後、ステップＣを実施する。このステップでは、ヒータ２０７の出力を調整し、面内温度が第１温度に安定したウエハ２００を、第１温度から第１温度よりも低い第２温度へと降温させる。このとき、処理室２０１内へのＮ２ガスの供給は維持した状態とする。なお、処理室２０１内へのＮ２ガスの供給は不実施としてもよい。
そして本ステップでは、その降温期間中の所定期間Ｐに、ウエハ２００に対してＣｌ２ガスを供給する。具体的には、本ステップでは、ウエハ２００の降温を開始した後、所定の時間が経過するまでウエハ２００に対してＣｌ２ガスを供給することなく待機する（待機ステップ）。そして、所定の時間が経過した後、バルブ２４３ｅを開き、ガス供給管２３２ｅ内へＣｌ２ガスを流す。Ｃｌ２ガスは、ＭＦＣ２４１ｅにより流量調整され、ガス供給管２３２ａ、ノズル２４９ａを介して処理室２０１内へ供給され、排気管２３１から排気される。このとき、ウエハ２００に対してＣｌ２ガスが供給される（Ｃｌ２ガス供給ステップ）。ステップＣ（待機ステップ、Ｃｌ２ガス供給ステップ）では、ステップＡ，Ｂと同様に、処理室２０１内へのＮ２ガスの供給を維持した状態とする。なお、処理室２０１内へのＮ２ガスの供給は、不実施としてもよい。ただし、実施した方が、Ｃｌ２ガスを処理室２０１内の全体に均一に拡散させることができ、好ましい。
ウエハ２００に対してＣｌ２ガスを供給することにより、ウエハ２００上に形成された第１Ｓｉ膜の一部をエッチングすることができる。第１Ｓｉ膜のうち、凹部の表面側を塞ぐ部分を除去することで、その下に形成されていた中空部の上部を開口させ、中空部の内壁（側壁や底部）を露出させることができる。この状態でエッチング処理を所定時間継続することにより、中空部の内壁を構成する第１Ｓｉ膜をさらにエッチングし、その開口を広げることが可能となる。中空部の内部へのＣｌ２ガスの供給量は、表面側から底部側へ向かうにつれて徐々に少なくなる。露出した中空部の縦断面形状は、図５（ｃ）に示すように、底部側から表面側に向かうにつれて開口幅が次第に大きくなるＶ字形状或いは逆台形状へと近づくこととなる。露出した中空部をこのような形状に加工することで、後述する第２Ｓｉ膜形成ステップにおいて、露出した中空部の内部へのＭＳガスの供給を促すことが可能となる。結果として、凹部の内部を、Ｓｉ膜によって完全に、すなわち、ボイドフリーかつシームレスの状態となるように埋め込むことが可能となる。
なお、処理室２０１内へ供給されたＣｌ２ガスは、ウエハ２００の側方部（外周部）からウエハ２００の中央部へ向かって流れ込む。すなわち、処理室２０１内へ供給されたＣｌ２ガスは、ウエハ２００の表面に形成された第１Ｓｉ膜の外周部に接触した後、ウエハ２００の中央部に接触する。ウエハ２００の外周部に接触したＣｌ２ガスは、エッチング反応により一部が消費される。そのため、ウエハ２００の中央部におけるＣｌ２ガスの供給量は、ウエハ２００の外周部におけるＣｌ２ガスの供給量よりも少なくなる。その結果、ウエハ２００の中央部における第１Ｓｉ膜のエッチングレートは、ウエハ２００の外周部における第１Ｓｉ膜のエッチングレートよりも小さくなる傾向がある。すなわち、本実施形態のように、Ｃｌ２ガスをウエハ２００の外周部からウエハ２００の中央部へ向かって流す場合、エッチング処理のウエハ面内均一性（以下、単に面内均一性ともいう）が低下しやすくなる。
上述の課題を解消するため、本実施形態では、ウエハ２００の降温を開始した後に生じるウエハ２００の面内における温度分布の偏り、具体的には、ウエハ２００の外周部と中央部との間に生じる温度差を利用する。というのも、ウエハ２００の降温を開始した後、ウエハ２００の外周部における降温レートは、ウエハ２００の中央部における降温レートに比べて大きくなる。ウエハ２００の降温を開始してから所定の時間が経過すると、ウエハ２００の外周部の温度は、ウエハ２００の中央部の温度よりも低くなる。ウエハ２００の降温を開始してから１０〜２０分の範囲内の時間が経過すると、ウエハ２００の外周部とウエハ２００の中央部との温度差は、例えば１〜１０℃の範囲内の所定の温度差となる。
本実施形態では、ステップＣにおいてウエハ２００の降温を開始した後、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった後に、ウエハ２００に対するＣｌ２ガスの供給を開始する。好ましくは、ウエハ２００の外周部とウエハ２００の中央部との温度差が上述の所定の温度差となった後に、ウエハ２００に対するＣｌ２ガスの供給を開始する。本ステップにおいてＣｌ２ガスを供給する所定期間Ｐとは、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなる期間であり、好ましくは、ウエハ２００の外周部とウエハ２００の中央部との温度差が上述の所定の温度差となる期間である。
Ｃｌ２ガスを供給する所定期間Ｐを上述のように設定することにより、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。というのも、第１Ｓｉ膜のエッチングは、ウエハ２００の面内のうち、温度が高い領域では促進され、温度が低い領域では抑制される傾向がある。ウエハ２００の降温を開始した後、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった後に、ウエハ２００に対するＣｌ２ガスの供給を開始することにより、ウエハ２００の外周部における第１Ｓｉ膜のエッチング反応を適正に抑制しながら、ウエハ２００の中央部における第１Ｓｉ膜のエッチング反応を適正に進行させることが可能となる。結果として、本実施形態のように、ウエハ２００の外周部からウエハ２００の中央部へ向かってＣｌ２ガスを流す場合であっても、ウエハ２００上に形成された第１Ｓｉ膜を、ウエハ２００の面内（表面）の全域にわたり、略均等なレートでエッチングすることが可能となる。すなわち、ウエハ２００の外周部からウエハ２００の中央部へ向かってＣｌ２ガスを流すことにより生じるウエハ２００の面内におけるエッチングレートの変動（分布）の傾向を、ウエハ２００の外周部とウエハ２００の中央部との温度差により生じるウエハ２００の面内におけるエッチングレートの変動（分布）の傾向により、相殺することが可能となる。これにより、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。なお、ウエハ２００の降温を開始した後、ウエハ２００の外周部とウエハ２００の中央部との温度差が所定の温度差となった後に、ウエハ２００に対するＣｌ２ガスの供給を開始することにより、第１Ｓｉ膜のエッチング処理の面内均一性を確実に向上させることが可能となる。
なお、本ステップでは、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなる前は、ウエハ２００に対するＣｌ２ガスの供給を不実施とする。これにより、第１Ｓｉ膜のエッチング処理の面内均一性を確実に向上させることが可能となる。また好ましくは、本ステップでは、ウエハ２００の外周部とウエハ２００の中央部との温度差が所定の温度差となる前は、ウエハ２００に対するＣｌ２ガスの供給を不実施とする。すなわち、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなったとしても、ウエハ２００の外周部とウエハ２００の中央部との温度差が所定の温度差でない場合には、ウエハ２００に対するＣｌ２ガスの供給を不実施とする。これにより、第１Ｓｉ膜のエッチング処理の面内均一性をより確実に向上させることが可能となる。
本ステップにおける処理条件としては、
降温開始温度（第１温度）：３００〜５００℃
降温終了温度（第２温度）：２５０〜４９０℃
降温レート：０．１〜２０℃／分
降温時間：５〜６０分
Ｎ２ガス供給時間：５〜６０分
Ｃｌ２ガス供給時間（所定期間Ｐ）：１〜５５分
Ｃｌ２ガス供給流量：３０〜１０００ｓｃｃｍ
が例示される。他の処理条件は、ステップＡにおける処理条件と同様とする。
なお、ウエハ２００に対するＣｌ２ガスの供給は、ウエハ２００の外周部とウエハ２００の中央部との温度差が１℃以上１０℃以下の温度差、例えば５℃程度の温度差となった状態で実施するのが好ましい。上述の温度差が１℃未満であると、ウエハ２００の外周部におけるエッチング反応を適正に抑制しながら、ウエハ２００の中央部におけるエッチング反応を適正に進行させることが困難となる場合がある。上述の温度差を１℃以上の温度とすることで、上述の課題を解消し、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。また、上述の温度差が１０℃を超えると、ウエハ２００の外周部におけるエッチング反応が過剰に抑制されたり、ウエハ２００の中央部におけるエッチング反応が過剰に進行したりし、第１Ｓｉ膜のエッチング処理の面内均一性が低下する場合がある。上述の温度差を１０℃以下の温度とすることで、上述の課題を解消し、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。
上述の処理条件範囲内で各条件を制御（適宜変更し調整）することにより、所望のエッチング処理を行うことが可能となる。例えば、Ｃｌ２ガス供給流量、第１温度、および、第２温度のうち少なくともいずれかの条件を制御することにより、第１Ｓｉ膜のエッチングレートを微調整することが可能となる。また、降温レート、および、降温開始後にＣｌ２ガスの供給を開始するまでの期間のうち少なくともいずれかの条件を制御することにより、Ｃｌ２ガスの供給開始時点におけるウエハ２００の中央部とウエハ２００の外周部との温度差を微調整することが可能となる。これにより、ウエハ２００の中央部および外周部におけるエッチング量を、それぞれ適正化させることが可能となる。
（昇温ステップ）
第１Ｓｉ膜の一部を所望の量だけエッチングした後、バルブ２４３ｅを閉じ、処理室２０１内へのＣｌ２ガスの供給を停止する。その後、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する。このとき、処理室２０１内へのＮ２ガスの供給を継続し、処理室２０１内をＮ２ガスでパージする（パージステップ）。また、ヒータ２０７の出力を調整し、第１Ｓｉ膜の一部がエッチングされたウエハ２００を、第２温度から、上述の第１温度および第２温度のそれぞれよりも高い成膜温度へと昇温させる。
（第２Ｓｉ膜形成ステップ）
エッチングステップが終了した後、第１Ｓｉ膜形成ステップのＭＳガス供給ステップにおける処理手順と同様の処理手順により、処理室２０１内のウエハ２００に対してＭＳガスを供給する。すなわち、ウエハ２００上に形成され、エッチング処理が施された後の第１Ｓｉ膜、すなわち、一部がエッチングされた第１Ｓｉ膜に対し、ＭＳガスを供給する（ＭＳガス供給ステップ）。ＭＳガスの供給時間は、例えば１〜３００分の範囲内の時間とする。他の処理条件は、第１Ｓｉ膜形成ステップのＭＳガス供給ステップにおける処理条件と同様とする。
ウエハ２００に対してＭＳガスを供給することにより、図５（ｄ）に示すように、ウエハ２００上、すなわち、一部がエッチングされた第１Ｓｉ膜の表面上に、第２Ｓｉ膜を形成することができる。上述したように、エッチングステップを実施することで、第１Ｓｉ膜が有していた中空部は上部が開口して露出した状態となっており、また、その縦断面形状は、底部側から表面側に向かうにつれて開口幅が次第に大きくなるＶ字形状等へと加工されている。これらにより、第２Ｓｉ膜は、開口された中空部の側部等からオーバーハングするように成長しなくなる。すなわち、ＭＳガス供給ステップを継続しても、開口された中空部の表面側は塞がれなくなり、中空部の内部にはＭＳガスが確実に供給され続けるようになる。結果として、第２Ｓｉ膜には中空部が形成されなくなり、ウエハ２００の表面に設けられた凹部の内部は、第１Ｓｉ膜および第２Ｓｉ膜によって完全に、すなわち、ボイドフリーかつシームレスの状態となるように埋め込まれる。なお、本ステップにおける処理条件下では、第２Ｓｉ膜の結晶構造はアモルファスとなる。
その後、バルブ２４３ａを閉じ、処理室２０１内へのＭＳガスの供給を停止する。そして、第１Ｓｉ膜形成ステップのパージステップにおける処理手順と同様の処理手順により、処理室２０１内を真空排気し、処理室２０１内に残留するガス等を処理室２０１内から排除する（パージステップ）。
（アフターパージおよび大気圧復帰）
第２Ｓｉ膜形成ステップが終了した後、ガス供給管２３２ｃ，２３２ｄのそれぞれからＮ２ガスを処理室２０１内へ供給し、排気管２３１から排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物等が処理室２０１内から除去される（アフターパージ）。その後、処理室２０１内の雰囲気が不活性ガスに置換され（不活性ガス置換）、処理室２０１内の圧力が常圧に復帰される（大気圧復帰）。
（ボートアンロードおよびウエハディスチャージ）
その後、ボートエレベータ１１５によりシールキャップ２１９が下降され、反応管２０３の下端が開口されるとともに、処理済のウエハ２００が、ボート２１７に支持された状態で、反応管２０３の下端から反応管２０３の外部に搬出（ボートアンロード）される。処理済のウエハ２００は、反応管２０３の外部に搬出された後、ボート２１７より取り出される（ウエハディスチャージ）。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つ又は複数の効果が得られる。
（ａ）ステップＣにおいて、ウエハ２００の降温期間中の所定期間Ｐにウエハ２００に対してＣｌ２ガスを供給することにより、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。
すなわち、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった後に、ウエハ２００に対するＣｌ２ガスの供給を開始することにより、ウエハ２００の外周部における第１Ｓｉ膜のエッチング反応を適正に抑制しながら、ウエハ２００の中央部における第１Ｓｉ膜のエッチング反応を適正に進行させることが可能となる。結果として、ウエハ２００の外周部からウエハ２００の中央部へ向かってＣｌ２ガスを流す場合であっても、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。また、ウエハ２００の降温を開始した後、ウエハ２００の外周部とウエハ２００の中央部との温度差が所定の温度差となった後に、ウエハ２００に対するＣｌ２ガスの供給を開始することにより、第１Ｓｉ膜のエッチング処理の面内均一性を確実に向上させることが可能となる。
また、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなる前は、ウエハ２００に対するＣｌ２ガスの供給を不実施とすることにより、第１Ｓｉ膜のエッチング処理の面内均一性を確実に向上させることが可能となる。また、ウエハ２００の外周部とウエハ２００の中央部との温度差が所定の温度差となる前は、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった後であってもウエハ２００に対するＣｌ２ガスの供給を不実施とすることにより、第１Ｓｉ膜のエッチング処理の面内均一性をより確実に向上させることが可能となる。
なお、エッチングステップにおいて、ウエハ２００の昇温期間中にウエハ２００に対してＣｌ２ガスを供給した場合、ヒータ２０７に近いウエハ２００の外周部における第１Ｓｉ膜のエッチング反応が過剰に進行し、また、ヒータ２０７から遠いウエハ２００の中央部における第１Ｓｉ膜のエッチング反応が過剰に抑制される場合がある。結果として、第１Ｓｉ膜のエッチング処理の面内均一性が低下しやすくなる。
（ｂ）ステップＡにおいて、表面に第１Ｓｉ膜が形成されたウエハ２００の温度を第１温度とし、ステップＢにおいて、第１Ｓｉ膜が形成されたウエハ２００の面内温度を第１温度に安定させることにより、その後に行うステップＣにおいて、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった状態を確実に作り出すことが可能となる。結果として、ステップＡを実施した後、ステップＢを実施せずにステップＣを実施する場合よりも、第１Ｓｉ膜のエッチング処理の面内均一性を向上させることが可能となる。というのも、ステップＡを実施した後、ステップＢを実施せずにステップＣを実施する場合には、ウエハ２００の面内温度が不安定である状態、例えば、ウエハ２００の面内温度にばらつきが存在する状態で、ステップＣを開始することとなる。結果として、ステップＣにおいて、ウエハ２００の外周部の温度がウエハ２００の中央部の温度よりも低くなった所望の温度分布を作り出すことが困難となる場合がある。
（ｃ）第１成膜ステップにおける成膜温度を、第１Ｓｉ膜の結晶状態をアモルファスとすることが可能な温度とし、エッチングステップにおける処理温度（第１温度、第２温度）を、第１Ｓｉ膜のアモルファス状態が維持される温度とすることにより、これらのステップでの第１Ｓｉ膜の結晶化を回避することが可能となる。これにより、エッチングステップにおいて、第１Ｓｉ膜のエッチングレートが高い状態を維持することが可能となり、基板処理の生産性を向上させることが可能となる。また、第１Ｓｉ膜の局所的な結晶化、すなわち、ウエハ２００の面内における第１Ｓｉ膜の結晶状態のばらつきを回避することができ、エッチング処理後の第１Ｓｉ膜の表面に、第１Ｓｉ膜の結晶状態のばらつき（エッチングされ易さのばらつき）に起因して、凹凸が形成されることを抑制することが可能となる。結果として、第１Ｓｉ膜と第２Ｓｉ膜との界面ラフネスの悪化や、最終的に形成されるＳｉ膜（第１Ｓｉ膜と第２Ｓｉ膜との積層膜）の表面ラフネスの悪化、すなわち、膜の表面の平滑度の低下を回避することが可能となる。
（ｄ）ステップＣにおいて、ウエハ２００の降温期間中の所定期間Ｐにウエハ２００に対してＣｌ２ガスを供給することにより、第１Ｓｉ膜のエッチング処理のウエハ間均一性を向上させることが可能となる。すなわち、ウエハ２００の外周部だけでなく、ウエハ２００の中央部でもエッチング処理を適正に進行させることで、未反応のＣｌ２ガスがガス流の下流側（ウエハ配列領域内の下部側）へ流れ込んで滞留することを抑制することが可能となる。その結果、ウエハ配列領域内の下部側におけるエッチング処理の過剰な進行を抑制し、ウエハ間におけるエッチング処理の均一性を向上させることが可能となる。
（ｅ）上述の効果は、Ｃｌ２ガス以外のエッチングガスを用いる場合や、ＭＳガス以外の原料ガスを用いる場合や、Ｎ２ガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
（４）変形例
本実施形態は、以下の変形例のように変更することができる。また、これらの変形例は、任意に組み合わせることができる。特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の基板処理シーケンスの各ステップにおける処理手順、処理条件と同様とする。
（変形例１）
エッチングステップにおいては、上述のステップＡ〜Ｃをこの順に行うサイクルを複数回実施してから、ステップＤを行うようにしてもよい。本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。また、本変形例によれば、ウエハ２００の表面に形成された凹部のアスペクト比が例えば２０以上となるような場合、すなわち、中空部が凹部内における底部側に形成されるような場合であっても、中空部を露出させ、さらに、露出した中空部の縦断面形状をＶ字形状等へと加工することが容易に行えるようになる。結果として、第２Ｓｉ膜形成ステップにおいて、凹部の内部のＳｉ膜による埋め込みをより確実に行えるようになる。
（変形例２）
エッチングガスとして、Ｃｌ２ガスよりも反応性の低い塩化水素（ＨＣｌ）ガスを用いるようにしてもよい。この場合、上述の第１温度を例えば６５０〜７５０℃の範囲内の温度とし、第２温度を例えば５００〜５５０℃の範囲内の温度とするのが好ましい。また、ＨＣｌガスは、Ｎ２ガスや水素（Ｈ２）ガスにより希釈しながら処理室２０１内へ流すのが好ましい。本変形例においても、図４に示す基板処理シーケンスと同様の効果が得られる。
但し、上述した技術的課題、すなわち、エッチング処理の均一性低下は、エッチングガスとして反応性の高いＣｌ２ガス等を用いる場合に特に顕著に生じる。そのため、本実施形態で示したエッチング処理の技術的意義は、エッチングガスとしてＣｌ２ガス等の反応性の高いガスを用いる場合に特に大きなものとなる。また、エッチングガスとしてＣｌ２ガス等の反応性の高いガスを用いる場合、エッチングステップを、第１Ｓｉ膜のアモルファス状態が維持される温度下で行うことができる。その結果、上述の効果、すなわち、第１Ｓｉ膜のエッチングレートが高い状態を維持する等の効果が、確実に得られるようになる。
（変形例３）
第１Ｓｉ膜形成ステップにおいては、ウエハ２００に対してＭＳガスと一緒に（同時に）ＰＨガスを供給するようにしてもよい。この場合、第１Ｓｉ膜は、ドーパントとしてのＰがドープされたＳｉ膜となる。ＰＨガスの供給流量は、ウエハ２００上に形成するデバイスの仕様等によって適宜決定されるが、例えば０．１〜５００ｓｃｃｍの範囲内の流量とすることができる。本変形例においても、図４等に示す基板処理シーケンスと同様の効果が得られる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
上述の実施形態では、第１Ｓｉ膜形成ステップ〜第２Ｓｉ膜形成ステップに至る一連のステップを、同一の処理室２０１内にて（ｉｎ−ｓｉｔｕで）行う例について説明した。しかしながら、本発明はこのような態様に限定されない。例えば、第１Ｓｉ膜形成ステップと、エッチングステップ以降のステップ群と、を異なる処理室内にて（ｅｘ−ｓｉｔｕで）行うこともできる。また例えば、エッチングステップに至る一連のステップ群と、第２Ｓｉ膜形成ステップと、をｅｘ−ｓｉｔｕで行うこともできる。また例えば、第１，第２Ｓｉ膜形成ステップと、エッチングステップと、をｅｘ−ｓｉｔｕで行うこともできる。また例えば、それぞれのステップをｅｘ−ｓｉｔｕで行うこともできる。但し、全てのステップをｉｎ−ｓｉｔｕで行う方が、途中、ウエハ２００が大気曝露されることはなく、ウエハ２００を清浄な雰囲気下に置いたまま一貫して処理を行うことができ、安定した成膜処理を行うことが可能となる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置１２３を介して記憶装置１２１ｃ内に格納しておくことが好ましい。そして、基板処理を開始する際、ＣＰＵ１２１ａが、記憶装置１２１ｃ内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、１台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置１２２を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に１枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。
これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様な処理手順、処理条件にて成膜を行うことができ、これらと同様の効果が得られる。
また、上述の実施形態や変形例は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
以下、実施例について説明する。
実施例として、図１に示す基板処理装置を用い、上述の実施形態のエッチングステップにおける処理手順、処理条件と同様の処理手順、処理条件により、ウエハの表面に形成されたＳｉ膜をエッチングした。エッチングガスとしてはＣｌ２ガスを用いた。
比較例として、図１に示す基板処理装置を用い、ウエハの表面に形成されたＳｉ膜をエッチングした。エッチングガスとしてはＣｌ２ガスを用いた。処理温度は３００〜４００℃の範囲内の一定の温度とした。他の処理手順、処理条件は、実施例における処理手順、処理条件と同様とした。
そして、実施例および比較例について、ウエハ面内でのＳｉ膜のエッチング量の均一性（ＷｉＷ）、および、ウエハ間でのＳｉ膜のエッチング量の均一性（ＷｔＷ）をそれぞれ測定した。図６（ａ）は実施例の測定結果を示す図であり、図６（ｂ）は比較例の測定結果を示す図である。これらの図において、ＴＯＰ、ＣＥＮ、ＢＴＭは、ウエハ配列領域内におけるウエハの位置を、すなわち、ウエハの位置がウエハ配列領域内の上部、中央部、下部であることをそれぞれ示している。ＷｉＷ（±％）は、Ｓｉ膜のエッチング量のウエハ面内での均一性を示しており、その値が小さいほどエッチング量のウエハ面内均一性が良好であることを示している。ＷｔＷ（ű％）は、Ｓｉ膜のエッチング量のウエハ間での均一性を示しており、その値が小さいほど、エッチング量のウエハ間均一性が良好であることを示している。
図６（ａ）、図６（ｂ）によれば、実施例におけるＷｉＷの値は、比較例におけるＷｉＷの値よりも小さいことが分かる。また、実施例におけるＷｔＷの値は、比較例におけるＷｔＷの値よりも小さいことが分かる。すなわち、実施例で採用したエッチング手法（上述の実施形態の手法）の方が、比較例で採用したエッチング手法よりも、ウエハ面内でのエッチング量の均一性、および、ウエハ間でのエッチング量の均一性が、それぞれ良好であることが分かる。なお、比較例では、ウエハの外周部におけるエッチング量がウエハの中央部におけるエッチング量よりも多くなり、その結果、実施例よりもＷｉＷが低下したものと考えられる。また、比較例では、ガス流の上流側において、ウエハの外周部でのエッチング処理が進行するものの、ウエハの中央部でのエッチング処理の進行が抑制されることにより、未反応のＣｌ２ガスがガス流の下流側（ＢＴＭ側）に流れ込んで滞留し、その結果、ＢＴＭ側においてエッチング処理が過剰に進行し、ＷｔＷが低下したものと考えられる。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
（ａ）表面に膜が形成された基板の温度を第１温度とする工程と、
（ｂ）前記基板の面内温度を前記第１温度に安定させる工程と、
（ｃ）面内温度が前記第１温度に安定した前記基板を前記第１温度から前記第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間に前記基板に対してエッチングガスを供給する工程と、
を含むサイクルを所定回数行うことで、前記基板の表面に形成された前記膜の一部をエッチングする工程を有する半導体装置の製造方法、または、基板処理方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
（ｃ）では、前記基板の降温を開始した後、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなった後に、前記エッチングガスの供給を開始する。すなわち、前記所定期間は、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなる期間である。
（付記３）
付記１または２に記載の方法であって、好ましくは、
（ｃ）では、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなる前は、前記エッチングガスの供給を不実施とする。
（付記４）
付記１〜３のいずれか１項に記載の方法であって、好ましくは、
（ｃ）では、前記基板の降温を開始した後、前記基板の外周部と前記基板の中央部との温度差が所定の温度差となった後に、前記エッチングガスの供給を開始する。すなわち、前記所定期間は、前記基板の外周部と前記基板の中央部との温度差が所定の温度差となる期間である。
（付記５）
付記４に記載の方法であって、好ましくは、
前記所定の温度差は１℃以上１０℃以下である。
（付記６）
付記１〜５のいずれか１項に記載の方法であって、好ましくは、
（ｃ）では、前記基板の外周部と前記基板の中央部との温度差が所定の温度差となる前は、前記エッチングガスの供給を不実施とする。
（付記７）
付記１〜６のいずれか１項に記載の方法であって、好ましくは、
（ｃ）では、前記基板の外周部と前記基板の中央部との温度差が所定の温度差でない場合は、前記エッチングガスの供給を不実施とする。
（付記８）
付記１〜７のいずれか１項に記載の方法であって、好ましくは、
前記エッチングガスは、前記基板の側方部から前記基板の中央部へ向かって流れ込む。
（付記９）
付記１〜８のいずれか１項に記載の方法であって、好ましくは、
前記エッチングガスは、前記基板の表面に形成された前記膜の外周部に接触した後、中央部に接触する。
（付記１０）
付記１〜９のいずれか１項に記載の方法であって、好ましくは、
前記膜の一部をエッチングする工程を実施する前に、前記基板の表面に設けられた凹部内を埋め込むように前記膜を形成する工程を、さらに有する。
（付記１１）
付記１〜１０のいずれか１項に記載の方法であって、好ましくは、
前記膜の一部をエッチングする工程を実施した後に、一部がエッチングされた前記膜上に、さらに膜を形成する（ことで前記凹部内を前記膜で埋め込む）工程を、さらに有する。
（付記１２）
付記１１に記載の方法であって、好ましくは、
前記膜を形成する工程および前記さらに膜を形成する工程と、前記膜の一部をエッチングする工程と、を異なる処理室内で（ｅｘ−ｓｉｔｕにて）行う。
（付記１３）
付記１１に記載の方法であって、好ましくは、
前記膜を形成する工程、前記膜の一部をエッチングする工程、および、前記さらに膜を形成する工程を、同一の処理室内で（ｉｎ−ｓｉｔｕにて）行う。
（付記１４）
付記１１〜１３のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程、前記膜の一部をエッチングする工程、および、前記さらに膜を形成する工程を、５５０℃以下の温度下で行う。
（付記１５）
付記１１〜１３のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程、前記膜の一部をエッチングする工程、および、前記さらに膜を形成する工程を、前記膜の結晶化温度以下または未満の温度下で行う。
（付記１６）
付記１１〜１３のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程、前記膜の一部をエッチングする工程、および、前記さらに膜を形成する工程を、前記膜の結晶状態がアモルファス状態から多結晶状態へ移行する臨界温度以下または未満の温度下で行う。
（付記１７）
付記１〜１６のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記膜として、ノンドープシリコン膜を形成し、前記さらに膜を形成する工程では、前記膜として、ノンドープシリコン膜またはドーパントがドープされたシリコン膜を形成する。
（付記１８）
付記１〜１４のいずれか１項に記載の方法であって、好ましくは、
前記膜を形成する工程では、前記膜として、ドーパントがドープされたシリコン膜を形成し、前記さらに膜を形成する工程では、前記膜として、ノンドープシリコン膜またはドーパントがドープされたシリコン膜を形成する。
（付記１９）
本発明の他の態様によれば、
基板が処理される処理室と、
前記処理室内の基板の温度を調整する温度調整部と、
前記処理室内の基板に対してエッチングガスを供給するエッチングガス供給系と、
前記処理室内において、付記１の各工程（各処理）を行わせるように、前記温度調整部および前記エッチングガス供給系を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記２０）
本発明のさらに他の態様によれば、
基板処理装置の処理室内において、付記１の各工程（各手順）をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）

Claims (11)

  1. （ａ）表面にアモルファスシリコン膜が形成された基板の温度を第１温度とする工程と、
    （ｂ）前記基板の面内温度を前記第１温度に安定させる工程と、
    （ｃ）面内温度が前記第１温度に安定した前記基板を前記第１温度から前記第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間に前記基板に対してエッチングガスとしてＣｌ ２ ガスを供給する工程と、
    を含むサイクルを所定回数行うことで、前記基板の表面に形成された前記アモルファスシリコン膜の一部をエッチングする工程を有し、
    前記アモルファスシリコン膜の一部をエッチングする工程を実施する前に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対してシリコン含有ガスを供給し、前記基板の表面に設けられた凹部内を埋め込むように前記アモルファスシリコン膜を形成する工程と、
    前記アモルファスシリコン膜の一部をエッチングする工程を実施した後に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対してシリコン含有ガスを供給し、一部がエッチングされた前記アモルファスシリコン膜上に、さらにアモルファスシリコン膜を形成する工程と、をさらに有し、
    前記アモルファスシリコン膜を形成する工程、前記アモルファスシリコン膜の一部をエッチングする工程、および、前記さらにアモルファスシリコン膜を形成する工程を、前記アモルファスシリコン膜の結晶化温度未満の温度下で行い、
    （ｃ）では、前記基板の降温を開始した後、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなった後であって、前記基板の外周部と前記基板の中央部との温度差が１℃以上１０℃以下の範囲内の所定の温度差となった後に、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を開始し、前記基板の外周部と前記基板の中央部との温度差が前記所定の温度差となる前は、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を不実施とする半導体装置の製造方法。
  2. 前記エッチングガスは、前記基板の側方部から前記基板の中央部へ向かって流れ込む請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングガスは、前記基板の表面に形成された前記アモルファスシリコン膜の外周部に接触した後、中央部に接触する請求項１または２に記載の半導体装置の製造方法。
  4. 前記アモルファスシリコン膜を形成する工程および前記さらにアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜の一部をエッチングする工程と、を異なる処理室内で行う請求項１に記載の半導体装置の製造方法。
  5. 前記アモルファスシリコン膜を形成する工程、前記アモルファスシリコン膜の一部をエッチングする工程、および、前記さらにアモルファスシリコン膜を形成する工程を、同一の処理室内で行う請求項１に記載の半導体装置の製造方法。
  6. 前記アモルファスシリコン膜を形成する工程、前記アモルファスシリコン膜の一部をエッチングする工程、および、前記さらにアモルファスシリコン膜を形成する工程を、５５０℃未満の温度下で行う請求項１に記載の半導体装置の製造方法。
  7. 前記アモルファスシリコン膜を形成する工程、前記アモルファスシリコン膜の一部をエッチングする工程、および、前記さらにアモルファスシリコン膜を形成する工程を、前記アモルファスシリコン膜の結晶状態がアモルファス状態から多結晶状態へ移行する臨界温度未満の温度下で行う請求項１に記載の半導体装置の製造方法。
  8. 前記アモルファスシリコン膜を形成する工程では、前記アモルファスシリコン膜として、ノンドープアモルファスシリコン膜を形成し、前記さらにアモルファスシリコン膜を形成する工程では、前記膜として、ノンドープアモルファスシリコン膜またはドーパントがドープされたアモルファスシリコン膜を形成する請求項１に記載の半導体装置の製造方法。
  9. 前記アモルファスシリコン膜を形成する工程では、前記アモルファスシリコン膜として、ドーパントがドープされたアモルファスシリコン膜を形成し、前記さらにアモルファスシリコン膜を形成する工程では、前記アモルファスシリコン膜として、ノンドープアモルファスシリコン膜またはドーパントがドープされたアモルファスシリコン膜を形成する請求項１に記載の半導体装置の製造方法。
  10. 基板が処理される処理室と、
    前記処理室内の基板の温度を調整する温度調整部と、
    前記処理室内の基板に対してエッチングガスとしてＣｌ ２ ガスを供給するエッチングガス供給系と、
    前記処理室内の基板に対してシリコン含有ガスを供給する原料ガス供給系と、
    前記処理室内において、（ａ）表面にアモルファスシリコン膜が形成された基板の温度を第１温度とする処理と、（ｂ）前記基板の面内温度を前記第１温度に安定させる処理と、（ｃ）面内温度が前記第１温度に安定した前記基板を前記第１温度から前記第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間に前記基板に対してエッチングガスとしてＣｌ ２ ガスを供給する処理と、を含むサイクルを所定回数行うことで、前記基板の表面に形成された前記アモルファスシリコン膜の一部をエッチングする処理を行わせ、前記アモルファスシリコン膜の一部をエッチングする処理を実施する前に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対して前記シリコン含有ガスを供給し、前記基板の表面に設けられた凹部内を埋め込むように前記アモルファスシリコン膜を形成する処理と、前記アモルファスシリコン膜の一部をエッチングする処理を実施した後に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対して前記シリコン含有ガスを供給し、一部がエッチングされた前記アモルファスシリコン膜上に、さらにアモルファスシリコン膜を形成する処理と、をさらに行わせ、前記アモルファスシリコン膜を形成する処理、前記アモルファスシリコン膜の一部をエッチングする処理、および、前記さらにアモルファスシリコン膜を形成する処理を、前記アモルファスシリコン膜の結晶化温度未満の温度下で行わせ、（ｃ）では、前記基板の降温を開始した後、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなった後であって、前記基板の外周部と前記基板の中央部との温度差が１℃以上１０℃以下の範囲内の所定の温度差となった後に、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を開始し、前記基板の外周部と前記基板の中央部との温度差が前記所定の温度差となる前は、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を不実施とするように、前記温度調整部、前記エッチングガス供給系、および原料ガス供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  11. 基板処理装置の処理室内において、
    （ａ）表面にアモルファスシリコン膜が形成された基板の温度を第１温度とする手順と、
    （ｂ）前記基板の面内温度を前記第１温度に安定させる手順と、
    （ｃ）面内温度が前記第１温度に安定した前記基板を前記第１温度から前記第１温度よりも低い第２温度へ降温させ、その降温期間中の所定期間に前記基板に対してエッチングガスとしてＣｌ ２ ガスを供給する手順と、
    を含むサイクルを所定回数行うことで、前記基板の表面に形成された前記アモルファスシリコン膜の一部をエッチングする手順と、
    前記アモルファスシリコン膜の一部をエッチングする手順を実施する前に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対してシリコン含有ガスを供給し、前記基板の表面に設けられた凹部内を埋め込むように前記アモルファスシリコン膜を形成する手順と、
    前記アモルファスシリコン膜の一部をエッチングする手順を実施した後に、前記基板の温度を前記第１温度よりも高い温度として、前記基板に対してシリコン含有ガスを供給し、一部がエッチングされた前記アモルファスシリコン膜上に、さらにアモルファスシリコン膜を形成する手順と、
    前記アモルファスシリコン膜を形成する手順、前記アモルファスシリコン膜の一部をエッチングする手順、および、前記さらにアモルファスシリコン膜を形成する手順を、前記アモルファスシリコン膜の結晶化温度未満の温度下で行う手順と、
    （ｃ）において、前記基板の降温を開始した後、前記基板の外周部の温度が前記基板の中央部の温度よりも低くなった後であって、前記基板の外周部と前記基板の中央部との温度差が１℃以上１０℃以下の範囲内の所定の温度差となった後に、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を開始し、前記基板の外周部と前記基板の中央部との温度差が前記所定の温度差となる前は、前記基板に対する前記エッチングガスとしてのＣｌ ２ ガスの供給を不実施とする手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018044378A 2018-03-12 2018-03-12 半導体装置の製造方法、基板処理装置およびプログラム Active JP6843087B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018044378A JP6843087B2 (ja) 2018-03-12 2018-03-12 半導体装置の製造方法、基板処理装置およびプログラム
US16/298,241 US11043392B2 (en) 2018-03-12 2019-03-11 Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018044378A JP6843087B2 (ja) 2018-03-12 2018-03-12 半導体装置の製造方法、基板処理装置およびプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021003592A Division JP2021064807A (ja) 2021-01-13 2021-01-13 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2019160962A JP2019160962A (ja) 2019-09-19
JP6843087B2 true JP6843087B2 (ja) 2021-03-17

Family

ID=67842044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018044378A Active JP6843087B2 (ja) 2018-03-12 2018-03-12 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (2)

Country Link
US (1) US11043392B2 (ja)
JP (1) JP6843087B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044013A1 (ja) * 2017-08-30 2019-03-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 保護プレート、基板処理装置及び半導体装置の製造方法
JP7114554B2 (ja) 2019-11-22 2022-08-08 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7030858B2 (ja) 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7174016B2 (ja) 2020-07-16 2022-11-17 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7462065B2 (ja) 2022-03-29 2024-04-04 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2024042995A (ja) 2022-09-16 2024-03-29 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4880514A (en) * 1985-05-03 1989-11-14 Akshic Memories Corporation Method of making a thin film magnetic disk
JP4593741B2 (ja) * 2000-08-02 2010-12-08 東京エレクトロン株式会社 ラジアルアンテナ及びそれを用いたプラズマ処理装置
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP2008218984A (ja) 2007-02-06 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US7928019B2 (en) * 2007-08-10 2011-04-19 Micron Technology, Inc. Semiconductor processing
JP5235142B2 (ja) * 2009-01-21 2013-07-10 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2010199421A (ja) * 2009-02-26 2010-09-09 Toshiba Corp プラズマ処理装置およびプラズマエッチング方法
JPWO2012026241A1 (ja) * 2010-08-26 2013-10-28 株式会社日立国際電気 半導体装置の製造方法、及び基板処理装置
JP5599350B2 (ja) 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5595963B2 (ja) 2011-03-31 2014-09-24 東京エレクトロン株式会社 縦型バッチ式成膜装置
US8668837B2 (en) * 2011-10-13 2014-03-11 Applied Materials, Inc. Method for etching substrate
JP6262148B2 (ja) * 2012-12-07 2018-01-17 株式会社日立国際電気 基板処理装置、基板処理方法、半導体装置の製造方法および制御プログラム
US8945408B2 (en) * 2013-06-14 2015-02-03 Tokyo Electron Limited Etch process for reducing directed self assembly pattern defectivity
JP6267881B2 (ja) * 2013-07-03 2018-01-24 東京エレクトロン株式会社 基板処理方法及び制御装置
US9798317B2 (en) 2013-07-03 2017-10-24 Tokyo Electron Limited Substrate processing method and control apparatus
JP2015122481A (ja) * 2013-11-22 2015-07-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9773520B2 (en) * 2014-01-17 2017-09-26 Seagate Technology Llc Imprint pattern guided self-assembly of lamellar block copolymer for BPM
KR102021708B1 (ko) * 2015-09-17 2019-09-16 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6789314B2 (ja) * 2016-11-30 2020-11-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム

Also Published As

Publication number Publication date
US11043392B2 (en) 2021-06-22
US20190279877A1 (en) 2019-09-12
JP2019160962A (ja) 2019-09-19

Similar Documents

Publication Publication Date Title
JP6843087B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10199219B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10134584B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10090152B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11164744B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6561001B2 (ja) 半導体装置の製造方法、基板処理装置、ガス供給系およびプログラム
JP6777624B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
US11705326B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11075114B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2021064807A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11581200B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10529560B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180821

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210122

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210222

R150 Certificate of patent or registration of utility model

Ref document number: 6843087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250