JP2013110418A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013110418A JP2013110418A JP2012262017A JP2012262017A JP2013110418A JP 2013110418 A JP2013110418 A JP 2013110418A JP 2012262017 A JP2012262017 A JP 2012262017A JP 2012262017 A JP2012262017 A JP 2012262017A JP 2013110418 A JP2013110418 A JP 2013110418A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor wafer
- chamber
- temperature
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】成膜装置のドライクリーニング処理用のチャンバ57に備わるウエハステージ57a上に半導体ウエハSWを置いた後、還元ガスを供給して半導体ウエハSWの主面上をドライクリーニング処理し、続いて180℃に維持されたシャワーヘッド57cにより半導体ウエハSWを100から150℃の第1の温度で熱処理する。次いで半導体ウエハSWをチャンバ57から熱処理用のチャンバへ真空搬送した後、そのチャンバ57において150から400℃の第2の温度で半導体ウエハSWを熱処理することにより、半導体ウエハSWの主面上に残留する生成物を除去する。
【選択図】図8
Description
実施の形態1によるCMOS(Complementary Metal Oxide Semiconductor)デバイスの製造方法を図1から図14を用いて説明する。図1から図5および図11から図14はCMOSデバイスの要部断面図、図6はバリアメタル成膜装置の概略平面図、図7はバリアメタル膜の成膜工程図、図8はバリアメタル成膜装置に備わるドライクリーニング処理用チャンバの概略断面図、図9(a)、(b)および(c)はそれぞれバリアメタル成膜装置に備わるドライクリーニング処理用チャンバにおける半導体ウエハの処理工程を説明するためのチャンバの概略断面図、図10はnMISを形成した後に、ドライクリーニング処理および熱処理を半導体基板に施した場合のゲート電極と半導体基板との間に流れる電流と熱処理温度との関係を示すグラフ図である。
この時、還元反応により生成された生成物((NH4)2SiF6)が接続孔20の内部を含む半導体ウエハSWの主面上に残留する。さらに、半導体ウエハSWはウエハステージ57a上に載せてあるだけであり、上記生成物は半導体ウエハSWの側面および裏面の一部にも残留する。半導体ウエハSWの側面および裏面の一部に残留する生成物は、半導体ウエハSWを他のチャンバへ搬送する場合などにおいて剥がれ、汚染や発塵の原因となる。そこで、ドライクリーニング処置に続いて、チャンバ57内において半導体ウエハSWに熱処理を施すことにより、半導体ウエハSWの主面上に残留する生成物を除去すると同時に、半導体ウエハSWの側面および裏面の一部に残留する生成物を除去する。
しかしながら、上記ドライクリーニング処理時に半導体ウエハSWに形成された生成物の組成が(NH4)2SiF6から僅かでもずれていると、温度100から150℃の熱処理では式(2)の反応が起こり難く、完全に生成物を除去することができなくなり、極微少の生成物が半導体ウエハSWの主面上に残留する。前述したように、接続孔20の内部に微少でも生成物が残留していると、その後接続孔20に内部に形成されるチタン膜21とニッケルシリサイド層18との接触抵抗のばらつきなどの問題が生じる。そこで、次工程において、半導体ウエハSWに150℃よりも高い温度の熱処理を施して、半導体ウエハSWの主面上に残留した微少の生成物を除去する。
前述した実施の形態1で説明したように、バリアメタル膜の形成工程において行われるドライクリーニング処理では、半導体ウエハSWの主面上、側面および裏面の一部に生成物が残留する。このため、ドライクリーニング処理用のチャンバ57に備わる180℃に設定されたシャワーヘッド57cによって半導体ウエハSWを100から150℃の温度で加熱して(NH4)2SiF6の組成の生成物を除去し、さらに、加熱処理用のチャンバ55,56により半導体ウエハを150℃よりも高い温度で加熱して(NH4)2SiF6から僅かに組成のずれた生成物の除去を行っている。
前述した実施の形態1で説明したように、バリアメタル膜の形成工程において行われるドライクリーニング処理では、一般に半導体ウエハSWをウエハステージ57aに単に置くだけであり、このため、半導体ウエハSWの主面上のみならず、半導体ウエハSWの側面および裏面の一部にも(NH4)2SiF6の組成の生成物が残留する。半導体ウエハSWの側面および裏面の一部に残留した生成物は、半導体ウエハSWを他のチャンバへ搬送する場合などにおいて剥がれて、汚染や発塵の原因となる。そこで、前述した実施の形態1および2では、ドライクリーニング処置に続いて、同じチャンバ57内で半導体ウエハSWに熱処理を施すことにより、半導体ウエハSWの主面上に残留する生成物を除去すると同時に、半導体ウエハSWの側面および裏面の一部に残留する生成物を除去している。
1.絶縁膜に開口した接続孔の内部にバリアメタル膜を介して金属膜を埋め込む半導体装置の製造方法であって、前記絶縁膜に前記接続孔を形成した後、前記接続孔の内部に前記バリアメタル膜を堆積する前に以下の工程を含む半導体装置の製造方法:
(a)第1のチャンバに備わるウエハステージ上に半導体ウエハを置く工程;
(b)前記ウエハステージの上方に設置されたシャワーヘッドを介して還元ガスを供給し、前記接続孔の内部をドライクリーニング処理する工程;
(c)前記シャワーヘッドの加熱温度を利用(シャワーヘッドの輻射等)した第1の温度で前記半導体ウエハに対して第1の熱処理する工程;
(d)前記半導体ウエハを前記第1のチャンバから第2のチャンバへ搬送する工程;
(e)前記第2のチャンバにおいて、前記第1の温度よりも高い第2の温度で前記半導体ウエハに対して第2の熱処理する工程。
2.前記項1記載の半導体装置の製造方法おいて、前記第1の温度は100以上150℃未満である。
3.前記項1記載の半導体装置の製造方法において、前記第2の温度は150から400℃である。
4.前記項1記載の半導体装置の製造方法において、前記第2の温度は165から350℃である。
5.前記項1記載の半導体装置の製造方法において、前記第2の温度は180から220℃である。
6.前記項1記載の半導体装置の製造方法において、前記第2の温度は200℃である。
7.前記項1記載の半導体装置の製造方法において、前記第1のチャンバと前記第2のチャンバとの間の前記半導体ウエハの搬送は、真空搬送される。
8.絶縁膜に開口した接続孔の内部にバリアメタル膜を介して金属膜を埋め込む半導体装置の製造方法であって、前記絶縁膜に前記接続孔を形成した後、前記接続孔の内部に前記バリアメタル膜を堆積する前に以下の工程を含む半導体装置の製造方法:
(a)第1のチャンバに備わるウエハステージ上に半導体ウエハを置く工程;
(b)前記ウエハステージの上方に設置されたシャワーヘッドを介して還元ガスを供給し、前記半導体ウエハの主面上のシリコンの表面をドライクリーニング処理する工程;
(c)前記シャワーヘッドの加熱温度を利用した第1の温度で前記半導体ウエハに対して第1の熱処理する工程、
ここで、前記シャワーヘッドは180℃よりも高い温度に維持される。
9.前記項8記載の半導体装置の製造方法において、前記第1の温度は180から220℃である。
10.前記項8記載の半導体装置の製造方法において、前記第1の温度は200℃である。
11.絶縁膜に開口した接続孔の内部にバリアメタル膜を介して金属膜を埋め込む半導体装置の製造方法であって、前記絶縁膜に前記接続孔を形成した後、前記接続孔の内部に前記バリアメタル膜を堆積する前に以下の工程を含む半導体装置の製造方法:
(a)第1のチャンバに備わるウエハステージ上に半導体ウエハを置く工程;
(b)前記ウエハステージの上方に設置されたシャワーヘッドを介して還元ガスを供給し、前記接続孔の内部をドライクリーニング処理する工程;
(c)前記半導体ウエハを前記第1のチャンバから第2のチャンバへ搬送する工程;
(d)前記第2のチャンバにおいて、第2の温度で前記半導体ウエハを熱処理(前記項1の第2の熱処理に対応)する工程、
ここで、前記工程(b)では、前記半導体ウエハの側面および裏面に前記還元ガスが供給されない。
12.前記項11記載の半導体装置の製造方法において、前記第2の温度は150から400℃である。
13.前記項11記載の半導体装置の製造方法において、前記第2の温度は165から350℃である。
14.前記項11記載の半導体装置の製造方法において、前記第2の温度は180から220℃である。
15.前記項11記載の半導体装置の製造方法において、前記第2の温度は200℃である。
16.前記項11記載の半導体装置の製造方法において、前記工程(b)は以下の工程を含む:
(b1)前記ウエハステージ上に置かれた前記半導体ウエハの周辺部をシーリングにより押さえる工程。
17.前記項11記載の半導体装置の製造方法において、前記工程(b)は以下の工程を含む:
(b1)前記半導体ウエハを静電チャックにより前記ウエハステージ上に吸着する工程;
(b2)前記半導体ウエハの周辺部を前記半導体ウエハと接触させずにシャドウリングにより覆い、前記ウエハステージの周辺部から不活性ガスを流入させる工程。
18.前記項11記載の半導体装置の製造方法において、前記工程(b)は以下の工程を含む:
(b1)前記ウエハステージ上に置かれた前記半導体ウエハの周辺部をシーリングにより押さえる工程;
(b2)前記ウエハステージの裏面側から不活性ガスを流入させる工程。
19.前記項11記載の半導体装置の製造方法において、前記第1のチャンバと前記第2のチャンバとの間の前記半導体ウエハの搬送は、真空搬送される。
20.前記項1、8または11記載の半導体装置の製造方法において、前記金属膜はタングステン膜であり、前記バリアメタル膜はチタン膜上に窒化チタン膜を積み重ねた積層膜、または窒化タングステン膜である。
21.前記項1、8または11記載の半導体装置の製造方法において、前記金属膜は銅膜であり、前記バリアメタル膜は窒化チタン膜、窒化タンタル膜、窒化タンタル膜上にタンタル膜を積み重ねた積層膜、または窒化タンタル膜上にルテニウム膜を積み重ねた積層膜である。
22.前記項1、8または11記載の半導体装置の製造方法において、前記金属膜はアルミニウム膜であり、前記バリアメタル膜はチタン膜上に窒化チタン膜を積み重ねた積層膜、または窒化タングステン膜である。
4 素子分離領域
6 p型ウェル
8 n型ウェル
9 ゲート絶縁膜
10n ゲート電極
10p ゲート電極
11 ソース・ドレイン拡張領域
12 ソース・ドレイン拡張領域
13 酸化シリコン膜
15 サイドウォール
16 ソース・ドレイン拡散領域
17 ソース・ドレイン拡散領域
18 ニッケルシリサイド層
19a 第1絶縁膜
19b 第2絶縁膜
20 接続孔
21 チタン膜
22 窒化チタン膜
23 タングステン膜
24 ストッパ絶縁膜
25 絶縁膜
26 配線溝
27 バリアメタル膜
28 キャップ絶縁膜
29 層間絶縁膜
30 ストッパ絶縁膜
31 絶縁膜
32 接続孔
33 配線溝
34 バリアメタル膜
35 窒化シリコン膜
36 酸化シリコン膜
37 バンプ下地電極
38 バンプ電極
50 成膜装置
51a 第1搬送室
51b 第2搬送室
52 ゲートバルブ
53 ローダ
54 アンローダ
55,56,57 チャンバ
57a ウエハステージ
57b ウエハリフトピン
57c,57CH シャワーヘッド
57d リモートプラズマ発生装置
57e シーリング
57f シャドウリング
57g 排気室
58,59,60,61 チャンバ
62a,62b 搬送用ロボット
M1,M2,M3,M4,M5,M6 配線
SW 半導体ウエハ
Claims (8)
- 絶縁膜に開口した接続孔の内部にバリアメタル膜を介して金属膜を埋め込む半導体装置の製造方法であって、前記絶縁膜に前記接続孔を形成した後、前記接続孔の内部に前記バリアメタル膜を堆積する前に以下の工程を含む半導体装置の製造方法:
(a)第1のチャンバに備わるウエハステージ上に半導体ウエハを置く工程;
(b)前記ウエハステージの上方に設置されたシャワーヘッドを介してプラズマ励起された還元ガスを供給し、前記接続孔の内部にドライクリーニング処理を施して、前記接続孔の内部の自然酸化膜を還元反応により除去する工程;
(c−1)前記(b)工程の後、前記半導体ウエハを前記ウエハステージから上昇させて、前記半導体ウエハの主面を前記シャワーヘッドに近接させる工程;
(c−2)前記(c−1)工程の後、前記シャワーヘッドの加熱温度を利用した第1の温度で前記半導体ウエハを熱処理して、前記還元ガスと前記自然酸化膜との前記還元反応により生成され、前記接続孔の内部に残留する化学量論的組成の生成物を除去する工程;
(d)前記(c−2)工程の後、前記半導体ウエハを前記第1のチャンバから第2のチャンバへ搬送する工程;
(e)前記(d)工程の後、前記第2のチャンバにおいて、前記第1の温度よりも高い第2の温度で前記半導体ウエハを熱処理して、前記還元ガスと前記自然酸化膜との前記還元反応により生成され、前記接続孔の内部に残留する非化学量論的組成の生成物を除去する工程、
前記還元ガスはNF3ガスとNH3ガス、またはNF3ガスとH2ガスであり、前記第1の温度は100から150℃であり、前記第2の温度は150から400℃である。 - 請求項1記載の半導体装置の製造方法において、前記第2の温度は165から350℃である。
- 請求項1記載の半導体装置の製造方法において、前記第2の温度は180から220℃である。
- 請求項1記載の半導体装置の製造方法において、前記第2の温度は200℃である。
- 請求項1記載の半導体装置の製造方法において、前記第1のチャンバと前記第2のチャンバとの間の前記半導体ウエハの搬送は、真空搬送される。
- 請求項1記載の半導体装置の製造方法において、前記金属膜はタングステン膜であり、前記バリアメタル膜はチタン膜上に窒化チタン膜を積み重ねた積層膜、または窒化タングステン膜である。
- 請求項1記載の半導体装置の製造方法において、前記金属膜は銅膜であり、前記バリアメタル膜は窒化チタン膜、窒化タンタル膜、窒化タンタル膜上にタンタル膜を積み重ねた積層膜、または窒化タンタル膜上にルテニウム膜を積み重ねた積層膜である。
- 請求項1記載の半導体装置の製造方法において、前記金属膜はアルミニウム膜であり、前記バリアメタル膜はチタン膜上に窒化チタン膜を積み重ねた積層膜、または窒化タングステン膜である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012262017A JP5507654B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012262017A JP5507654B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006138949A Division JP2007311540A (ja) | 2006-05-18 | 2006-05-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013110418A true JP2013110418A (ja) | 2013-06-06 |
JP5507654B2 JP5507654B2 (ja) | 2014-05-28 |
Family
ID=48706835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012262017A Expired - Fee Related JP5507654B2 (ja) | 2012-11-30 | 2012-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5507654B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016039355A (ja) * | 2014-08-06 | 2016-03-22 | ピーエスケー・インコーポレーテッド | 基板処理装置及び基板処理方法 |
JP2016136617A (ja) * | 2014-12-19 | 2016-07-28 | ラム リサーチ コーポレーションLam Research Corporation | シリコンのエッチングおよびクリーニング |
KR20170017810A (ko) * | 2015-08-07 | 2017-02-15 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
CN113078060A (zh) * | 2020-01-06 | 2021-07-06 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置和存储介质 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170016547A (ko) | 2015-08-03 | 2017-02-14 | 삼성전자주식회사 | 척 테이블 및 그를 포함하는 기판 제조 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053055A (ja) * | 1999-08-13 | 2001-02-23 | Tokyo Electron Ltd | 処理装置及び処理方法 |
JP2001267536A (ja) * | 2000-03-07 | 2001-09-28 | Samsung Electronics Co Ltd | 半球形粒子膜を備えた半導体素子の製造方法 |
JP2004221155A (ja) * | 2003-01-10 | 2004-08-05 | Tokyo Electron Ltd | 酸化膜の除去方法、加熱方法、及び処理装置 |
JP2005244244A (ja) * | 2004-02-26 | 2005-09-08 | Applied Materials Inc | ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ |
WO2005098913A1 (ja) * | 2004-04-09 | 2005-10-20 | Tokyo Electron Limited | Ti膜およびTiN膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
-
2012
- 2012-11-30 JP JP2012262017A patent/JP5507654B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053055A (ja) * | 1999-08-13 | 2001-02-23 | Tokyo Electron Ltd | 処理装置及び処理方法 |
JP2001267536A (ja) * | 2000-03-07 | 2001-09-28 | Samsung Electronics Co Ltd | 半球形粒子膜を備えた半導体素子の製造方法 |
JP2004221155A (ja) * | 2003-01-10 | 2004-08-05 | Tokyo Electron Ltd | 酸化膜の除去方法、加熱方法、及び処理装置 |
JP2005244244A (ja) * | 2004-02-26 | 2005-09-08 | Applied Materials Inc | ライン製造のフロントエンドのためのインサイチュドライクリーンチャンバ |
WO2005098913A1 (ja) * | 2004-04-09 | 2005-10-20 | Tokyo Electron Limited | Ti膜およびTiN膜の成膜方法およびコンタクト構造、ならびにコンピュータ読取可能な記憶媒体およびコンピュータプログラム |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016039355A (ja) * | 2014-08-06 | 2016-03-22 | ピーエスケー・インコーポレーテッド | 基板処理装置及び基板処理方法 |
JP2016136617A (ja) * | 2014-12-19 | 2016-07-28 | ラム リサーチ コーポレーションLam Research Corporation | シリコンのエッチングおよびクリーニング |
KR20170017810A (ko) * | 2015-08-07 | 2017-02-15 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
JP2017037940A (ja) * | 2015-08-07 | 2017-02-16 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
US10121646B2 (en) | 2015-08-07 | 2018-11-06 | Tokyo Electron Limited | Substrate processing apparatus and substrate processing method |
KR102520345B1 (ko) * | 2015-08-07 | 2023-04-10 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 장치 및 기판 처리 방법 |
KR20210088427A (ko) * | 2020-01-06 | 2021-07-14 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
JP2021111636A (ja) * | 2020-01-06 | 2021-08-02 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
JP7030858B2 (ja) | 2020-01-06 | 2022-03-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
KR102501657B1 (ko) * | 2020-01-06 | 2023-02-20 | 가부시키가이샤 코쿠사이 엘렉트릭 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
CN113078060A (zh) * | 2020-01-06 | 2021-07-06 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置和存储介质 |
CN113078060B (zh) * | 2020-01-06 | 2024-03-26 | 株式会社国际电气 | 半导体装置的制造方法、基板处理装置和存储介质 |
US11990347B2 (en) | 2020-01-06 | 2024-05-21 | Kokusai Electric Corporation | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5507654B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5042517B2 (ja) | 半導体装置の製造方法 | |
TWI414041B (zh) | Semiconductor device manufacturing method | |
JP5358165B2 (ja) | 半導体集積回路装置の製造方法 | |
TWI407510B (zh) | Semiconductor device manufacturing method | |
JP5214261B2 (ja) | 半導体装置の製造方法 | |
US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
TWI604562B (zh) | 選擇性氮化方法 | |
TWI594331B (zh) | Semiconductor device and method of manufacturing the same | |
US7964500B2 (en) | Method of manufacturing semiconductor integrated circuit device | |
JP5507654B2 (ja) | 半導体装置の製造方法 | |
JP2008244059A (ja) | 半導体装置の製造方法 | |
US20090149020A1 (en) | Method of manufacturing a semiconductor device | |
US8994089B2 (en) | Interlayer polysilicon dielectric cap and method of forming thereof | |
US7670952B2 (en) | Method of manufacturing metal silicide contacts | |
JP2005093909A5 (ja) | ||
JP2007227698A (ja) | 半導体装置の製造方法 | |
JP2009021331A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140319 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5507654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |