JP2001267536A - 半球形粒子膜を備えた半導体素子の製造方法 - Google Patents

半球形粒子膜を備えた半導体素子の製造方法

Info

Publication number
JP2001267536A
JP2001267536A JP2001027957A JP2001027957A JP2001267536A JP 2001267536 A JP2001267536 A JP 2001267536A JP 2001027957 A JP2001027957 A JP 2001027957A JP 2001027957 A JP2001027957 A JP 2001027957A JP 2001267536 A JP2001267536 A JP 2001267536A
Authority
JP
Japan
Prior art keywords
particle film
film
cleaning
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001027957A
Other languages
English (en)
Inventor
Johitsu Tei
丞 弼 鄭
Kyu-Hwan Chang
奎 煥 張
Eibin Ken
永 愍 權
Shoroku Ka
商 ▲録▼ 河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001267536A publication Critical patent/JP2001267536A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Abstract

(57)【要約】 【課題】 半球形粒子膜を備えた半導体素子の製造方法
を提供する。 【解決手段】 半導体基板上の特定物質層上にポリシリ
コン膜を形成後、ポリシリコン膜をエッチングして一部
が露出されるポリシリコンパターンを形成する。次に、
ポリシリコンパターンの露出面上に半球形粒子膜を形成
する前に、プラズマ状態の水素ガス及びフッ素系ガスを
供給してポリシリコンパターンの露出面を乾式洗浄す
る。ポリシリコンパターンを形成した後でポリシリコン
パターンの露出面を乾式洗浄する前に、ポリシリコンパ
ターンの露出面上の汚染物をさらに湿式洗浄する、半球
形粒子膜を形成した後、プラズマ状態の水素ガス及びフ
ッ素系ガスを供給して半球形粒子膜の表面を乾式洗浄す
る。この場合にも半球形粒子膜の表面を乾式洗浄する前
に、半球形粒子膜の表面の汚染物をさらに湿式洗浄す
る。これにより、半球形粒子膜を損傷或いは汚染するこ
となく洗浄が効率よく行われその結果、半導体素子の信
頼性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特に、半球形粒子（Ｈｅｍｉｓｐｈｅｒｉｃ
ａｌ Ｇｒａｉｎ；ＨＳＧ）膜を備えた半導体キャパシ
タの製造方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化に伴い、特に、Ｄ
ＲＡＭでデータの貯蔵のために用いられるキャパシタの
実際の面積が次第に縮まりつつある。これに対し、キャ
パシタの大容量化への要求は次第に高まりつつある。こ
れにより、小さいキャパシタ面積で大容量のキャパシタ
を具現するための研究が多方面で行われている。
【０００３】すなわち、キャパシタの実際の面積の縮少
による貯蔵容量の減少をカバーするためにキャパシタの
誘電膜に高誘電膜を用いたり、或いは同一の面積でキャ
パシタの有効断面積を極大化したりする方法が盛んに研
究されている。中でも、半球形粒子膜を用いた方法はキ
ャパシタの有効断面積を極大化して大容量のキャパシタ
を具現する方法の一環であって、従来より多くの研究が
なされて実際の製造工程に適用されている。
【０００４】従来の半球形粒子（ＨＳＧ）膜を用いたキ
ャパシタの製造過程を簡単に調べてみると、まず、半導
体基板上の層間絶縁膜に半導体基板の活性領域と連通さ
れるコンタクトホールを形成した後で全面に非晶質シリ
コンを蒸着し、次に、通常の写真エッチング工程を用い
てキャパシタのストレージ電極パターンを形成する。次
に、露出されたストレージ電極パターンの表面にシード
粒子を供給し、温度条件を制御して半球形粒子（ＨＳ
Ｇ）膜を形成させてキャパシタの有効断面積を大きくす
る。次に、半球形粒子膜上に誘電膜を形成した後で上部
電極としてのプレート電極形成物質を蒸着した後にパタ
ーニングしてキャパシタを形成する。
【０００５】半球形粒子膜の形成工程は極めて複雑であ
るだけでなく、ストレージ電極の露出表面の状態によっ
て半球形粒子膜の成長が大きく影響される。したがっ
て、従来には、半球形粒子膜の形成前にストレージ電極
パターンのためのエッチング工程を行った後のエッチン
グ残留物、パーチクル及び有機汚染物などを除去するた
めの湿式洗浄を施していた。洗浄液はＲＣＡ社が開発し
た標準洗浄液（Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ
Ｓｏｌｕｔｉｏｎ＃１；ＳＣ−１）及び希釈ＨＦ（Ｄｉ
ｌｕｔｅｄ Ｈｙｄｒｏｆｌｕｏｒｉｃ Ａｃｉｄ；Ｄ
ＨＦ）を混合して用いる。前記標準洗浄液は主としてウ
ェーハの表面に存在するパーチクルを除去したり、有機
性汚染物を除去したりするのに用いられ、ＤＨＦは自然
酸化膜を除去し、併せて重金属をも除去する機能をもっ
ている。
【０００６】しかし、このような湿式洗浄工程は、ポリ
シリコン膜及び酸化膜が同時に現れるパターン上で用い
る場合、酸化膜のエッチングが同時に行われてしまうと
いう短所がある。このため、洗浄液をより速く除去する
ために、湿式洗浄後の水分をイソプロピルアルコール
（ＩＰＡ）を用いて除去する乾燥工程を行うが、デバイ
スの信頼性及び収率に大きな問題を起す水斑点（ｗａｔ
ｅｒ ｍａｒｋ）などのデフェクトを生じるという問題
があり、ストレージ電極パターンを形成するためにＳｉ
ＯＮなどの反射防止膜を用いる場合、デフェクトの制御
に限界がある。
【０００７】一方、半球形粒子膜を形成させた後にも誘
電膜を形成する前にキャパシタの容量を極大化させ、か
つデフェクトを除去するために前述した半球形粒子膜の
形成前と同様の方式で湿式洗浄を施す。しかし、この場
合にも、湿式洗浄により成長された半球形粒子膜のエッ
チングがなされることによりキャパシタの容量が減少さ
れ、オーバーエッチングがなされる場合、半球形粒子が
落とされてしまうという問題もある。
【０００８】一方、湿式洗浄を用いる場合には、半球形
粒子膜または誘電膜を形成するための工程とは別途に分
離されたチャンバモジュール下で行われるため、たと
え、湿式洗浄によりストレージ電極または半球形粒子膜
の表面がきれいに洗浄されたとしても、後続する半球形
粒子膜または誘電膜の形成のためのチャンバへの移動過
程で再汚染されたり、或いは自然酸化膜など、好ましく
ない膜が形成されてキャパシタの誘電効率を落とすとい
う問題がある。
【０００９】
【発明が解決しようとする課題】本発明の目的は、スト
レージ電極の表面に形成される半球形粒子膜の成長条件
を最適化しうるように洗浄工程を含む半導体素子の製造
方法を提供するところにある。
【００１０】本発明の他の目的は、ストレージ電極の表
面上に成長された半球形粒子膜のエッチング及び損傷を
最小化しうる洗浄工程を含む半導体素子の製造方法を提
供するところにある。
【００１１】本発明のさらに他の目的は、洗浄工程と半
球形粒子膜または誘電膜形成工程をクラスター化した装
備内で施して再汚染などを防止しうる半導体素子の製造
方法を提供するところにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明による半球形粒子膜を備えた半導体素子の製
造方法は、半導体基板上の特定物質層上にポリシリコン
膜を形成した後、前記ポリシリコン膜をエッチングして
少なくとも一部が露出されるポリシリコンパターンを形
成する。次に、ポリシリコンパターンの露出面上に半球
形粒子（ＨＳＧ）膜を形成する前に、プラズマ状態の水
素ガス及びフッ素系ガスを供給して前記ポリシリコンパ
ターンの露出面を乾式洗浄する。
【００１３】好ましくは、前記ポリシリコンパターンを
形成した後でポリシリコンパターンの露出面を乾式洗浄
する前に、前記ポリシリコンパターンの露出面上の汚染
物をさらに湿式洗浄でき、前記半球形粒子膜を形成した
後、プラズマ状態の水素ガス及びフッ素系ガスを供給し
て前記半球形粒子膜の表面を乾式洗浄でき、この場合に
も、前記半球形粒子膜の表面を乾式洗浄する前に、前記
半球形粒子膜の表面の汚染物をさらに湿式洗浄できる。
【００１４】一方、前記乾式洗浄段階は、プラズマ状態
の水素ガス及びフッ素系ガスを供給して前記ポリシリコ
ンパターンの露出された表面に形成された酸化膜と化学
的に反応させて反応層を形成する段階及び前記反応層を
気化させて除去可能にアニーリングする段階を備え、湿
式洗浄段階はオゾン水または標準洗浄液（ＳＣ−１）を
用いて行うことができる。
【００１５】一方、前記本発明の目的を達成するため
の、本発明の他の半球形粒子膜を備えた半導体素子の製
造方法は、半導体基板と連通されるコンタクトホールが
形成された層間絶縁膜上にポリシリコン膜を形成する段
階と、前記ポリシリコン膜をエッチングして半導体キャ
パシタのストレージ電極パターンを形成する段階と、前
記ストレージ電極パターンの露出面上の汚染物を第１次
湿式洗浄する段階と、プラズマ状態の水素ガス及びフッ
素系ガスを供給して前記ストレージ電極パターンの露出
面を第１次乾式洗浄する段階と、前記ストレージ電極パ
ターンの露出面上に半球形粒子（ＨＳＧ）膜を形成する
段階と、前記半球形粒子膜の露出面上の汚染物を第２次
湿式洗浄する段階と、プラズマ状態の水素ガス及びフッ
素系ガスを供給して前記半球形粒子膜の露出面を第２次
乾式洗浄する段階及び前記洗浄された半球形粒子膜の表
面に誘電膜を形成する段階を備えてなる。
【００１６】本発明によれば、半導体キャパシタのスト
レージ電極の表面に残存する汚染物や自然酸化膜をプラ
ズマ状態の水素ガス及びフッ素系ガスを供給して化学的
に反応させた後、アニーリング工程を行ってその反応生
成物を気化させて除去するため、後続する半球形粒子膜
の成長条件を最適化できる。また、半球形粒子膜を形成
した後にも表面に残存する汚染物や自然酸化膜をプラズ
マ状態の水素ガス及びフッ素系ガスを供給して化学的に
反応させた後、アニーリング工程を行い、その反応生成
物を気化させて除去するため、半球形粒子膜のエッチン
グを最小化できる。さらに、洗浄工程及び後続する半球
形粒子膜の形成工程または誘電膜の形成工程をクラスタ
ー化した設備内で行うことにより洗浄された表面の再汚
染を効率良く防止して信頼性のある半導体素子を製造で
きる。
【００１７】
【発明の実施の形態】以下、添付図面に基づき、本発明
の実施形態について詳細に説明する。しかし、本発明の
実施形態は各種の形態に変形でき、本発明の範囲が後述
する実施形態により限定されることはない。本発明の実
施形態は当業者に本発明をより完全に説明するために提
供されるものである。
【００１８】一方、本発明の実施形態で後述する乾式洗
浄工程は、本発明の発明者の一部により発明され、かつ
特許出願された大韓民国特許出願第９９−４６３６５号
に開示された半導体素子製造用乾式洗浄装置で行われ、
本明細書と結合されるものであるため、ここに引用す
る。
【００１９】＜本発明の洗浄工程を行える乾式洗浄装置
＞図１は、本発明の実施形態において、乾式洗浄工程を
行える半導体素子製造用乾式洗浄装置を示した概略図で
ある。前記洗浄装置は、真空雰囲気で工程を行えるよう
になった真空チャンバ１０と、反応ガスを予めプラズマ
状態に形成した後前記真空チャンバ１０に流入させるリ
モート型プラズマ発生装置４４と、ガス拡散器５０及び
５２と、アニーリング工程を同一のチャンバ内で連続的
に行えるヒータ５４と、シリコンウェーハの位置を真空
チャンバ１０内で調節できるサセプター駆動部とから構
成される。
【００２０】図１を参照し、半導体素子製造用洗浄装置
についてより詳細に説明する。半導体素子の製造過程に
おいて、特定の工程を行った後で洗浄工程を行うための
シリコンウェーハ１４がその上部に搭載されるサセプタ
ー１２は、真空チャンバ１０の下段中央部に設けられて
おり、このサセプター１２はモータ２２の作動により上
下移動シャフト２０を通じて真空チャンバ１０の下段部
から上段部へ、または上段部から下段部へ移動する（矢
印を参照）。前記サセプター１２の内部には工程の再現
性の確保のためにシリコンウェーハの温度を容易に制御
できるように冷却水または冷却ガスを供給する冷却ライ
ン１６ａが設けられており、この冷却ライン１６ａには
冷却水または冷却ガス供給装置１８から冷却水または冷
却ガスを供給する第１パイプ１６が連結されている。シ
リコンウェーハ１４の温度は前記サセプター１２の温度
により調節されるが、サセプター１２の温度は冷却ライ
ン１６ａを通じて供給される冷却水または冷却ガスの温
度により調節される。
【００２１】一方、反応ガスはガス拡散器５０＋５２を
通じて真空チャンバ１０の内部に供給される。前記ガス
拡散器は真空チャンバ１０の外部に設けられた第２及び
第３パイプ３２及び３４から反応ガスを供給される予備
チャンバ５０と、前記予備チャンバ５０の端部と連結さ
れ真空チャンバ１０の内部の全体に亘ってガスを万遍な
く供給するための多孔板５２とで構成されている。
【００２２】第２パイプ３２はプラズマに励起された状
態でガスを供給するためのものであって、その一端部に
は水素ガス供給ソース（「Ｈ2」にて表示）及びフッ素
系ガス供給ソース（「ＮＦ3」にて表示）が接続されて
おり、前記水素ガス供給ソース及びフッ素系ガス供給ソ
ースの各々にはスイッチング弁３６及び３８と、ガス量
を調節するためのマスフローコントロール（ＭＦＣ）４
０及び４２が設けられている。
【００２３】スイッチング弁３６及び３８と第２パイプ
３２の他端部との間には水素ガス供給ソース及び／また
はフッ素系ガス供給ソースからスイッチング弁３６及び
３８及びマスフローコントロール４０及び４２を通過し
たガスをプラズマ状態に励起させるプラズマ発生装置と
してのマイクロウェーブガイド４４が設けられている。
【００２４】第３パイプ３４は自然状態のフッ素系ガス
を供給するためのものであって、その一端部にはフッ素
系ガス供給ソース（「ＮＦ3」にて表示）が接続されて
おり、その他端部と前記ソースとの間にはスイッチング
弁４６及びマスフローコントロール４８が接続されてい
る。
【００２５】ここで、水素ガス供給ソースＨ2及びフッ
素系ガス供給ソースＮＦ3は単に水素ガスまたはフッ素
系ガスだけを供給するソースに限定されるものではな
い、適用する工程によって使用ガスのソースを変更する
ことができ、必要に応じて例えば窒素Ｎ2ガス、アルゴ
ン（Ａｒ）ガスなどもさらに供給できる。
【００２６】排気口２４は真空チャンバ１０の下段部に
設けられ、真空チャンバ１０を真空状態に維持するため
に真空チャンバ１０の内部のガスなどの空気を排出する
通路である。前記排気口２４には第４パイプ２６が連結
されており、第４パイプ２６にはスイッチング弁２８及
び真空ポンプ３０が設けられている。
【００２７】反応ガス供給（「ダウンフロー」とも言
う）時の真空チャンバ内の圧力は真空チャンバ１０の下
段部に設けられたスマート弁（図示せず）により自動的
に調節され、ダウンフロー中の真空チャンバ内の圧力は
反応ガスをシリコンウェーハ１４上に容易に吸着させる
ために、１．３３３２２〜１３３３．２２Ｐａ（０．１
Ｔｏｒｒ〜１０Ｔｏｒｒ）に維持可能に構成される。
【００２８】予備チャンバ５０と真空チャンバ１０の天
井との間にはシリコンウェーハ１４をアニーリングする
ためのヒータ５４が設けられている。前記ヒータ５４は
ランプまたはレーザから構成され、前記レーザはネオジ
ミウム（Ｎｄ）−ヤグ（ＹＡＧ）レーザ、二酸化炭素
（ＣＯ2）レーザまたはエキシマーレーザなどを使用で
きる。
【００２９】図２は、図１の真空チャンバ１０の上段部
を示した平面図であって、参照符号「１０」は真空チャ
ンバを、「５０」は予備チャンバを、「５２」は多孔板
を、そして「５４」はヒータを各々表す。ヒータ５４は
シリコンウェーハ１４を均一に加熱するために前記シリ
コンウェーハと同一の円形状に同心円状に繰り返し配置
された形で設けられる。
【００３０】図３は、本発明の実施形態において、乾式
洗浄工程を行うための他の乾式洗浄装置を示した平面図
であって、参照符号「６０」は真空チャンバを、「６
２」は回転モータを、「６４」はローディング／アンロ
ーディング及び後処理モジュールを、「６６」はダウン
フローモジュールを、そして「６８」はアニーリングモ
ジュールを表す。一方、図３の乾式洗浄装置の変形例と
して、単一の真空チャンバ内にダウンフローモジュール
及びアニーリングモジュールが繰り返して設けられるこ
ともある。
【００３１】図３を参照すると、真空チャンバ６０の下
段部には回転プレートが設けられており、この回転プレ
ートの中央には前記回転プレートを回転させるための回
転モータ６２が設けられている。ローディング／アンロ
ーディング及び後処理モジュール６４、ダウンフローモ
ジュール６６及びアニーリングモジュール６８は前記回
転モータ６２を中心としてその周辺の回転プレート上に
設けられている。
【００３２】真空チャンバ６０には真空雰囲気で工程が
行えるように真空システム（図示せず）が設けられてお
り、真空チャンバ６０内でシリコンウェーハの位置を容
易に変更するために回転プレートを設ける。すなわち、
回転プレートの移動により一つのモジュールから他のモ
ジュールへとシリコンウェーハの位置を変更できるの
で、同一のチャンバ内で連続的にダウンフロー工程及び
アニーリング工程を行うことができ、また連続的にダウ
ンフロー工程及びアニーリング工程を数回繰り返し行う
ことができる。
【００３３】図４は、図３のダウンフローモジュールの
構成を示した断面図である。これを参照すると、ダウン
フローモジュール６６は、シリコンウェーハ９２を搭載
するために回転プレートに設けられたサセプター９０
と、前記サセプター９０を覆う形状にその上部に設けら
れた上下移動が可能なダウンフロー用チャンバ９４と、
前記ダウンフロー用チャンバ９４内の上段部に設けられ
使用ガスをサセプター上に搭載されたウェーハに供給す
るガス拡散器と、前記ガス拡散器に連結されたガス供給
パイプ９８とで構成されている。前記サセプター９０の
設けられた回転プレートにダウンフロー用チャンバ９４
を密着するために前記ダウンフロー用チャンバ９４の端
部にガイドリング９６が設けられている。
【００３４】ガス拡散器は、ガス供給パイプ９８からガ
スを供給されるガス供給ライン１００とシリコンウェー
ハ９２の全体に亘って反応ガスを万遍なく供給するため
に前記ガス供給ライン１００の端部に設けた多孔板１０
２で構成されている。
【００３５】前記ガス供給パイプ９８の一端には反応ガ
ス供給ソース（Ｎ2、Ｈ2、ＮＦ3にて表示）が設けられ
ている。前記反応ガス供給ソースから供給された反応ガ
スは前記パイプ９８に設けられているマスフローコント
ロール１０４を経つつ反応ガスの混合量が調節され、ス
イッチング弁１０６を通過する。スイッチング弁１０６
とパイプの他端との間にはマイクロウェーブガイド１０
８が設けられていて、パイプ９８を通過する反応ガスを
プラズマ状態に励起させる。
【００３６】アニーリングモジュール６８は、シリコン
ウェーハを搭載するサセプターと、前記サセプターを覆
うようにその上部に設けられた上下移動が可能なアニー
リング用チャンバと、前記アニーリング用チャンバ内の
上段部に設けられてシリコンウェーハをアニーリングす
るヒータとで構成されている。また、前記サセプターが
設けられた回転プレートにアニーリング用チャンバを密
着するために前記アニーリング用チャンバの端部にガイ
ドリングが設けられている。前記ヒータは、図２に示さ
れたように、シリコンウェーハを均一に加熱するために
前記シリコンウェーハと同一の形状の円形が同心円状に
繰り返して配置された形で設けられる。
【００３７】前記ローディング／アンローディング及び
後処理モジュール６４は、工程を行うウェーハをローデ
ィングまたはアンローディングしたり、或いは後処理す
るためのチャンバの形で構成されている。
【００３８】後述するように、プラズマ状態の水素ガス
及びフッ素系ガスを混合したガスを用いて乾式洗浄する
方法によれば、ダウンフロー工程中にシリコンウェーハ
の表面に形成された自然酸化膜と前記混合ガスとの化学
的な結合により（ＮＦ4）2ＳｉＦ6形態の反応層が形成
され、これは、後続して同一のチャンバ内でインサイチ
ュで行われるアニーリング工程により気化されて除去さ
れる。
【００３９】図１及び図２の洗浄装置を用いる場合に
は、真空チャンバの下段部でダウンフロー工程を行った
後、真空チャンバの上段部にサセプターを移動させてア
ニーリング工程を行うが、この場合、真空チャンバ内の
温度が不安定になったり、毎工程時にシリコンウェーハ
の温度を同一に調節し難くなったり、或いは真空チャン
バ内にパーチクルが生じたりする恐れがある。
【００４０】図３及び図４の洗浄装置は、このような問
題を解決するためのものであって、ダウンフロー工程及
びアニーリング工程を相異なるモジュールで行うことに
より、一つの工程により他の工程が影響されることを最
小化するために一つの真空チャンバ内にダウンフローモ
ジュール６６及びアニーリングモジュール６８を別設し
たものである。また、この場合には、ダウンフロー工程
及びアニーリング工程を同一のチャンバ内で連続的に繰
り返して行うことができるので、１回の洗浄工程だけで
酸化膜の全体を除去しきれない場合に有用な装置であ
る。
【００４１】＜本発明の実施形態を適用できるクラスタ
ー化設備＞本発明の実施形態を適用するために、前述し
た乾式洗浄装置及び半球形粒子膜または誘電膜形成装置
をクラスター化させた。より具体的には、前述した本発
明の乾式洗浄工程を行える洗浄用チャンバモジュール
と、半球形粒子膜を形成するための蒸着用チャンバモジ
ュールとの間に不活性雰囲気に維持され、かつ一定の真
空が維持される移転チャンバモジュールを設ける。
【００４２】前記移転チャンバモジュールは、洗浄用チ
ャンバモジュールにおいて、本発明の乾式洗浄を行った
半導体基板を真空が維持された状態で後続する蒸着工程
を行うための蒸着用チャンバモジュールに移送する役目
をするものであって、前洗浄が完了した半導体基板上に
有機汚染物、パーチクルなどの汚染物が再吸着された
り、或いは洗浄された表面に自然酸化膜が再形成される
ことを防止できる。
【００４３】＜半導体キャパシタの製造方法＞図５は、
本発明の実施形態による半導体キャパシタの製造過程を
示した工程手順図であり、図６ないし図１０はその工程
断面図である。
【００４４】図５ないし図１０を参照すると、半導体基
板１２０上に層間絶縁膜１２２を形成した後、エッチン
グマスクとしてコンタクトホールを限定するフォトレジ
ストパターンをフォトリソグラフィ技術を用いて形成す
る。前記層間絶縁膜１２２は酸化膜または窒化膜である
か、或いはこれらの多層膜である。
【００４５】前記フォトレジストパターン（図６の１２
４）を用いて層間絶縁膜１２２をエッチングすると、半
導体基板１２０の表面を露出させるコンタクトホールが
形成される。前記層間絶縁膜１２２内には図示されない
下部構造、例えば、ゲート電極などが形成でき、このと
き、層間絶縁膜１２２内に形成されたコンタクトホール
は直接的に半導体基板１２０を露出できるが、半導体基
板の活性領域と接続された下部構造の導電性パッド層の
表面を露出することもできる。
【００４６】次に、コンタクトホールの形成された層間
絶縁膜１２２の全面に半導体キャパシタのストレージ電
極形成物質１２４、例えば、不純物のドーピングまたは
アンドーピングされた非晶質シリコンを蒸着する（Ｓ１
０段階）。前記ストレージ電極形成物質１２４はその露
出された表面に後続工程により半球形粒子膜が形成され
る物質で形成する。
【００４７】次に、前記ストレージ電極形成物質１２４
上にフォトレジスト層１２６を形成させた後、図７に示
すように、通常の写真エッチング工程を行ってストレー
ジ電極パターン１２４ａを形成させる（Ｓ２０段階）。
前記ストレージ電極パターン１２４ａは円筒状、スタッ
ク状、ピン状など、各種の形態に構成できるのはもちろ
んである。前記フォトレジスト層１２６を形成する前
に、ＳｉＯＮなどの反射防止膜をさらに形成でき、スト
レージ電極パターン１２４ａを形成した後に残留するフ
ォトレジスト層を除去する。
【００４８】次に、ストレージ電極パターン１２４ａを
形成する過程で前記層間絶縁膜１２２及びストレージ電
極パターン１２４ａの露出面に残留する汚染物を除去す
るための第１湿式洗浄を行う（Ｓ３０段階）。
【００４９】洗浄液としては、ＲＣＡ社が開発した標準
洗浄液（ＳＣ−１）またはオゾン水を用いる。標準洗浄
液は、パーチクルの除去や有機性汚染物の除去に有用な
洗浄液であって、アンモニア（ＮＨ4ＯＨ）、過酸化水
素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）が一定の割合で混合され
たものであり、オゾン水は、残留するフォトレジストの
除去、金属汚染物の除去、有機物の除去に有用な洗浄液
である。特に、オゾン水は、ストレージ電極露出面上の
有機物及びパーチクルを酸化できるため、後続する乾式
洗浄工程時にこれらの酸化物が容易に除去できるという
点で有用な洗浄液となる。使用されるオゾン水の濃度は
１〜１００ＰＰＭであり、オゾン水の使用温度は約０〜
３０℃である。また、本実施形態でのように、ストレー
ジ電極パターン１２４ａの表面洗浄のためには約１ない
し２０分の間に洗浄を行うと、十分な洗浄効果が得られ
る。
【００５０】次に、前記ストレージ電極パターン１２４
ａの露出面上に半球形粒子（ＨＳＧ）膜を形成する前に
ＨＳＧ膜の形成前洗浄を行う（Ｓ４０段階）。前記前洗
浄工程は、ストレージ電極パターン１２４ａの表面に自
然に形成された自然酸化膜や表面汚染物を下部のストレ
ージ電極パターン１２４ａの損傷なしに効率良く除去す
ることであって、従来のように希釈されたフッ化水素
（ＨＦ）洗浄液を用いた湿式洗浄方法ではないガスを用
いた前述の乾式洗浄装置を用いて行われる。
【００５１】前記洗浄工程についてより具体的に説明す
ると、その表面に自然酸化膜などが形成されているスト
レージ電極パターン１２４ａの表面にプラズマ状態の水
素ガス及びフッ素系ガスを供給して前記酸化膜と供給さ
れた反応ガスとを化学的に反応させて自然酸化膜を（Ｎ
Ｈ4）2ＳｉＦ6などの反応層に変化させた後にアニーリ
ングを施し、前記化学的反応により生成された反応層を
気化させて除去することである。
【００５２】このとき、水素ガスはプラズマ状態で供給
され、フッ素系ガスの場合には自然状態またはプラズマ
状態で使用可能である。すなわち、水素ガス及びフッ素
系ガスを所定の割合で混合した混合ガスをプラズマ状態
にした後でシリコンウェーハに供給する方法、及び水素
ガスはプラズマ状態で供給しつつ、フッ素系ガスは自然
状態でシリコンウェーハに供給する方法がいずれも可能
である。このとき、前記フッ素系ガスとしては、例えば
３フッ化窒素（ＮＦ3）、６フッ化硫黄（ＳＦ6）、３フ
ッ化塩素（ＣｌＦ3）などのものを用いる。
【００５３】前記アニーリングはランプやレーザなどの
ヒータを用いて行う。このとき、半導体基板の表面に形
成されている副産物、すなわち、反応層を気化させるの
がアニーリングの目的であるため、ヒータは半導体基板
の上部に設けられることがより効果的である。
【００５４】半導体基板にプラズマ状態の水素ガス及び
フッ素系ガス（例えば、水素プラズマガスに対する３フ
ッ化窒素（ＮＦ3）ガスの混合比を０．１〜１００に設
定）を供給すると、前記供給ガスは酸化膜、すなわち、
二酸化シリコン（ＳｉＯ2）と化学的な反応をし、前記
供給ガスと酸化膜とが結合される所に供給ガス及び酸化
膜が結合した形の（ＮＨ4）2ＳｉＦ6などの副産物、す
なわち、反応層を形成することになる。このような反応
層がある程度形成された後には、前記反応層が化学的な
反応に対する障壁層の役目をし、これにより、供給ガス
と酸化膜との間の化学的な反応は止まる。供給ガスと酸
化膜との間の化学的な反応が止まった状態でアニーリン
グを行うと、反応層は気化されて外部に排出され、前記
反応層が存在していた所の酸化膜は除去された状態とな
る。前記自然酸化膜や表面酸化物などの汚染物が除去さ
れた後露出面には水素原子が結合されたパッシベーショ
ン層が形成されて表面が再酸化されるのをある程度防止
する。
【００５５】前記ガスが供給されて反応層を形成するダ
ウンフロー段階及びアニーリング段階は、除去されるべ
き酸化膜が自然酸化膜ほどの薄い厚さである場合には、
一般に１回の工程だけでもその除去が容易であるが、除
去されるべき酸化膜の厚さによって１回以上前記段階を
繰り返し行うこともできる。
【００５６】一方、前記ＨＳＧ膜の形成前洗浄（Ｓ４０
段階）では供給ガスと酸化膜との化学的な反応段階（す
なわち、ガス供給がなされるダウンフロー段階）及びア
ニーリング段階を一つのチャンバ内で連続的に行う。例
えば、図１の洗浄装置を用いる場合、前記化学的な反応
段階は真空チャンバ１０の下段部で行い、前記アニーリ
ング段階はヒータ５４が設けられた真空チャンバ１０の
上段部で行い、図３の洗浄装置を用いる場合には前記化
学的な反応段階及びアニーリング段階を一つの真空チャ
ンバ６０内に設けられた多数の工程モジュールで連続的
に行う。すなわち、前記化学的な反応段階はチャンバ内
のダウンフローモジュール６６で行い、前記アニーリン
グ段階はチャンバ内のアニーリングモジュール６８で行
う。
【００５７】図１及び図３の洗浄装置を用いて、本発明
のＨＳＧ膜形成前洗浄（Ｓ４０段階）について具体的に
説明する。
【００５８】１）図１及び図２の洗浄装置を用いた洗浄
方法 図１及び図２を参照すると、真空チャンバ１０の下段部
に設けられ上下移動が可能なサセプター１２が前記真空
チャンバ１０の下段部に位置した状態で、前記サセプタ
ー１２上にストレージ電極パターン１２４ａの形成され
たシリコンウェーハ１４を搭載する。真空チャンバ１０
の内部が真空状態になるように、スイッチング弁２８及
び真空ポンプ３０を用いて排気口２４及び第４パイプ２
６を通じて真空チャンバ１０の内部に存在するガスなど
の空気を外部に排出する。前記サセプター１２の内部に
装着された冷却ライン１６ａを通じて冷却水または冷却
ガスを供給することによりサセプター１２の温度を調整
し、その上側に搭載されたシリコンウェーハ１４の温度
を調整する。
【００５９】プラズマ状態の水素ガス及びフッ素を含む
ガスを真空チャンバ１０の内部に供給して（すなわち、
ダウンフロー工程）前記シリコンウェーハ１４の表面に
形成された自然酸化膜と化学的に反応させる。反応層の
生成により前記化学的な反応がこれ以上行われないと
き、前記サセプター１２を上下移動シャフト２０及びモ
ータ２２を用いて真空チャンバ１０の上段部に移動させ
る。真空チャンバの上段部に設けられたヒータ５４を動
作させて前記サセプター１２上に搭載されたシリコンウ
ェーハ１４をアニーリングすることにより、前記反応層
を気化させる。前記シリコンウェーハ１４から気化され
た副産物を排気口２４及び第４パイプ２６を通じて外部
に排出させる。真空チャンバ１０の上段部に位置してい
る前記サセプター１２を上下移動シャフト２０及びモー
タ２２を用いて真空チャンバ１０の下段部に移動させ
る。
【００６０】前記プラズマ状態の水素ガス及びフッ素を
含むガスを真空チャンバ１０の内部に供給する工程は、
水素ガス及びフッ素を含むガスを所定の割合で混合した
混合ガスをプラズマ状態にした後で真空チャンバ１０の
内部に供給したり、水素ガスはプラズマ状態で真空チャ
ンバ１０に供給してフッ素を含むガスは自然状態で真空
チャンバ１０に供給したりする工程である。このとき、
自然酸化膜の除去の効果を高めるために、必要に応じ
て、アルゴン（Ａｒ）ガス及び窒素（Ｎ2）ガスも一緒
にプラズマ状態で供給することもできる。
【００６１】前記フッ素を含むガスは３フッ化窒素（Ｎ
Ｆ3）、６フッ化硫黄（ＳＦ6）または３フッ化塩素（Ｃ
ｌＦ3）などであり、水素ガスに対するフッ素を含むガ
ス（例えば、ＮＦ3）の混合比は０．１〜１００で適宜
に選択できる。また、サセプター１２内には工程の再現
性を高めるために、シリコンウェーハ１４の温度を容易
に制御可能に冷却ライン１６ａが設けられており、この
ような冷却ライン１６ａ及びこれと関連した諸般の装置
（第１パイプ１６、冷却ガス供給装置１８及び温度調節
器）（図示せず）などによりシリコンウェーハ１４の温
度を均一に、好ましくは、−２５℃ないし＋５０℃の範
囲内で調節可能にした。また、ダウンフロー工程時に真
空チャンバ１０内の圧力はスマート弁（図示せず）によ
り自動で調節されるようになっており、ダウンフロー中
に真空チャンバ１０の内部は前記スマート弁により１．
３３３２２〜１３３３．２２Ｐａ（０．１Ｔｏｒｒ〜１
０Ｔｏｒｒ）に維持される。前記ダウンフロー工程は自
然酸化膜の厚さによって異なるが、約２０ないし６００
秒の間に行って完全に除去できる。
【００６２】一方、前記アニーリング工程は、好ましく
は、１００ないし５００℃の温度で２０ないし６００秒
の間に行われ、この工程中に自然酸化膜と反応ガスとの
化学な反応により形成された反応層は気化される。一
方、前記アニーリング工程は前記ダウンフロー工程と共
に同一のチャンバ内で行われるのが好ましいが、必ずし
もこれに限定されることはなく、別途のアニーリングチ
ャンバで行われることもできる。
【００６３】２）図３及び図４の洗浄装置を用いた洗浄
方法 図３及び図４を参照すると、真空チャンバ６０の回転プ
レートに設けられたローディング／アンローディング及
び後処理モジュール６４のサセプター９０上にストレー
ジ電極パターン１２４ａが形成されているシリコンウェ
ーハ９２を搭載する。回転プレートの中央に設けられた
回転モータ６２を駆動して前記サセプター９０をダウン
フローモジュール６６のダウンフロー用チャンバ９４の
下部に移動させる。前記ダウンフロー用チャンバ９４を
下部に移動させた後でガイドリング９６を用いて回転プ
レートと密着させることにより、前記ダウンフローモジ
ュール６６の内部を完全に密閉させる。プラズマ状態の
水素ガス及びフッ素を含むガスフッ素系ガスをダウンフ
ロー用チャンバ９４の内部に供給してシリコンウェーハ
９２の表面の自然酸化膜と化学的に反応させて反応層を
形成する。
【００６４】ダウンフロー用チャンバ９４を上部に移動
させ、前記回転モータ６２を用いて前記サセプター９０
をアニーリングモジュール６８のアニーリング用チャン
バの下部に移動させる。同様に、前記アニーリング用チ
ャンバを下部に移動させた後ガイドリングを用いて回転
プレートと密着させることにより、アニーリングモジュ
ールの内部を完全に密閉させる。アニーリング用チャン
バ内の上段部に設けられたヒータを用いてシリコンウェ
ーハをアニーリングさせることにより、シリコンウェー
ハの表面に形成されている前記反応層を気化させる。前
記シリコンウェーハから気化された反応層、すなわち、
副産物を排気させる。
【００６５】アニーリング用チャンバを上部に移動させ
て前記回転プレートと脱着させた後、前記サセプターを
ローディング／アンローディング及び後処理モジュール
６４のローディング／アンローディング及び後処理用チ
ャンバ（図示せず）の下部に移動させる。前記ローディ
ング／アンローディング及び後処理用チャンバを下部に
移動させた後ガイドリングを用いて回転プレートと密着
させることにより、前記ローディング／アンローディン
グ及び後処理用モジュールの内部を完全に密閉させる。
前記シリコンウェーハの表面を処理することが必要な場
合、水素ガスで後処理することにより、その表面に水素
保護膜を形成する。シリコンウェーハをアンローディン
グする。
【００６６】次に、図５及び図８を参照すると、ＨＳＧ
膜形成前洗浄が完了したストレージ電極パターン１２４
ａの露出面上に半球形粒子膜１２８を形成させる（Ｓ５
０段階）。半球形粒子膜１２８の形成工程はストレージ
電極パターン１２４ａの露出面に半球形粒子の核となる
シード粒子を供給し、非晶質と結晶質との間に該当する
シリコンの転移温度で加熱してストレージ電極パターン
１２４ａの表面に半球形粒子膜１２８を形成する過程で
あって、現在、キャパシタのストレージ電極の表面積を
広げる技術として使用されている。
【００６７】一方、本実施形態を適用するためにクラス
ター化された設備において、前述したように、前記ＨＳ
Ｇ膜形成前洗浄（Ｓ４０段階）及び前記ＨＳＧ膜形成
（Ｓ５０）段階は一定の真空状態に維持される移転チャ
ンバモジュールを挟んで設けられた洗浄用チャンバモジ
ュール及び蒸着用チャンバモジュールで各々行われるこ
とが好ましい。したがって、ＨＳＧ膜形成前洗浄後に洗
浄されたストレージ電極パターン１２４ａの露出面に自
然酸化膜が再成長されたり、汚染物が再蒸着されること
を防止できる。
【００６８】次に、半球形粒子膜１２８を形成する過程
において、前記層間絶縁膜１２２及び半球形粒子膜１２
８の露出面に残留する汚染物を除去するための第２湿式
洗浄を行う（Ｓ６０段階）。前記第２湿式洗浄は、前述
した第１湿式洗浄段階（Ｓ３０）段階と基本的に同様の
過程で行われ、洗浄液の入れられた洗浄槽内に半導体基
板をディッピングさせるか、或いはスプレー方式で行
う。洗浄液としては、標準洗浄液（ＳＣ−１）またはオ
ゾン水を用いる。特に、オゾン水は、残留するフォトレ
ジストの除去、金属汚染物の除去、有機物の除去に有用
な洗浄液であって、半球形粒子膜１２８の露出面上の有
機物及びパーチクルを酸化させて後続する乾式洗浄工程
と結合して有用な洗浄液となる。第１湿式洗浄段階での
ように、使用されるオゾン水の濃度は１〜１００ＰＰＭ
であり、オゾン水の使用温度は０〜３０℃である。半球
形粒子膜１２８の表面の洗浄のためには、約１ないし２
０分程度の間に洗浄を行えば、十分な洗浄効果が得られ
る。
【００６９】次に、図９に示すように、前記半球形粒子
膜１２８の露出面上にキャパシタの誘電膜１３０、例え
ば、ＯＮＯ膜、ＴａＯ膜などを形成する前に誘電膜形成
前洗浄を行う（Ｓ７０段階）。前記前洗浄工程は半球形
粒子膜１２８の表面に自然的に形成された自然酸化膜や
表面汚染物を下部の半球形粒子膜１２８の損傷なしに効
率良く除去することであって、従来のように希釈された
フッ化水素（ＨＦ）洗浄液を用いた湿式洗浄方法ではな
いプラズマガスにより乾式洗浄方法で行われる。前記誘
電膜形成前洗浄（Ｓ７０）段階は、基本的に、前述した
ＨＳＧ膜形成前洗浄（Ｓ４０段階）と同様の方式により
行われ、その詳細な説明は省略する。
【００７０】次に、図１０に示すように、洗浄された半
球形粒子膜１２８の表面にＯＮＯ膜またはＴａＯ膜など
のキャパシタ誘電膜１３０を通常の蒸着方法により形成
させ（Ｓ８０段階）、続いて前記半導体基板の全面に導
電物質を蒸着させた後パターニングしてプレート電極１
３２を形成させる（Ｓ９０段階）。
【００７１】一方、本実施形態を適用するためにクラス
ター化された設備において、前述したように、前記誘電
膜形成前洗浄（Ｓ７０段階）及び前記誘電膜形成（Ｓ８
０段階）は一定の真空状態に維持される移転チャンバモ
ジュールを挟んで設けられた洗浄用チャンバモジュール
及び蒸着用チャンバモジュールで各々行われることが好
ましい。また、前記クラスター化された設備にはプレー
ト電極１３２の形成のための別途の蒸着用チャンバモジ
ュールがさらに設けられる場合もある。したがって、誘
電膜形成前洗浄工程により洗浄された半球形粒子膜１２
８または誘電膜１３０の露出面に自然酸化膜が再成長さ
れたり、或いは汚染物が再蒸着されることを防止でき
る。
【００７２】図１１及び図１２は、本発明の一実施形態
により製造された半導体キャパシタの漏れ電流特性及び
キャパシタンスを従来の技術と比較した結果を示したグ
ラフである。図１１において、水平軸は電圧Ｖを表わ
し、垂直軸は漏れ電流Ｉを表わす。また、図１２におい
て、水平軸はキャパシタに１．５Ｖの電圧を印加した時
のキャパシタンスｐＦを表わし、垂直軸は測定位置と関
わる分布（％）を表わす。
【００７３】図１１及び図１２において比較される従来
の技術による半導体キャパシタは、図５に示したＨＳＧ
膜形成前洗浄段階（Ｓ４０段階）及び誘電膜形成前洗浄
段階（Ｓ７０段階）を２００：１の希釈ＨＦ（ＤＨＦ）
液を用いて９０秒間湿式前洗浄を行ったものであり、本
発明は同一段階でＮＦ3：Ｈ2：Ｎ2＝９０：１０：４０
０ｓｃｃｍのガスを供給しつつ、３分間乾式前洗浄を行
ったものである。図１１のグラフから明らかなように、
従来の技術により製造されたキャパシタ及び本発明によ
り製造された半導体キャパシタ間の漏れ電流はほとんど
区別できない程度であることが分かる。したがって、本
発明によりＨＳＧ膜を形成する前及びＨＳＧ膜を形成し
た後誘電膜を形成する前に乾式前洗浄工程を行っても、
漏れ電流特性が悪化しないことが分かる。
【００７４】これに対し、図１２から、本発明によるキ
ャパシタの場合キャパシタンスが従来の技術に比べて極
めて向上されたことが分かる。
【００７５】以上述べたように、本発明によれば、各洗
浄工程で化学的な反応段階及びアニーリング段階を１回
以上繰り返し行う場合、工程進行にかかる時間を短縮で
きると共に、各段階別の工程を行うためにシリコンウェ
ーハを一つのチャンバから他のチャンバへと移動させる
ときに生じうる２次的な自然酸化膜の生成及び粒子汚染
などを防止できる。一方、本発明では、洗浄工程及び後
続する各金属膜蒸着工程が別々のチャンバで行われるた
め、洗浄用チャンバモジュール及び蒸着用チャンバモジ
ュールをクラスター化した装備を用い、大気中に洗浄さ
れた半球形粒子などの表面が露出されて再酸化されるこ
とを防止できる。
【００７６】従来のフッ化水素洗浄液を用いた湿式洗浄
法と本発明の実施形態による乾式洗浄法との違いを調べ
てみると、下記の通りである。
【００７７】１）反応に使用する反応種の状態が異な
る。すなわち、既存の場合にはフッ化水素を液体状態で
用いたが、本発明の場合には水素ガス及びフッ素を含む
フッ素系ガスをプラズマ状態で用いる。したがって、ガ
ス状態の反応種を用いる本発明の場合、既存の湿式洗浄
法に比べてコストの節減が可能である。
【００７８】２）本発明の場合、各工程段階を一つのチ
ャンバ内で連続的に行うので工程の集積度を高めること
ができる。したがって、全体の工程にかかる時間を節減
できるだけでなく、移動中に生じうる各種の工程変数の
制御が容易であり、設備の大きさの面からも、既存の湿
式洗浄法より小さいという長所がある。
【００７９】３）本発明の実施形態の場合、プラズマ状
態のガスを用いるので反応前後の周囲環境を制御し易
く、前後工程において最適の表面状態に制御できる。
【００８０】４）本発明の実施形態によれば、供給ガス
の注入エネルギーで酸化膜を構成する粒子の結合を破壊
する方法により酸化膜を除去していた従来の乾式洗浄法
とは異なって、供給ガスと酸化膜との化学的な反応を誘
導した後この反応からの反応物を気化させて除去する方
法を用いるので、供給ガスのエネルギーにより酸化膜の
下部膜質の損傷が最小化されるという長所がある。
【００８１】本発明によれば、半導体キャパシタのスト
レージ電極の表面に残存する汚染物や自然酸化膜を化学
的に反応させた後、アニーリング工程を行いその反応生
成物を気化させて除去するため、後続する半球形粒子膜
の成長条件を最適化できる。また、半球形粒子膜を形成
した後にも表面に残存する汚染物や自然酸化膜をプラズ
マ状態の水素ガス及びフッ素系ガスを供給して化学的に
反応させた後、アニーリング工程を行いその反応生成物
を気化させて除去するため、半球形粒子膜のエッチング
を最小化できる。さらに、洗浄工程及び後続する半球形
粒子膜形成工程または誘電膜形成工程をクラスター化し
た設備内で行うことにより、洗浄された表面の再汚染を
効率良く防止して信頼性ある半導体素子を製造できる。
【００８２】
【発明の効果】以上説明したように、本発明によれば、
ストレージ電極の表面に形成される半球形粒子膜の成長
条件を最適化し、また、半球形粒子膜のエッチング及び
損傷を最小化することのできる洗浄工程を含む半導体素
子の製造方法が提供される。
【００８３】また、本発明によれば、洗浄工程と、半球
形粒子膜または誘電膜形成工程をクラスター化した装備
内で施して再汚染などを防止することができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態による半導体キャパシタ
の製造方法を実現するための半導体製造装置を示した概
略図である。
【図２】 図１の半導体製造装置の真空チャンバの上段
部を示した平面図である。
【図３】 本発明の一実施形態による半導体キャパシタ
の製造方法を実現するための他の半導体製造装置を示し
た概略的な平面図である。
【図４】 図３のダウンフローモジュールの構成を示し
た概略図である。
【図５】 本発明の一実施形態による半導体キャパシタ
の製造方法を示した工程手順図である。
【図６】 図５の工程手順図による半導体キャパシタの
工程断面図である。
【図７】 図６に続く半導体キャパシタの工程断面図で
ある。
【図８】 図７に続く半導体キャパシタの工程断面図で
ある。
【図９】 図８に続く半導体キャパシタの工程断面図で
ある。
【図１０】 図９に続く半導体キャパシタの工程断面図
である。
【図１１】 本発明の一実施形態に従い製造された半導
体キャパシタの漏れ電流特性を従来の技術と比較したグ
ラフである。
【図１２】 本発明の一実施形態に従い製造された半導
体キャパシタのキャパシタンス特性を従来の技術と比較
したグラフである。
【符号の説明】
１０、６０…真空チャンバ １２…サセプター １４…シリコンウェーハ １６…第１パイプ １６ａ…冷却ライン １８…冷却ガス供給装置 ２０…上下移動シャフト ２２…モータ ２４…排気口 ２６…第４パイプ ２８…スイッチング弁 ３０…真空ポンプ ３２…第２パイプ ３４…第３パイプ ３６、３８、４６、１０６…スイッチング弁 ４０、４８、１０４…マスフローコントロール ４４、１０８…マイクロウェーブガイド ４４…リモート型プラズマ発生装置 ５０…ガス拡散器 ５０…予備チャンバ ５２…多孔板 ５４…ヒータ ６２…回転モータ ６４…後処理モジュール ６６…ダウンフローモジュール ６８…アニーリングモジュール ９０…サセプター ９２…シリコンウェーハ ９４…ダウンフロー用チャンバ ９６…ガイドリング ９８…ガス供給パイプ １００…ガス供給ライン １０２…多孔板 １２０…半導体基板 １２２…層間絶縁膜 １２４ａ…ストレージ電極パターン １２４…ストレージ電極形成物質 １２６…フォトレジスト層 １２８…半球形粒子膜 １３０…キャパシタ誘電膜 １３２…プレート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 (72)発明者 權 永 愍 大韓民国京畿道水原市勧善区金谷洞530番 地 エルジービリジ201棟401号 (72)発明者 河 商 ▲録▼ 大韓民国ソウル特別市江南区新沙洞565− 19番地 韓州ビル５階

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の特定の物質層上にポリシ
    リコン膜を形成する段階と、 前記ポリシリコン膜をエッチングして少なくとも一部が
    露出されるポリシリコンパターンを形成する段階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
    記ポリシリコンパターンの露出面を乾式洗浄する段階
    と、 前記ポリシリコンパターンの露出面上に半球形粒子膜を
    形成する段階とを備えてなることを特徴とする半球形粒
    子膜を備えた半導体素子の製造方法。
  2. 【請求項２】 前記ポリシリコンパターンを形成した後
    でポリシリコンパターンの露出面を乾式洗浄する前に、
    前記ポリシリコンパターンの露出面上の汚染物を湿式洗
    浄する段階をさらに備えることを特徴とする請求項１に
    記載の半球形粒子膜を備えた半導体素子の製造方法。
  3. 【請求項３】 前記半球形粒子膜を形成した後、プラズ
    マ状態の水素ガス及びフッ素系ガスを供給して前記半球
    形粒子膜の表面を乾式洗浄する段階をさらに備えること
    を特徴とする請求項１または２に記載の半球形粒子膜を
    備えた半導体素子の製造方法。
  4. 【請求項４】 前記半球形粒子膜を形成した後で半球形
    粒子膜の表面を乾式洗浄する前に、前記半球形粒子膜の
    表面の汚染物を湿式洗浄する段階をさらに備えることを
    特徴とする請求項３に記載の半球形粒子膜を備えた半導
    体素子の製造方法。
  5. 【請求項５】 前記乾式洗浄段階は、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
    記ポリシリコンパターンの露出された表面に形成された
    酸化膜と化学的に反応させて反応層を形成する段階と、 前記反応層を気化させて除去可能にアニーリングする段
    階とを備えることを特徴とする請求項１に記載の半球形
    粒子膜を備えた半導体素子の製造方法。
  6. 【請求項６】 前記乾式洗浄段階において、前記反応層
    の形成段階及びアニーリング段階を一つのチャンバ内で
    連続的に行うことを特徴とする請求項５に記載の半球形
    粒子膜を備えた半導体素子の製造方法。
  7. 【請求項７】 前記チャンバ内には、ガスをプラズマ化
    した後に供給するダウンフローモジュールと、加熱手段
    を備えたアニーリングモジュールとを備え、 前記乾式洗浄段階において反応層の形成段階は前記ダウ
    ンフローモジュールで行い、前記アニーリング段階は前
    記アニーリングモジュールで行うことを特徴とする請求
    項６に記載の半球形粒子膜を備えた半導体素子の製造方
    法。
  8. 【請求項８】 前記半導体基板に対する前記乾式洗浄段
    階が洗浄チャンバモジュール内で行わった後、不活性雰
    囲気が維持される移転チャンバモジュールを経て半球形
    粒子膜の形成のためのチャンバモジュール内で前記半球
    形粒子膜を形成することを特徴とする請求項１に記載の
    半球形粒子膜を備えた半導体素子の製造方法。
  9. 【請求項９】 前記湿式洗浄段階は、オゾン水または標
    準洗浄液（ＳＣ−１）を用いて行うことを特徴とする請
    求項１または４に記載の半球形粒子膜を備えた半導体素
    子の製造方法。
  10. 【請求項１０】 前記オゾン水を用いた湿式洗浄段階に
    おいて、オゾン水の濃度は１〜１００ＰＰＭであり、オ
    ゾン水の温度は０〜３０℃であることを特徴とする請求
    項９に記載の半球形粒子膜を備えた半導体素子の製造方
    法。
  11. 【請求項１１】 前記乾式洗浄段階において、水素ガス
    及びフッ素系ガスを所定比で混合した混合ガスをプラズ
    マ状態にした後に供給することを特徴とする請求項１に
    記載の半球形粒子膜を備えた半導体素子の製造方法。
  12. 【請求項１２】 前記乾式洗浄段階において、水素ガス
    はプラズマ状態で、フッ素系ガスはガス状態で供給する
    ことを特徴とする請求項１に記載の半球形粒子膜を備え
    た半導体素子の製造方法。
  13. 【請求項１３】 前記フッ素系ガスは３フッ化窒素（Ｎ
    Ｆ3）、６フッ化硫黄（ＳＦ6）及び３フッ化塩素（Ｃｌ
    Ｆ3）から選択された少なくともいずれか一つのフッ素
    を含むガスであることを特徴とする請求項１に記載の半
    球形粒子膜を備えた半導体素子の製造方法。
  14. 【請求項１４】 前記水素ガス及びフッ素系ガスを所定
    比で混合した混合ガスを窒素（Ｎ2）及びアルゴン（Ａ
    ｒ）ガスを共にプラズマ状態に供給することを特徴とす
    る請求項１に記載の半球形粒子膜を備えた半導体素子の
    製造方法。
  15. 【請求項１５】 前記乾式洗浄段階において、前記反応
    層を形成する段階は１．３３３２２〜１３３３．２２Ｐ
    ａの圧力及び−２５〜５０℃の温度下で行い、前記アニ
    ーリング段階は１００〜５００℃の温度下で行うことを
    特徴とする請求項５に記載の半球形粒子膜を備えた半導
    体素子の製造方法。
  16. 【請求項１６】 半導体基板と連通されるコンタクトホ
    ールが形成された層間絶縁膜上にポリシリコン膜を形成
    する段階と、 前記ポリシリコン膜をエッチングして半導体キャパシタ
    のストレージ電極パターンを形成する段階と、 前記ストレージ電極パターンの露出面上の汚染物を第１
    次湿式洗浄する段階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
    記ストレージ電極パターンの露出面を第１次乾式洗浄す
    る段階と、 前記ストレージ電極パターンの露出面上に半球形粒子膜
    を形成する段階と、 前記半球形粒子膜の露出面上の汚染物を第２次湿式洗浄
    する段階と、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
    記半球形粒子膜の露出面を第２次乾式洗浄する段階と、 前記洗浄された半球形粒子膜の表面上に誘電膜を形成す
    る段階とを備えてなることを特徴とする半球形粒子膜を
    備えた半導体素子の製造方法。
  17. 【請求項１７】 前記第１次及び第２次乾式洗浄段階
    は、 プラズマ状態の水素ガス及びフッ素系ガスを供給して前
    記ポリシリコンパターンの露出された表面に形成された
    酸化膜と化学的に反応させて反応層を形成する段階と、 前記反応層を気化させて除去可能にアニーリングする段
    階とを備えることを特徴とする請求項１６に記載の半球
    形粒子膜を備えた半導体素子の製造方法。
  18. 【請求項１８】 プラズマ化したガスを供給するダウン
    フローモジュールと、加熱手段を備えたアニーリングモ
    ジュールとを備えたチャンバを用いて、前記乾式洗浄段
    階において反応層の形成段階は前記ダウンフローモジュ
    ールで行い、前記アニーリング段階は前記アニーリング
    モジュールで行うことを特徴とする請求項１７に記載の
    半球形粒子膜を備えた半導体素子の製造方法。
  19. 【請求項１９】 前記半導体基板に対する前記第１次及
    び第２次乾式洗浄段階が各々洗浄チャンバモジュール内
    で行われた後、不活性雰囲気が維持される移転チャンバ
    モジュールを経て各々半球形粒子膜または誘電膜の形成
    のためのチャンバモジュール内で前記半球形粒子膜また
    は誘電膜を形成することを特徴とする請求項１６に記載
    の半球形粒子膜を備えた半導体素子の製造方法。
  20. 【請求項２０】 前記第１次及び第２次湿式洗浄段階
    は、オゾン水または標準洗浄液（ＳＣ−１）を用いて行
    うことを特徴とする請求項１６に記載の半球形粒子膜を
    備えた半導体素子の製造方法。
  21. 【請求項２１】 前記オゾン水を用いた湿式洗浄段階に
    おいて、オゾン水の濃度は１〜１００ＰＰＭであり、オ
    ゾン水の温度は０〜３０℃であることを特徴とする請求
    項２０に記載の半球形粒子膜を備えた半導体素子の製造
    方法。
  22. 【請求項２２】 前記第１次及び第２次乾式洗浄段階に
    おいて、前記反応層を形成する段階は１．３３３２２〜
    １３３３．２２Ｐａの圧力及び−２５〜５０℃の温度下
    で行い、前記アニーリング段階は１００〜５００℃の温
    度下で行うことを特徴とする請求項１６に記載の半球形
    粒子膜を備えた半導体素子の製造方法。
JP2001027957A 2000-03-07 2001-02-05 半球形粒子膜を備えた半導体素子の製造方法 Pending JP2001267536A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000011236A KR100360399B1 (ko) 2000-03-07 2000-03-07 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR00P11236 2000-03-07

Publications (1)

Publication Number Publication Date
JP2001267536A true JP2001267536A (ja) 2001-09-28

Family

ID=19652803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001027957A Pending JP2001267536A (ja) 2000-03-07 2001-02-05 半球形粒子膜を備えた半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6537876B2 (ja)
JP (1) JP2001267536A (ja)
KR (1) KR100360399B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504677A (ja) * 2003-09-05 2007-03-01 マイクロン テクノロジー， インク． コンデンサ構造体、でこぼこ状珪素含有面、及びでこぼこ状珪素含有面形成方法
JP2008235857A (ja) * 2006-12-07 2008-10-02 Applied Materials Inc 薄膜プロセスの方法
JP2013110418A (ja) * 2012-11-30 2013-06-06 Renesas Electronics Corp 半導体装置の製造方法
US20150323252A1 (en) * 2012-12-18 2015-11-12 Postech Academy-Industry Foundation Method for removing liquid membrane using high-speed particle beam
JP2016039355A (ja) * 2014-08-06 2016-03-22 ピーエスケー・インコーポレーテッド 基板処理装置及び基板処理方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440871B1 (en) * 2000-08-16 2002-08-27 Micron Technology, Inc. Gas assisted method for applying resist stripper and gas-resist stripper combinations
TWI221320B (en) * 2003-05-08 2004-09-21 Toppoly Optoelectronics Corp Process for passivating polysilicon and process for fabricating polysilicon thin film transistor
KR100722999B1 (ko) * 2006-01-13 2007-05-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100744653B1 (ko) * 2006-01-13 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
TWI325613B (en) * 2006-07-20 2010-06-01 Ind Tech Res Inst Memory cell and fabricating method thereof
KR101146118B1 (ko) * 2008-12-09 2012-05-16 주식회사 테스 실리콘 산화막의 건식 식각 방법
CN102437037B (zh) * 2011-09-08 2014-06-04 上海华力微电子有限公司 一种有效减少水痕缺陷的方法
US9269562B2 (en) 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process
US20150187578A1 (en) * 2013-12-26 2015-07-02 Macronix International Co., Ltd. Method of forming silicon layer, and method of manufacturing flash memory
US9299557B2 (en) 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
US9474163B2 (en) 2014-12-30 2016-10-18 Asm Ip Holding B.V. Germanium oxide pre-clean module and process
US10373850B2 (en) 2015-03-11 2019-08-06 Asm Ip Holding B.V. Pre-clean chamber and process with substrate tray for changing substrate temperature

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0149168B1 (ko) * 1989-02-28 1998-12-01 고다까 토시오 막형성 방법 및 막형성장치
EP0463870B1 (en) 1990-06-26 1999-02-24 Fujitsu Limited Method of plasma treating a resist using hydrogen gas
JPH0496226A (ja) * 1990-08-03 1992-03-27 Fujitsu Ltd 半導体装置の製造方法
JPH04336426A (ja) * 1991-05-14 1992-11-24 Fujitsu Ltd 半導体装置の製造方法
JP3084497B2 (ja) 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
KR100263404B1 (ko) * 1994-06-07 2000-11-01 히가시 데쓰로 처리장치,처리방법및처리장치의크리닝방법
US5975098A (en) * 1995-12-21 1999-11-02 Dainippon Screen Mfg. Co., Ltd. Apparatus for and method of cleaning substrate
EP0801421B1 (en) * 1996-03-25 2003-09-17 United Microelectronics Corporation Method for growing hemispherical grain silicon
US6013555A (en) * 1996-08-30 2000-01-11 United Microelectronics Corp. Process for rounding an intersection between an HSG-SI grain and a polysilicon layer
KR19990060901A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법
US6149829A (en) * 1998-03-17 2000-11-21 James W. Mitzel Plasma surface treatment method and resulting device
KR100282709B1 (ko) * 1998-08-28 2001-03-02 윤종용 반구형 실리콘을 이용한 캐패시터의 제조 방법
TW455935B (en) * 1998-09-21 2001-09-21 Mosel Vitelic Inc Manufacture method of hemi-spherical grain structure on surface of semiconductor substrate
KR100328360B1 (ko) * 1999-04-26 2002-03-13 윤종용 반구형 결정립의 제조 방법
US6295998B1 (en) * 1999-05-25 2001-10-02 Infineon Technologies North America Corp. Temperature controlled gassification of deionized water for megasonic cleaning of semiconductor wafers
US6313042B1 (en) * 1999-09-03 2001-11-06 Applied Materials, Inc. Cleaning contact with successive fluorine and hydrogen plasmas

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007504677A (ja) * 2003-09-05 2007-03-01 マイクロン テクノロジー， インク． コンデンサ構造体、でこぼこ状珪素含有面、及びでこぼこ状珪素含有面形成方法
JP2008235857A (ja) * 2006-12-07 2008-10-02 Applied Materials Inc 薄膜プロセスの方法
JP2013110418A (ja) * 2012-11-30 2013-06-06 Renesas Electronics Corp 半導体装置の製造方法
US20150323252A1 (en) * 2012-12-18 2015-11-12 Postech Academy-Industry Foundation Method for removing liquid membrane using high-speed particle beam
US9476642B2 (en) * 2012-12-18 2016-10-25 Postech Academy-Industry Foundation Method for removing liquid membrane using high-speed particle beam
JP2016039355A (ja) * 2014-08-06 2016-03-22 ピーエスケー・インコーポレーテッド 基板処理装置及び基板処理方法

Also Published As

Publication number Publication date
KR100360399B1 (ko) 2002-11-13
US20010021565A1 (en) 2001-09-13
KR20010087489A (ko) 2001-09-21
US6537876B2 (en) 2003-03-25

Similar Documents

Publication Publication Date Title
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
JP4871444B2 (ja) 酸化膜除去法及び酸化膜除去のための半導体製造装置
JP3815937B2 (ja) 半導体装置のコンタクトホール埋め込み方法
US6767834B2 (en) Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module
US8991333B2 (en) Substrate processing method and system
JP2001267536A (ja) 半球形粒子膜を備えた半導体素子の製造方法
JP2007538397A (ja) 基板表面洗浄方法
JP3954833B2 (ja) バッチ式真空処理装置
JP2002289596A (ja) プラズマを利用した表面処理装置及び方法
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
US6410454B1 (en) Method and apparatus for removing contaminants from the surface of a semiconductor wafer
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
TWI398920B (zh) Surface treatment of substrates
KR100573929B1 (ko) 플라즈마를 이용한 표면 세정 장치 및 방법
US20210090896A1 (en) Etching method, damage layer removal method, and storage medium
US20190228989A1 (en) Substrate processing apparatus and substrate processing method
CN113284797B (zh) 半导体存储器的制作方法
JP3639812B2 (ja) エッチング方法およびエッチング装置
JPH0766168A (ja) 半導体製造方法および半導体製造装置
JP4557960B2 (ja) バッチ式真空処理装置
JP2000232077A (ja) 半導体製造装置
KR19990075646A (ko) 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060906

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070515