KR19990075646A - 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비 - Google Patents

전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비 Download PDF

Info

Publication number
KR19990075646A
KR19990075646A KR1019980009969A KR19980009969A KR19990075646A KR 19990075646 A KR19990075646 A KR 19990075646A KR 1019980009969 A KR1019980009969 A KR 1019980009969A KR 19980009969 A KR19980009969 A KR 19980009969A KR 19990075646 A KR19990075646 A KR 19990075646A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
chamber module
cleaning
film
previous
Prior art date
Application number
KR1019980009969A
Other languages
English (en)
Inventor
장규환
송재인
송창용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980009969A priority Critical patent/KR19990075646A/ko
Publication of KR19990075646A publication Critical patent/KR19990075646A/ko

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

전세정(pre-cleaning) 공정을 수반하는 반도체 장치의 커패시터(capacitor) 형성 방법 및 이에 이용되는 챔버 장비를 개시한다. 본 발명은, 스토리지 전극(storage node)이 형성된 반도체 기판 상에 반구형 입자(hemispherical grain)막 또는 유전막 등의 물질막을 형성한다. 물질막을 형성하는 단계 이전에 물질막을 형성하는 단계와 인 시튜(in situ)로 자연 산화막(native oxide layer)을 제거하여 반도체 기판을 전세정한다. 이와 같은 커패시터 형성 방법은, 진공이 형성되어 있으며 반도체 기판을 이송시키는 이전 챔버 모듈(transfer chamber module), 이전 챔버 모듈에 연결되어 있으며 이전 챔버 모듈에서 이송된 상기 반도체 기판 상에 물질막을 형성하는 반응 공정을 수행하는 공정 챔버 모듈(process chamber module) 및 이전 챔버 모듈에 연결되어 있으며 반도체 기판을 반응 공정에 앞서 인 시튜로 전세정하는 세정 챔버 모듈(cleaning chamber module) 등으로 구비된다.

Description

전세정 공정을 수반하는 반도체 장치의 커패시터 형성 방법 및 이에 이용되는 챔버 장비
본 발명은 반도체 장치에 관한 것으로, 특히 전세정 공정(pre-cleaning process)의 수행을 수반하는 커패시터(capacitor) 형성 방법 및 이에 이용되는 챔버 장비(chamber apparatus)에 관한 것이다.
반도체 장치가 고집적화됨에 따라 물질막을 형성하는 공정에 앞서 수행하는 전세정 공정이 중요시되고 있다. 특히, 커패시터를 형성하는 공정에서 스토리지 전극(storage node) 상을 전세정하는 공정은 커패시터 특성이 큰 영향을 미친다.
커패시터를 형성하는 일반적인 공정에서 전세정 공정은 배치(batch)식 세정 방법을 이용하여 수행된다. 즉, 여러 가지 화학 용액을 담은 다수의 세정조를 구비한 웨트 스테이션(wet station)에 25매의 배치(batch)를 한 번에 투입하여 세정을 진행하고 있다. 그리고, 이후에 수행되는 커패시터의 유전막을 형성하는 공정 등은 확산로(diffusion furnace) 등과 같은 배치식 설비를 이용한다. 이러한 배치식 세정 방법 및 배치식 설비를 이용하는 공정은 높은 생산성(throughput)을 구현할 수 있어 대량 생산에는 유리하다.
그러나, 반도체 기판의 구경의 증대가 요구되고, 기존의 반도체 장치의 고기능화 추세에 따라, 배치식 설비로는 반도체 기판 면내 균일성(uniformity)을 달성하기가 어려워지고 있다. 또한, 고온이 요구되는 절연막이 요구되어 반도체 기판 면내에서의 온도 균일성을 구현하기 어려워, 온도차에 따라 절연막 두께의 편차가 발생하게 된다. 더하여, 반구형 입자(HemiSpherical Grain;이하 "HSG"라 한다)막을 스토리지 전극 표면에 형성하는 공정 등과 같이 정밀한 온도 제어가 요구되는 공정이 도입됨에 따라 매엽식 설비의 도입이 요구되고 있다. 이에 따라, 이러한 매엽식 설비를 이용하는 공정에 적합한 전세정 공정의 도입이 요구된다.
한편, 배치식 세정 방법에 의해서 세정된 반도체 기판은 이후의 공정을 수행하기 위해서 다른 설비, 예컨대, 확산로로 이동한다. 이러한 이동 중에 반도체 기판은 대기와 접촉하게 된다. 이러한 반도체 기판, 특히, 상기 스토리지 전극의 표면 등과 대기 중의 산소와의 접촉에 의해서 반도체 기판 상 또는 스토리지 전극 상에 자연 산화막이 형성된다. 이러한 자연 산화막(native oxide layer)의 존재는 이후의 공정에서 불량의 원인이 될 수 있다. 예컨대, 상기 자연 산화막은 스토리지 전극 상에 형성되는 유전막의 특성 열화(degradation) 및 HSG막 성장 불량 등의 원인이 될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 매엽식 설비를 도입할 수 있으며 자연 산화막의 존재에 의한 전세정 공정 이후에 수행되는 공정의 불량을 방지할 수 있는 전세정 공정의 수행을 수반하는 반도체 장치의 커패시터 형성 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 매엽식 설비를 도입할 수 있으며 자연 산화막의 존재에 의한 전세정 공정 이후에 수행되는 공정의 불량을 방지할 수 있는 전세정 공정의 수행을 수반하는 반도체 장치의 커패시터 형성 방법에 이용되는 챔버 장비를 제공하는 데 있다.
도 1 및 도 2는 본 발명의 실시예에 의한 전세정 공정을 수반하는 반도체 장치의 커패시터 형성 방법에 이용되는 챔버 장비를 설명하기 위해서 개략적으로 도시된 도면들이다.
도 3 및 도 4는 본 발명의 실시예에 의한 전세정 공정 수반하는 반도체 장치의 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위하여 본 발명의 일 관점은, 스토리지 전극이 형성된 반도체 기판 상에 물질막을 형성한다. 상기 물질막은 반구형 입자막 또는 유전막일 수 있다. 상기 물질막을 형성하는 단계 이전에 상기 물질막을 형성하는 단계와 인 시튜(in situ)로 상기 반도체 기판을 전세정한다. 상기 전세정 단계는 건식 세정 방법으로 상기 스토리지 전극 상에 존재하는 자연 산화막을 제거하여 수행된다. 상기 자연 산화막은 대략 20Å 이하의 두께로 잔존될 수 있다. 상기 건식 세정 방법은 상기 반도체 기판 상에 불화 수소 가스를 포함하는 반응 가스를 공급하여 수행된다. 상기 반응 가스와 더불어 수증기 또는 메탄올 가스를 공급한다. 또는 상기 건식 세정 방법은 상기 반도체 기판 상에 질소 가스 및 수소 가스를 포함하는 혼합 가스로부터 여기된 플라즈마를 삼불화 질소 가스와 더불어 공급하여 수행될 수 있다.
상기의 기술적 과제를 달성하기 위하여 본 발명의 다른 관점은, 반도체 기판을 이송시키는 이전 챔버 모듈(transfer chamber module), 상기 이전 챔버 모듈에 연결되어 있는 공정 챔버 모듈(process chamber module), 및 상기 이전 챔버 모듈에 연결되어 있는 세정 챔버 모듈(cleaning chamber module)로 구비되는 챔버 장비의 상기 이전 챔버 모듈에 진공을 형성하며 스토리지 전극이 형성된 반도체 기판을 장착한다. 상기 반도체 기판을 상기 세정 챔버 모듈로 이송하여 상기 반도체 기판 상을 전세정한다. 상기 전세정 단계는 건식 세정 방법으로 상기 스토리지 전극 상에 존재하는 자연 산화막을 제거하여 수행된다. 상기 자연 산화막은 대략 20Å 이하의 두께로 잔존될 수 있다. 상기 전세정된 반도체 기판을 상기 이전 챔버 모듈로 반송한다. 상기 이전 챔버 모듈을 진공으로 유지하며 상기 반송된 반도체 기판을 상기 공정 챔버 모듈로 이송하여 상기 반도체 기판 상에 물질막을 형성한다. 상기 물질막은 반구형 입자막 또는 유전막일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 일 관점은 이전 챔버 모듈과, 공정 챔버 모듈 및 세정 챔버 모듈을 구비한다. 상기 이전 챔버 모듈은 진공이 형성되어 있으며 반도체 기판을 이송시킨다. 상기 공정 챔버 모듈은 상기 이전 챔버 모듈에 연결되어 있으며 상기 이전 챔버 모듈에서 이송된 상기 반도체 기판 상에 물질막을 형성하는 반응 공정을 수행한다. 상기 세정 챔버 모듈은 상기 이전 챔버 모듈에 연결되어 있으며 상기 반도체 기판을 상기 반응 공정에 앞서 인 시튜(in situ)로 전세정한다. 여기서, 상기 반도체 기판은 상기 이전 챔버 모듈로부터 상기 세정 챔버 모듈에 매엽식으로 장착된다.
본 발명에 따르면, 매엽식 설비를 도입할 수 있으며 자연 산화막의 존재에 의한 전세정 공정 이후에 수행되는 공정의 불량, 예컨대, 커패시터의 유전막 불량 및 HSG막 성장 불량 등을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 부분은 동일한 부분을 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 및 도 2는 본 발명의 실시예에 의한 커패시터 형성 방법에 이용되는 챔버 장비를 설명하기 위하여 개략적으로 도시한 도면들이다.
도 1은 본 발명의 실시예에 의한 커패시터 형성 방법에 이용되는 챔버 장비를 개략적으로 나타낸다.
구체적으로, 본 발명의 실시예에 따르는 챔버 장비는 이전 챔버 모듈(transfer chamber module;110), 세정 챔버 모듈(cleaning chamber module;130) 및 공정 챔버 모듈(process chamber module;150) 등을 일체로 구비한다. 즉, 일체형(cluster type) 장비로 구비된다. 상기 이전 챔버 모듈(110)에는 반도체 기판이 매엽식, 즉, 한 매씩 장착되고, 반도체 기판이 장착되면 상기 이전 챔버 모듈(110)에 진공(vacuum)이 형성된다. 상기 장착된 반도체 기판은 상기 세정 챔버 모듈(130)로 매엽식으로 이송되어 장착된다. 상기 세정 챔버 모듈(130)에 장착된 반도체 기판은 전세정 공정이 수행된 후 상기 이전 챔버 모듈(110)로 반송된다. 상기 반송된 반도체 기판은 공정 챔버 모듈(150)로 매엽식으로 이송되어 물질막이 형성되는 공정이 수행된다.
이와 같이 이전 챔버 모듈(110)은 상기 챔버 장비 내에서 반도체 기판을 진공을 유지한 상태에서 이송시키는 역할을 한다. 따라서, 반도체 기판을 전세정하는 단계와 반도체 기판 상에 물질막을 형성하는 단계가 인 시튜(in situ)로 수행될 수 있다. 더욱이, 전세정된 반도체 기판 상에 불순물, 예컨대, 유기물 또는 입자 등이 재 흡착되거나, 재 산화되는 불량을 방지할 수 있다. 이에 따라, 후속의 물질막 형성 공정에서의 공정 불량 발생이 방지된다. 이와 같은 상기 챔버 장비를 이용하는 공정에 대해서는 이후에 보다 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 챔버 장비의 세정 챔버 모듈(130)에 이용되는 플라즈마 장비를 개략적으로 나타낸다.
구체적으로, 상기 전세정 단계에서는 건식 세정(dry cleaning apparatus) 방법을 이용한다. 예컨대, 무수 불화 수소(anhydrous HF) 가스 등을 이용한 방법 또는 플라즈마(plasma)를 이용하는 방법 등과 같은 건식 세정 방법을 이용한다. 무수 HF 가스 등을 이용할 때는 수증기(H2O) 또는 메탄올(CH3OH) 가스 등을 상기 무수 HF 가스와 더불어 상기 세정 챔버 모듈(130)에 공급하여, 장착된 반도체 기판 상에서 반응되도록 하여 반도체 기판을 세정한다. 그리고, 플라즈마를 이용하는 방법은 상기 반도체 기판 상에 여러 가지 방법으로 여기된 플라즈마를 공급하여 상기 플라즈마가 상기 반도체 기판 상에서 반응함으로써 건식 세정이 수행된다. 따라서, 상기 세정 챔버 모듈(130)로 플라즈마 장비를 사용한다.
상기 플라즈마 장비는 플라즈마 발생 방법에 따라 여러 가지로 분류되지만, 그 원리는 플라즈마를 발생시켜 건식 세정 반응을 수행하는 것이다. 상기 플라즈마 장비의 예로는 리모트 플라즈마(remote plasma) 장비, ECR(Electron Cycrotron Resonance) 플라즈마 장비 또는 ICP(Inductively Coupled Plasma) 장비 등을 들 수 있다.
도 2에 도시된 플라즈마 장비는 리모트 플라즈마 장비를 개략적으로 나타낸 것이다. 리모트 플라즈마 장비는 알루미늄(Al) 등으로 이루어진 챔버 블록(chamber block;210) 내에 하부 수정(quartz) 받침(250) 및 상부 수정 덮개(230)가 설치되어 이루어진다. 하부 수정 받침(250)에는 반도체 기판(200)이 핀(pin;215)에 의해서 지지되며 장착된다. 상기 챔버 블록(210)에는 대략 0.3torr의 진공이 형성되고 질소 가스(N2) 및 수소 가스(H2)의 혼합가스 등이 공급된다. 상기 혼합 가스는 마이크로웨이브(microwave) 발생 장치(290)를 통과하며 플라즈마로 여기되므로, 상기 챔버 블록(210) 내에는 플라즈마 상태로 공급된다. 이와 같은 플라즈마에 의해서 상기 반도체 기판(200)에 식각 반응이 일어나 건식 세정이 수행된다.
도 3 및 도 4는 본 발명의 실시예에 의한 반도체 장치의 커패시터 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3은 스토리지 전극(200)을 전세정하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(200) 상에 콘택홀(contact hole)을 가지는 절연막 패턴(300)을 형성한다. 이후에, 상기 콘택홀을 채우는 스토리지 전극(400)을 불순물이 도핑(doping)된 다결정질 실리콘(polysilicon) 등으로 형성한다. 이후에, 상기 스토리지 전극(400)이 형성된 반도체 기판(100)을 도 1에 도시한 바와 같은 챔버 장비에 장착한다. 상세하게는, 상기 챔버 장비의 이전 챔버 모듈(110)에 매엽식으로, 즉, 반도체 기판(200)을 한 매씩 장착한다. 이때, 상기 이전 챔버 모듈(130)에는 진공이 형성된다.
한편, 상기 장착되는 반도체 기판(200) 상 또는 스토리지 전극(400) 상에는 자연 산화막(500)이 존재한다. 상기 자연 산화막(500)은 상기 스토리지 전극(400) 등을 형성하는 공정이 진행된 설비로부터 상기 챔버 장비로 이동할 때 발생하는 반도체 기판(200)과 대기와의 접촉에 의해서 상기 스토리지 전극(400) 등이 산화되어 형성된다. 따라서, 실리콘이 산화된 실리콘 산화막의 형태로 존재하며, 대략 수백 Å 정도의 두께로 존재한다. 더하여, 상기 자연 산화막(400) 이외에도 흡착된 유기물 및 입자 등과 같은 여러 불순물이 상기 반도체 기판(200) 상 또는 스토리지 전극(400) 표면에 존재할 수 있다.
이와 같은 자연 산화막(500) 및 흡착된 불순물 등을 제거하기 위해서 반도체 기판(200) 상을 전세정하는 공정을 수행한다. 상세하게는 상기 이전 챔버 모듈(110)로부터 상기 세정 챔버 모듈(130)로 반도체 기판(200)을 매엽식으로 이송한다. 상기 세정 챔버 모듈(130) 또한 진공으로 대기(stand-by)된 상태를 유지하고 있다. 이후에, 건식 세정 방법을 이용하여 반도체 기판(200) 상을 세정한다.
상기 전세정 단계를 상기 세정 챔버 모듈(130)로 도 2에 도시된 리모트 플라즈마 장치를 이용하는 경우를 예로 들어 보다 상세하게 전세정 단계를 설명한다. 그러나, 본 발명은 상기 리모트 플라즈마 장치를 이용하는 경우에 한정되는 것은 아니며, 상기 무수 HF 가스를 이용하는 건식 세정 장비, ECR 플라즈마 장비 및 ICP 장비 등을 이용할 수 있다.
구체적으로, 상기 이전 챔버 모듈(110)로부터 이송된 반도체 기판(200)은 도 2에 도시된 바와 같이 핀(215)에 의해서 지지된다. 이후에, 질소 가스 및 수소 가스 등의 혼합 가스가 챔버 블록(210) 내로 공급되며, 마이크로웨이브에 의해서 플라즈마로 여기된다. 상기 혼합 가스와 더불어 삼불화 질소(NF3) 가스를 더 공급한다. 이와 같이 공급되는 플라즈마 및 삼불화 질소 가스 등에 의해서 상기 자연 산화막(500)은 식각되어 제거된다. 이때, 상기 자연 산화막(500)은 대략 분당 4Å의 식각 속도로 제거되므로 공정 진행 시간을 제어하여 자연 산화막(500)을 완전히 제거할 수 있다. 예컨대, 자연 산화막(500)이 대략 2Å 내지 200Å의 두께가 제거되는 조건으로 전세정 단계를 수행할 수 있다.
또는, 상기 자연 산화막(500)이 대략 20Å 이하의 두께로 잔존하도록 상기 전세정 단계를 수행할 수 있다. 이러한 자연 산화막(500)을 완전히 제거하거나 대략 20Å 이하의 두께로 잔존시키느냐는 후속의 물질막 형성 단계에 의존하여 결정된다. 예컨대, 상기 자연 산화막(500)이 완전히 제거되면, 전세정된 반도체 기판(200) 또는 스토리지 전극(400)의 표면은 매우 반응하기 쉬운 에너지 상태가 된다. 따라서, 유기물 및 입자(particle) 등과 같은 불순물의 재 흡착이 용이하게 일어난다. 이러한 불순물의 재 흡착을 보다 안정적으로 방지하기 위해서 상기 자연 산화막(500)을 대략 20Å 정도의 두께로 잔존시킨다. 즉, 대략 20Å 이하의 두께로 잔존하는 상기 자연 산화막(500)은 상기 불순물 등의 재 흡착을 방지하는 보호막(protective layer)으로 작용한다. 따라서, 전세정 단계 이후에도 상기 반도체 기판(200), 특히, 상기 스토리지 전극(400) 상이 오염되지 않은 상태로 보다 안정적으로 유지될 수 있다.
도 4는 전세정된 스토리지 전극(400) 상에 물질막을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 상기 전세정하는 단계와 인 시튜(in situ)로 상기 반도체 기판(200) 상에 물질막을 형성한다. 예컨대, 상기 스토리지 전극(400) 상에 HSG막(450)을 형성한다. 또는 커패시터의 유전막(500)을 형성한다.
보다 상세하게 설명하면 다음과 같다. 먼저, 세정 챔버 모듈(130)로부터 진공이 유지되는 이전 챔버 모듈(110)로 전세정된 반도체 기판(200)을 매엽식으로 반송시킨다. 반송된 반도체 기판(200)을 공정 챔버 모듈(150)로 이송시킨다. 상기 공정 챔버 모듈(150)에서 HSG막(450) 형성 공정이 진행되거나, 유전막 형성 공정이 진행된다. 이와 같이 반도체 기판(200)이 전세정 단계 이후 공정 챔버 모듈(150)로 이동하는 중간에 계속 진공이 유지되고 있고, 동일한 일체 설비 내에서 짧은 거리를 이동하므로 자연 산화막(500)의 재형성이 발생하지 않는다. 따라서, 후속의 물질막, 예컨대, HSG막(450) 또는 유전막(500)을 형성하는 공정에서 불량이 발생하는 것을 방지할 수 있다.
보다 상세하게 설명하면, HSG막(450)의 성장은 불순물의 오염 및 자연 산화막(500)의 존재에 따라 성장 여부 및 성장 균일성에 크게 영향을 받는다. 그러나, 본 발명의 실시예에서는 전세정 단계 이후에 이동이 진공 중에서 이루어지며 이동 경로 또한 짧은 거리에 국한된다. 따라서, 전세정 단계에서 제거된 자연 산화막(500)이 재 성장될 수 없다. 더하여, 상기 전세정 단계에서 대략 20Å 이하의 두께로 자연 산화막(500)을 잔존시켜 유기물 또는 입자 등과 같은 불순물의 흡착을 방지할 수 있다. 이에 따라, 균일한 HSG막(450)을 형성할 수 있다.
한편, 스토리지 전극(400)에 자연 산화막(500)이 두껍게 존재하면, 형성되는 유전막(600)의 특성을 저하시켜 유전율이 감소한다. 그러나, 본 발명의 실시예에서는 상술한 바와 같이 자연 산화막(500)을 제거하고 불순물의 재 흡착을 방지할 수 있어, 유전막(600)의 특성 열화를 억제하며 유전막(600)을 형성할 수 있다. 따라서, 유전막(600)의 유전율 저하를 방지할 수 있다.
이상, 본 발명을 구체적인 실시예를 통해서 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 공정 챔버 모듈과 세정 챔버 모듈이 일체로 형성된 챔버 장비를 이용하여 전세정 단계를 후속의 물질막, 예컨대, HSG막 또는 유전막을 형성하는 공정과 인 시튜로 진행할 수 있다. 전세정 단계에서부터 후속의 물질막을 형성하는 단계로 반도체 기판이 이송될 때, 이전 챔버 모듈에 진공이 유지되어 있고 일체형 챔버 장비이므로 이동 거리가 짧아 반도체 기판 상 또는 스토리지 전극 상에 자연 산화막이 재 성장하거나 불순물이 재 흡착하는 것을 방지할 수 있다. 이에 따라, 후속의 물질막 형성 공정, 즉, HSG막 형성 공정 또는 유전막 형성 공정에서의 공정 불량 발생, 즉, 유전막의 특성 열화에 따른 유전율 저하, HSG막 성장 불량, HSG막의 불균일성 등을 방지할 수 있어 커패시터의 특성 저하를 방지할 수 있다. 더욱이, 전세정 단계는 매엽식으로 진행될 수 있어, 후속의 공정에 매엽식 설비를 도입할 수 있으므로 커패시터 특성 향상을 구현할 수 있다.

Claims (17)

  1. 스토리지 전극이 형성된 반도체 기판 상에 물질막을 형성하는 단계; 및
    상기 물질막을 형성하는 단계 이전에 상기 물질막을 형성하는 단계와 인 시튜로 상기 반도체 기판을 전세정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  2. 제1항에 있어서, 상기 물질막은 반구형 입자막인 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  3. 제1항에 있어서, 상기 물질막은 유전막인 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  4. 제1항에 있어서, 상기 전세정 단계는 건식 세정 방법으로 상기 스토리지 전극 상에 존재하는 자연 산화막을 제거하여 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  5. 제4항에 있어서, 상기 자연 산화막은 대략 20Å 이하의 두께로 잔존되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  6. 제4항에 있어서, 상기 건식 세정 방법은 상기 반도체 기판 상에 불화 수소 가스를 포함하는 반응 가스를 공급하여 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  7. 제6항에 있어서, 상기 반응 가스와 더불어 수증기 및 메탄올 가스로 이루어지는 일군에서 선택되는 어느 한 가스를 공급하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  8. 제4항에 있어서, 상기 건식 세정 방법은 상기 반도체 기판 상에 플라즈마를 공급하여 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  9. 제8항에 있어서, 상기 플라즈마는 질소 가스 및 수소 가스를 포함하는 혼합 가스로부터 여기된 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  10. 제9항에 있어서, 상기 플라즈마에 더불어 삼불화 질소 가스를 더 공급하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  11. 반도체 기판을 이송시키는 이전 챔버 모듈,
    상기 이전 챔버 모듈에 연결되어 있는 공정 챔버 모듈, 및
    상기 이전 챔버 모듈에 연결되어 있는 세정 챔버 모듈로 구비되는 챔버 장비의
    상기 이전 챔버 모듈에 진공을 형성하며 스토리지 전극이 형성된 반도체 기판을 장착하는 단계;
    상기 반도체 기판을 상기 세정 챔버 모듈로 이송하여 상기 반도체 기판을 전세정하는 단계;
    상기 전세정된 반도체 기판을 상기 이전 챔버 모듈로 반송하는 단계; 및
    상기 이전 챔버 모듈을 진공으로 유지하며 상기 반송된 반도체 기판을 상기 공정 챔버 모듈로 이송하여 상기 반도체 기판 상에 물질막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  12. 제 11항에 있어서, 상기 물질막은 반구형 입자막인 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  13. 제11항에 있어서, 상기 물질막은 유전막인 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  14. 제11항에 있어서, 상기 전세정 단계는 건식 세정 방법으로 상기 스토리지 전극 상에 존재하는 자연 산화막을 제거하여 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  15. 제14항에 있어서, 상기 자연 산화막은 대략 20Å 이하의 두께로 잔존되는 것을 특징으로 하는 반도체 장치의 커패시터 형성 방법.
  16. 진공이 형성되어 있으며 반도체 기판을 이송시키는 이전 챔버 모듈;
    상기 이전 챔버 모듈에 연결되어 있으며 상기 이전 챔버 모듈에서 이송된 상기 반도체 기판 상에 물질막을 형성하는 반응 공정을 수행하는 공정 챔버 모듈; 및
    상기 이전 챔버 모듈에 연결되어 있으며 상기 반도체 기판을 상기 반응 공정에 앞서 인 시튜로 전세정하는 세정 챔버 모듈을 포함하는 것을 특징으로 하는 반도체 장치 제조용 챔버 장비.
  17. 제16항에 있어서, 상기 반도체 기판은 상기 이전 챔버 모듈로부터 상기 세정 챔버 모듈에 매엽식으로 장착되는 것을 특징으로 하는 반도체 장치 제조용 챔버 장비.
KR1019980009969A 1998-03-23 1998-03-23 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비 KR19990075646A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009969A KR19990075646A (ko) 1998-03-23 1998-03-23 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009969A KR19990075646A (ko) 1998-03-23 1998-03-23 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비

Publications (1)

Publication Number Publication Date
KR19990075646A true KR19990075646A (ko) 1999-10-15

Family

ID=65909571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009969A KR19990075646A (ko) 1998-03-23 1998-03-23 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비

Country Status (1)

Country Link
KR (1) KR19990075646A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018892B2 (en) 2003-08-13 2006-03-28 Samsung Electronics Co., Ltd. Semiconductor capacitor structure and method for manufacturing the same
US7544985B2 (en) 2003-08-13 2009-06-09 Samsung Electronics Co., Ltd. Semiconductor capacitor structure and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018892B2 (en) 2003-08-13 2006-03-28 Samsung Electronics Co., Ltd. Semiconductor capacitor structure and method for manufacturing the same
US7544985B2 (en) 2003-08-13 2009-06-09 Samsung Electronics Co., Ltd. Semiconductor capacitor structure and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6638855B1 (en) Method of filling contact hole of semiconductor device
KR100382725B1 (ko) 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법
US7288284B2 (en) Post-cleaning chamber seasoning method
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
EP0665583A2 (en) Method of etching titanium nitride and insulating oxide layers using a gas comprising carbon-fluoride and carbon-oxide.
US20040194799A1 (en) Apparatus and method for surface cleaning using plasma
US20060157079A1 (en) Method for cleaning substrate surface
KR100360399B1 (ko) 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
US6325861B1 (en) Method for etching and cleaning a substrate
US6914208B2 (en) Method for semiconductor wafer etching
US20050214454A1 (en) Chamber cleaning method
US6979633B2 (en) Method of manufacturing semiconductor device
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
KR19990075646A (ko) 전세정 공정을 수반하는 반도체 장치의 커패시터 형성방법 및이에 이용되는 챔버 장비
KR100266278B1 (ko) 반도체 장치의 콘택홀 세정 방법
JP2632293B2 (ja) シリコン自然酸化膜の選択的除去方法
US7030475B2 (en) Method and apparatus for forming a thin film
US6235354B1 (en) Method of forming a level silicon oxide layer on two regions of different heights on a semiconductor wafer
KR100593740B1 (ko) 반도체 자연산화막 제거방법
KR100303918B1 (ko) 반도체커패시터제조설비및이를이용한반도체커패시터제조방법
KR100362906B1 (ko) 고체 표면, 기판 및 반도체 제조 장치의 처리 방법 및이들을 이용한 반도체 장치의 제조 방법
KR100250519B1 (ko) 반도체 소자의 제조방법
KR100768726B1 (ko) 플라즈마 세정을 이용한 ＨＳＧ－Ｓｉ 형성방법
KR20030061515A (ko) 반도체 건식식각장치 및 이를 이용한 건식식각방법
JP2000100806A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination