KR100266278B1 - 반도체 장치의 콘택홀 세정 방법 - Google Patents

반도체 장치의 콘택홀 세정 방법 Download PDF

Info

Publication number
KR100266278B1
KR100266278B1 KR1019980019867A KR19980019867A KR100266278B1 KR 100266278 B1 KR100266278 B1 KR 100266278B1 KR 1019980019867 A KR1019980019867 A KR 1019980019867A KR 19980019867 A KR19980019867 A KR 19980019867A KR 100266278 B1 KR100266278 B1 KR 100266278B1
Authority
KR
South Korea
Prior art keywords
contact hole
oxide film
natural oxide
cleaning
gas
Prior art date
Application number
KR1019980019867A
Other languages
English (en)
Other versions
KR19990086741A (ko
Inventor
송재인
장규환
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980019867A priority Critical patent/KR100266278B1/ko
Publication of KR19990086741A publication Critical patent/KR19990086741A/ko
Application granted granted Critical
Publication of KR100266278B1 publication Critical patent/KR100266278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저 저항 콘택 형성을 위한 반도체 장치의 콘택홀 세정 방법에 관한 것으로, 반도체 기판 상에 형성된 절연층이 건식 식각 방법으로 식각 되어 콘택홀이 형성된다. 전 세정 모듈 내에서 플라즈마로 여기된 N2 및 H2 가스와, NF3 가스를 동시에 사용함으로써, 콘택홀 하부의 자연 산화막, 자연 산화막 하부의 손상된 실리콘층, 그리고 콘택홀 양측벽의 손상된 절연층이 동시에 제거된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 콘택홀 세정 공정시 콘택홀 하부의 자연 산화막을 제거함과 동시에, 콘택홀 형성을 위한 건식 식각시 발생된 절연막 및 기판의 손상층을 제거할 수 있고 따라서, 저 저항 콘택을 형성할 수 있으며, 콘택의 전기적 특성을 향상시킬 수 있다. 또한, 서로 다른 산화 막질에 대해 거의 동일한 식각률을 갖는 식각 가스를 사용함으로써 콘택홀의 수직 프로파일을 유지할 수 있고, 따라서 후속 증착 공정시 스텝 커버리지를 향상시킬 수 있다.

Description

반도체 장치의 콘택홀 세정 방법(A METHOD OF CLEANING CONTACT HOLE OF SEMICONDUCTOR DEVICE)
본 발명은 반도체 장치의 콘택홀 세정 방법에 관한 것으로, 좀 더 구체적으로는 고집적 반도체 소자에 응용될 수 있는 반도체 장치의 콘택홀 세정 방법에 관한 것이다.
종래 세정 방법은 25매의 배치(batch)를 모두 한 번에 세정 설비에 투입하여 세정 공정을 진행하는 배치식 및 다조식의 세정 방법이다. 이 방법은 높은 쓰루풋(throughput)을 갖는 대량 생산에 가장 유리한 세정 방법이다. 여기서 사용되는 케미컬은 HF를 100 : 1 내지 200 : 1 정도로 희석(dilution)한 것으로서, 기판 상에 존재하는 자연 산화막을 제거하기 위해 사용되었다.
한편, 콘택 형성 공정에서는 배치식 대신, 매엽식 증착 설비가 많이 사용되고 있다. 또한, 최근의 증착 설비는 클러스터(cluster) 환경을 제공하는 것이 대부분이므로, 하나의 설비에서 여러 개의 챔버(chamber)가 구성되며, 각각의 챔버간의 이동은 진공(vacuum) 분위기 또는 N2 분위기에서 수행되며 기판의 오염을 극소화시키고 있다.
그러나, 배치식 전 세정(precleaning) 설비와 매엽식 증착 설비간에는 반드시 설비간 이동이 있게 된다. 이에 따라, 세정된 웨이퍼가 공기 중에 노출되어 증착 설비까지 이동되며, 공정실 내에서 이동하는 중에 기판에 여러 가지 오염이 발생될 가능성이 높게 된다. 그 중 하나가 실리콘 이나 폴리실리콘 등이 공기 중의 산소나 수증기와 반응하여 산화막(SiO2)을 형성시키는 것이다. 특히, 콘택 형성 전 세정에서 희석된 HF 용액을 사용하여 자연 산화막을 제거하더라도 세정 설비와 증착 설비간의 이동 중에 자연 산화막이 형성되면, 전기적으로 양호한 콘택을 형성할 수 없게 된다.
또한, 일반적으로 콘택홀 형성을 위한 건식 식각 공정에서 콘택홀의 하부막 예를 들어, 실리콘 내지 폴리실리콘 등의 표면이 강한 이온 충격(ion bombardment)을 받아 손상층(damage layer)이 형성된다. 이러한 건식 식각에 따른 손상은 실리콘 등의 격자 구조를 왜곡시켜서 그 만큼 전기 전도도를 감소시키게 된다. 그러므로, 손상층이 남아 있는 콘택에 대해서는 콘택의 우수한 전기적 특성을 기대하기 어렵다. 따라서, 콘택홀 세정 공정시 상기 손상층의 제거도 요구되며, 이것은 자연 산화막 제거와 병행하여 수행될 때 가장 큰 효과를 얻게 된다.
앞으로, 미세화 되는 반도체 제조 공정에서는 작고 깊은 콘택(small and deep contact) 즉, 종횡비(aspect ratio)가 큰 콘택의 출현이 필수적이라 할 수 있다. 상기 작고 깊은 콘택은, 종횡비가 6.0 이상인 0.3 um 이하의 콘택을 의미하는데, 이러한 콘택에서는 세정액의 점도(viscosity of solutions) 및 표면 장력(surface tension of solutions)에 의해 세정액이 미세 패턴의 하부에 도달 및 배출(in/out)이 점점 어려워지게 된다.
따라서, 이러한 작고 깊은 콘택에 대해 원하는 세정 효과를 얻기 위해서는 현재의 습식 세정이 아닌 다른 개념의 세정 공정이 요구된다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 콘택의 전기적 특성을 확보할 수 있는 반도체 장치의 콘택홀 세정 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 콘택홀 하부의 자연 산화막을 제거하고, 동시에 콘택홀 형성을 위한 건식 식각시 발생된 절연막 및 기판의 손상층을 제거할 수 있는 반도체 장치의 콘택홀 세정 방법을 제공함에 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정을 위한 클러스터 툴(cluster tool)의 개략도;
도 2는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정을 위한 장비의 개략도;
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정 방법의 공정들을 순차적으로 보여주는 흐름도;
도 4는 종래 및 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정 후의 콘택 크기에 따른 콘택 저항의 변화를 보여주는 그래프.
* 도면의 주요 부분에 대한 부호의 설명
2 : 트랜스퍼 모듈 4 : 전 세정 모듈
6 : 증착 모듈 10 : 세정 장비
12 : 알루미늄 챔버 14 : 석영 튜브
16 : 기판 지지대 18 : 가열 램프
20 : 웨이퍼 22 : 석영 방전관
24 : 플라즈마 발생 장치 25 : 마이크로파 입력 라인
100 : 반도체 기판 102 : 절연층
104 : 콘택홀 106 : 손상층
108 : 자연 산화막 109 : 식각 잔류물
110 : 도전층
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 콘택홀 세정 방법은, 반도체 기판 상에 절연층을 형성하는 단계; 상기 절연층을 건식 식각 방법으로 식각 하여 콘택홀을 형성하는 단계; 상기 콘택홀 하부의 자연 산화막, 자연 산화막 하부의 손상된 실리콘층, 그리고 콘택홀 양측벽의 손상된 절연층을 동시에 제거하되, 플라즈마로 여기된 N 및 H를 포함하는 제 1 식각 가스와, N 및 F를 포함하는 제 2 식각 가스를 동시에 사용하여 제거하는 단계를 포함한다.
상술한 목적을 달성하기 위한 본 발명에 의하면, 반도체 장치의 콘택홀 세정 방법은, 트랜스퍼 모듈(transfer module), 전 세정 모듈(pre-cleaning module), 그리고 증착 모듈(deposition module)을 갖는 반도체 제조 장치를 이용한 콘택홀 세정 방법에 있어서, 반도체 기판 상의 절연층을 식각 하여 형성된 콘택홀을 갖는 반도체 기판을 상기 트랜스퍼 모듈로 로딩(loading)하는 단계; 상기 트랜스퍼 모듈의 분위기를 진공으로 만드는 단계; 상기 반도체 기판을 상기 전 세정 모듈로 이동하는 단계; 및 콘택홀 하부의 자연 산화막, 자연 산화막 하부의 손상된 실리콘층, 그리고 콘택홀 양측벽의 손상된 절연층을 동시에 제거하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 콘택홀 세정 후, 상기 반도체 기판을 상기 증착 모듈로 이동하는 단계; 및 인 시츄로 상기 콘택홀을 도전층으로 채우는 단계를 더 포함할 수 있다.
(작용)
도 4를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 콘택홀 세정 방법은, 전 세정 모듈 내에서 콘택홀 세정 공정시, 콘택홀 하부의 자연 산화막을 제거함과 동시에 콘택홀 형성을 위한 건식 식각시 발생된 절연막 및 기판의 손상층을 제거할 수 있다. 따라서, 저 저항 콘택을 형성할 수 있고, 콘택의 전기적 특성을 향상시킬 수 있다. 또한, 서로 다른 산화 막질에 대해 거의 동일한 식각률을 갖는 식각 가스를 사용함으로써 콘택홀의 수직 프로파일을 유지할 수 있고, 따라서 후속 증착 공정시 스텝 커버리지를 향상시킬 수 있다.
(실시예)
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.
종래 습식 세정이 갖는 문제점을 해결하기 위해서, 기체 상태에서 자연 산화막을 제거하는 건식 세정이 방법이 사용된다. 상기 자연 산화막을 제거하기 위한 건식 세정 방법으로는 크게 무수(anhydrous) HF 가스를 이용하는 방법 및 플라즈마(plasma)를 이용하는 방법 등이 있다.
전자의 방법은, 세정 챔버 내에 무수 HF 가스와 H2O 내지 CH3OH 등을 공급하여 기판 표면의 자연 산화막을 제거하는 것이다. 그리고, 후자의 방법은 반응 가스를 ECR(electron cyclotron resonance) 플라즈마 또는 ICP(inductive coupled plasma) 또는 리모트 플라즈마(remote plasma) 등으로 여기시켜 기판 표면에 공급하여 물리적 또는 화학적 반응으로 자연 산화막을 제거하는 것이다.
본 발명에서는 특히, 상기 리모트 플라즈마를 이용하여 콘택홀 하부의 자연 산화막을 제거하는 방법을 제공한다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정을 위한 클러스터 툴(cluster tool)의 개략도 이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정을 위한 클러스터 툴은, 트랜스퍼 모듈(transfer module)(2), 전 세정 모듈(pre-cleaning module)(4), 그리고 증착 모듈(deposition module)(6)을 포함한다.
상기 트랜스퍼 모듈(2)은, 로딩(loading)된 웨이퍼가 상기 전 세정 모듈(4) 내지 증착 모듈(6)로 이동되도록 한다. 상기 전 세정 모듈(4)은 웨이퍼가 상기 증착 모듈(6)로 이동되기 전에 세정 공정이 수행되도록 한다. 상기 증착 모듈(6)은 상기 세정된 웨이퍼 상에 원하는 막질이 증착 되도록 한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정을 위한 장비(10)의 개략도 이다.
도 2에 있어서, 본 발명의 실시예에 따른 상기 전 세정 모듈(4)에 장착되는 반도체 장치의 콘택홀 세정을 위한 장비(10)는, 알루미늄 챔버(Al chamber)(12), 석영 튜브(quartz tube)(14), 기판 지지대(support pin)(16), 가열 램프(heating lamp)(18)를 포함한다.
상기 알루미늄 챔버(12)는 진공 펌프(vacuum pump)를 통해 그 내부의 진공 상태가 유지된다. 상기 석영 튜브(14)는 상기 알루미늄 챔버(12) 내에 위치해 있고, 하부 덮개(14a) 및 상부 덮개(14b)를 포함한다. 상기 기판 지지대(16)는 상기 석영 튜브(14) 내에 부착되어 있고, 이 기판 지지대(16) 상에 웨이퍼(20)가 놓이게 된다. 또한, 상기 가열 램프(heating lamp)(18)는 상기 하부 덮개(14a)의 후방에 위치해 있다.
상기 세정 장비(10)는, 상기 석영 튜브(14)와 연결되는 석영 방전관(22), 플라즈마 발생 장치(24)를 더 포함한다. 상기 플라즈마 발생 장치(24)는 마이크로파(microwave) 입력 라인(25)으로부터 마이크로파를 입력받아 상기 석영 튜브(14)를 통해 유입되는 가스를 플라즈마 상태로 여기시킨다. 여기서의 플라즈마는 리모트 플라즈마이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정 방법의 공정들을 순차적으로 보여주는 흐름도 이다.
도 3a를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정 방법은 먼저, 반도체 기판(100) 상에 절연층(102)이 형성된다. 상기 절연층(102)은 열산화막, CVD(chemical vapor deposition) 산화막, 플라즈마 산화막, 그리고 이들의 복합막 중 어느 하나로 형성된다. 상기 절연층(102) 상에 콘택홀 형성을 위한 마스크 예를 들어, 포토레지스트 패턴(도면에 미도시)이 형성된다. 상기 포토레지스트 패턴을 마스크로 사용하여 상기 절연층(102)이 식각 되어 콘택홀(104)이 형성된다.
상기 콘택홀(104)은 건식 식각 방법으로 수행된다. 이때, 상기 콘택홀(104)의 하부 및 양측벽에 손상층(106a, 106b)이 발생된다. 또한, 상기 콘택홀(104)이 형성된 후, 웨이퍼가 공기 중에 노출될 때 콘택홀(104) 하부에 자연 산화막(108)이 형성된다. 또한, 상기 콘택홀(104) 하부의 에지 부위에는 상기 건식 식각시 발생된 잔류물(residue)(109)이 있게 된다.
상기 콘택홀(104)이 형성된 웨이퍼가 상기 도 1에 도시된 트랜스퍼 모듈(2)에 로딩된 후, 모든 분위기가 진공 상태로 된다. 다음, 상기 웨이퍼는 전 세정 모듈(4)로 이동된다. 그러면, 상기 전 세정 모듈(4)에 장착된 상기 세정 장비(10) 내의 기판 지지대(16) 상에 웨이퍼(20)가 놓이게 된다. 상기 알루미늄 챔버(12)가 진공 상태가 된 후, 상기 석영 방전관(22)을 통해 N2/H2/Ar 가스가 유입된다. 상기 마이크로파 입력 라인(25)을 통해 마이크로파가 전달되어 상기 플라즈마 발생 장치(24)를 통해 상기 N2/H2 가스가 플라즈마 상태로 여기되고, 이것이 상기 알루미늄 챔버(12) 내에 유입된다. 또한, 상기 알루미늄 챔버(12) 입구에 연결된 가스 입구(gas inlet)를 통해 NF3 가스가 동시에 유입된다.
예를 들어, 상기 N2 가스는 50sccm 내지 1000sccm 범위 내로 사용되고, 상기 H2 가스는 5sccm 내지 100sccm 범위 내로 사용된다. 상기 NF3 가스는 1sccm 내지 100sccm 범위 내로 사용된다.
도 3b에 있어서, 상기 리모트 N2/H2 플라즈마 가스 및 NF3 가스에 의해 콘택홀(104) 하부의 자연 산화막(108)이 제거된다. 이때, 상기 세정 공정은, 0.01torr 내지 100torr의 저압 바람직하게 약 0.3 torr의 압력, 0℃ 내지 200℃의 온도, 그리고 자연 산화막(108)이 2Å 내지 200Å 정도 제거 가능한 조건으로 수행된다. 산화막 식각률은 열산화막을 기준으로, 4Å/min 이며, 산화막의 도핑 여부와 막질에 관계없이 거의 동일하게 된다. 실제로, 열산화막의 1로 기준했을 때, CVD 산화막은 0.9 내지 1.1, 플라즈마 산화막은 0.9 내지 1.1, 도핑된 산화막은 1.5 내지 1.6의 식각 선택비를 갖는 것으로 나타났다. 이러한 산화막 식각 특성은 기존의 습식 세정에서 고질적으로 발생되는 콘택홀(104)의 수직 프로파일 변형을 방지하게 된다. 따라서, 콘택홀(104)의 양측벽에 요철이 없게 되므로, 후속 공정으로 수행되는 배리어 금속 등을 스퍼터링(sputtering) 하는 공정에 있어서, 그 막이 콘택홀(104) 내부에서 단선 되는 부분이 없게 된다. 또한, 상기 스퍼터링이 아닌 CVD 공정을 이용하여 상기 콘택홀(104)을 매몰하는 경우에도, 콘택홀(104)의 양측벽에 요철이 있게 되면 콘택홀(104) 내부에서 보이드(void)가 잔류하는 문제점이 있게 된다. 본 발명에 따른 콘택홀 세정 방법이 상기 잔류 보이드 발생을 방지한다.
한편, 상기 리모트 N2/H2 플라즈마 가스 및 NF3 가스로 세정 공정이 수행될 때, 자연 산화막(108) 하부의 기판 손상층(106a) 및 콘택홀(104) 양측벽의 손상층(106b)도 자연 산화막(108)과 거의 같은 식각률(4Å/min)로 식각 된다. 또한, 식각 잔류물(109)도 동시에 제거된다.
마지막으로, 상기 세정 공정 후, 웨이퍼가 상기 트랜스퍼 모듈(2)을 통해 상기 증착 모듈(6)로 이동되고 인 시츄(in-situ)로 도 3c에 도시된 바와 같이, 상기 콘택홀(104)이 충분히 채워지도록 웨이퍼 상에 배선 내지 플러그(plug)로 형성을 위한 도전층(110)이 증착 된다. 상기 도전층(110)은 실리콘, 폴리실리콘, 실리사이드(Ti, Ta, W, 그리고 Co), 금속막(Al, Ti, TiN, W, 그리고 Cu) 중 어느 하나이다.
상기 세정 공정이 하나의 챔버에서 수행되므로 도 1에 나타낸 바와 같이, 다른 설비와 클러스터 구성이 가능하다. 예를 들어, 기존의 증착 설비에 전 세정 모듈(4)을 추가시키는 설비 구성이 가능하고, 세정 공정 후, 웨이퍼의 대기 중의 노출 없이 증착 챔버로 이동 가능하다.
도 4는 종래 및 본 발명의 실시예에 따른 반도체 장치의 콘택홀 세정 후의 콘택 크기에 따른 콘택 저항의 변화를 보여주는 그래프이다.
도 4를 참조하면, 본 발명에 의한 건식 세정 공정(리모트 플라즈마 사용)(참조 번호 120)이 종래 습식 세정 공정(200 : 1 HF 사용)(참조 번호 121)에 비해 상대적으로 낮은 콘택 저항 분포를 나타냄을 볼 수 있다. 또한, 콘택의 크기가 작아질수록 이러한 경향이 더욱 명확하게 나타나는데 예를 들어, 0.28㎛ 콘택의 경우, 종래에 비해 약 1/6 정도 콘택 저항이 감소되었음을 알 수 있다.
상기 건식 세정 방법은 상기 콘택홀 세정 뿐아니라, 커패시터 유전막 형성 전 즉, 스토리지 노드 형성 후 스토리지 노드 상의 자연 산화막을 제거하는 공정에도 동일하게 적용 가능하다. 결과적으로, 스토리지 노드와 커패시터 유전막 사이의 계면을 보다 안정하게 유지할 수 있다.
본 발명은 콘택홀 세정 공정시 콘택홀 하부의 자연 산화막을 제거함과 동시에, 콘택홀 형성을 위한 건식 식각시 발생된 절연막 및 기판의 손상층을 제거할 수 있고 따라서, 저 저항 콘택을 형성할 수 있으며, 콘택의 전기적 특성을 향상시킬 수 있는 효과가 있다.
또한, 서로 다른 산화 막질에 대해 거의 동일한 식각률을 갖는 식각 가스를 사용함으로써 콘택홀의 수직 프로파일을 유지할 수 있고, 따라서 후속 증착 공정시 스텝 커버리지를 향상시킬 수 있는 효과가 있다.

Claims (14)

  1. 반도체 기판 상에 절연층을 형성하는 단계;
    상기 절연층을 건식 식각 방법으로 식각 하여 콘택홀을 형성하는 단계;
    상기 콘택홀 하부의 자연 산화막, 자연 산화막 하부의 손상된 실리콘층, 그리고 콘택홀 양측벽의 손상된 절연층을 동시에 제거하되, 플라즈마로 여기된 N 및 H를 포함하는 제 1 식각 가스와, N 및 F를 포함하는 제 2 식각 가스를 동시에 사용하여 제거하는 단계를 포함하는 반도체 장치의 콘택홀 세정 방법.
  2. 제 1 항에 있어서,
    상기 절연층은, 서로 다른 방법에 의해 형성된 다층 산화막인 반도체 장치의 콘택홀 세정 방법.
  3. 제 1 항에 있어서,
    상기 제 1 식각 가스는 N2 및 H2를 포함하고, 상기 제 2 식각 가스는 NF3을 포함하는 반도체 장치의 콘택홀 세정 방법.
  4. 제 3 항에 있어서,
    상기 N2 가스의 유량은 50sccm 내지 1000sccm 이고, H2 가스의 유량은 5sccm 내지 100sccm 이며, 상기 NF3 가스의 유량은 1sccm 내지 100sccm 인 반도체 장치의 콘택홀 세정 방법.
  5. 제 1 항에 있어서,
    상기 자연 산화막 및 손상층들을 제거하는 공정은, 0.01torr 내지 100torr 범위 내의 압력 및 0℃ 내지 200℃ 범위 내의 온도 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  6. 제 1 항에 있어서,
    상기 자연 산화막 및 손상층들을 제거하는 공정은, 상기 자연 산화막이 2Å 내지 200Å의 범위 내로 식각 되는 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  7. 제 1 항에 있어서,
    상기 자연 산화막 및 손상층들을 제거하는 공정은, 자연 산화막, 절연층, 그리고 반도체 기판이 약 4Å/min의 식각률로 식각 되는 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  8. 트랜스퍼 모듈(transfer module), 전 세정 모듈(pre-cleaning module), 그리고 증착 모듈(deposition module)을 갖는 반도체 제조 장치를 이용한 콘택홀 세정 방법에 있어서,
    반도체 기판 상의 절연층을 식각 하여 형성된 콘택홀을 갖는 반도체 기판을 상기 트랜스퍼 모듈로 로딩(loading)하는 단계;
    상기 트랜스퍼 모듈의 분위기를 진공으로 만드는 단계;
    상기 반도체 기판을 상기 전 세정 모듈로 이동하는 단계; 및
    콘택홀 하부의 자연 산화막, 자연 산화막 하부의 손상된 실리콘층, 그리고 콘택홀 양측벽의 손상된 절연층을 동시에 제거하는 단계를 포함하는 반도체 장치의 콘택홀 세정 방법.
  9. 제 8 항에 있어서,
    상기 전 세정 모듈 내의 제거 공정은, N2 및 H2 가스를 리모트 플라즈마로 여기시키는 단계;
    상기 리모트 플라즈마와 동시에 NF3 가스를 사용하여 상기 자연 산화막 및 손상층들을 제거하는 단계를 포함하는 반도체 장치의 콘택홀 세정 방법.
  10. 제 9 항에 있어서,
    상기 N2 가스의 유량은 50sccm 내지 1000sccm 이고, H2 가스의 유량은 5sccm 내지 100sccm 이며, 상기 NF3 가스의 유량은 1sccm 내지 100sccm 인 반도체 장치의 콘택홀 세정 방법.
  11. 제 8 항에 있어서,
    상기 전 세정 모듈 내의 제거 공정은, 0.01torr 내지 100torr 범위 내의 압력 및 0℃ 내지 200℃ 범위 내의 온도 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  12. 제 8 항에 있어서,
    상기 전 세정 모듈 내의 제거 공정은, 상기 자연 산화막이 2Å 내지 200Å의 범위 내로 식각 되는 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  13. 제 8 항에 있어서,
    상기 전 세정 모듈 내의 제거 공정은, 상기 자연 산화막, 절연층, 그리고 반도체 기판이 4Å/min의 식각률로 식각 되는 조건으로 수행되는 반도체 장치의 콘택홀 세정 방법.
  14. 제 8 항에 있어서,
    상기 콘택홀 세정 후, 상기 반도체 기판을 상기 증착 모듈로 이동하는 단계; 및
    인 시츄(in-situ)로 상기 콘택홀을 도전층으로 채우는 단계를 더 포함하는 반도체 장치의 콘택홀 세정 방법.
KR1019980019867A 1998-05-29 1998-05-29 반도체 장치의 콘택홀 세정 방법 KR100266278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019867A KR100266278B1 (ko) 1998-05-29 1998-05-29 반도체 장치의 콘택홀 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019867A KR100266278B1 (ko) 1998-05-29 1998-05-29 반도체 장치의 콘택홀 세정 방법

Publications (2)

Publication Number Publication Date
KR19990086741A KR19990086741A (ko) 1999-12-15
KR100266278B1 true KR100266278B1 (ko) 2000-10-02

Family

ID=19537930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019867A KR100266278B1 (ko) 1998-05-29 1998-05-29 반도체 장치의 콘택홀 세정 방법

Country Status (1)

Country Link
KR (1) KR100266278B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404560B1 (ko) * 2001-01-06 2003-11-05 삼성전자주식회사 반도체 장치의 제조방법
KR100414947B1 (ko) * 2001-06-29 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR100414564B1 (ko) * 2001-06-29 2004-01-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR20030049086A (ko) * 2001-12-14 2003-06-25 (주)에이피엘 기판 건식 세정 장치 및 방법
KR20060076437A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR19990086741A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100322545B1 (ko) 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US6767834B2 (en) Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module
US6013575A (en) Method of selectively depositing a metal film
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
US7288284B2 (en) Post-cleaning chamber seasoning method
KR100842463B1 (ko) 기판의 유전체층을 사전 세정하기 위한 방법
TWI478225B (zh) 觸點清潔之方法
US6325861B1 (en) Method for etching and cleaning a substrate
KR20020072996A (ko) 금속 플러그 형성방법
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
KR100500932B1 (ko) 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법
KR100441328B1 (ko) 반도체 장치의 제조 방법 및 그것에 이용되는 웨이퍼 처리장치
KR100838502B1 (ko) 반도체 장치의 제조 방법
US6979633B2 (en) Method of manufacturing semiconductor device
US7384486B2 (en) Chamber cleaning method
KR100266278B1 (ko) 반도체 장치의 콘택홀 세정 방법
US7022618B2 (en) Method of forming a conductive contact
US6090707A (en) Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
JP2004517470A (ja) バイア形成工程において発生するエッチング残渣を除去する方法
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
CN117894748A (zh) 一种半导体结构及半导体工艺方法
KR100670618B1 (ko) 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정
KR100603703B1 (ko) 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980529

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980529

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000324

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000622

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000623

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030509

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040329

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050506

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060607

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070514

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20080602

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee