KR0149168B1 - 막형성 방법 및 막형성장치 - Google Patents

막형성 방법 및 막형성장치 Download PDF

Info

Publication number
KR0149168B1
KR0149168B1 KR1019900002745A KR900002745A KR0149168B1 KR 0149168 B1 KR0149168 B1 KR 0149168B1 KR 1019900002745 A KR1019900002745 A KR 1019900002745A KR 900002745 A KR900002745 A KR 900002745A KR 0149168 B1 KR0149168 B1 KR 0149168B1
Authority
KR
South Korea
Prior art keywords
gas
reaction vessel
film
plasma
reaction
Prior art date
Application number
KR1019900002745A
Other languages
English (en)
Other versions
KR910016065A (ko
Inventor
요시오 구마가이
카쓰야 오쿠무라
다카히꼬 모리야
신지 미야자키
스스무 다나카
Original Assignee
고다까 토시오
도오교오 에레구토론 가부시끼가이샤
아오이 죠이치
가부시끼가이샤 도오시바
후세 노보루
도오교오 에레구토론 사가미 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1046889A external-priority patent/JP2740789B2/ja
Priority claimed from JP17736889A external-priority patent/JPH03224222A/ja
Application filed by 고다까 토시오, 도오교오 에레구토론 가부시끼가이샤, 아오이 죠이치, 가부시끼가이샤 도오시바, 후세 노보루, 도오교오 에레구토론 사가미 가부시끼가이샤 filed Critical 고다까 토시오
Publication of KR910016065A publication Critical patent/KR910016065A/ko
Application granted granted Critical
Publication of KR0149168B1 publication Critical patent/KR0149168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/917—Differential etching apparatus having a barrel reactor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용없음.

Description

막형성 방법 및 막형성장치
제1도는 본 발명방법의 실시예1을 설명하기 위한 막형성장치를 나타낸 도면.
제2도는 제1도의 장치를 위에서 본 평면도.
제3도는 본 발명에 의한 자연산화막의 제거의 원리를 설명하기 위한 설명도.
제4도는 본 발명에 사용하는 막형성장치의 일부의 변형예를 나타낸 설명도.
제5도 및 제6도는 각각 본 발명에 사용하는 막형성 장치의 다른 일부의 변형예를 나타낸 도면.
제7도는 제1도의 장치의 다른 장치예의 설명도.
제8도는 본 발명을 Si3N4막형성 장치에 적용한 다른 실시예의 구성을 나타낸 설명도.
제9도는 제8도에 의한 Si3N4막형성 방법을 설명하기 위한 설명도.
제10도는 제8도에 의한 웨이퍼 크리닝 처리공정 및 Poly-Si 막형성공정을 연속적으로 행하는 방법을 설명하기 위한 설명도.
제11도는 제8도에 의한 반응용기내의 세정방법을 설명하기 위한 도면.
제12도는 본 발명의 다른 실시예의 구성을 나타낸 설명도.
제13도는 종래의 막형성방법의 문제점을 나타낸 설명도.
제14도는 종래의 플라즈마 처리장치의 구성을 나타낸 설명도.
제15도는 종래의 활성화 가스수송방법의 플라즈마 처리장치의 구성을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : P형 실리콘 기판 2,5 : SiO2막
3 : N+영역 4 : 폴리실리콘막
10 : 진공기구 11 : 반응용기
12 : 고주파 전원 13 : 고주파 전극
14 : 전극판 15 : 반도체 웨이퍼
16 : 반응가스 17 : 가스 도입구
18 : 히이터 기구 19 : 배기구
21 : 반응용기 22 : 반도체 웨이퍼
23 : 가열대 24 : 처리가스
25 : 처리가스 도입구 26 : 반응가스
27 : 반응가스 도입구 28 : 진공기구
29 : 배기구 30 : 플라즈마 발생용기
31 : 마이크로파 도파관 32 : 마이크로파 출력부
33 : 플라즈마 발생기구 34 : 수송관
40 : 반응용기 41 : 석영외관
42 : 석영 내관 43 : 웨이퍼 보우트
44,88 : 보우트 지지대 45 : 회전축
46 : 반응가스 공급구 47 : 도입관 (인젝터)
48 : 배기구 49 : 히이터
50,51,51A,51B,52A,52B : 전극 52 : 웨이퍼
53 : 고주파 신호 발생기 61A,61B,62A,62B,63A,63B : 전극
62 : 반도체 웨이퍼 64 : 반응가스 도입구
65,89 : 처리가스 도입구 66 : 배기구
67 : 히이터 기구 71 : 배기구
81 : 반응용기 82 : 외관
83 : 내관 84 : 히이터
85 : 웨이퍼 86 : 웨이퍼 보우트
87 : 웨이퍼 회전기구 90 : 반응가스 도입구
91,92 : 가스 토출관 91a,92a : 가스토출구
93 : 플라즈마 발생기구 94 : 플라즈마 발생용기
95 : 마이크로파 도파관 96 : 마이크로파 출력부
97 : 처리가스원 98 : 가스원
99 : 에칭가스원 100,101 : 전환밸브
102 : 플라즈마 수송관 103 : 진공기구
104 : 반응가스원 105 : 밸브
본 발명은, 열(熱) CVD(Chemical Vapor Deposition)처리 등에 의한 막형성에 가장저합한 막형성방법 및 막형성장치에 관한 것이다.
폴리실리콘(poly-si)막이나 텅스텐 (W)막 등의 배선용 막을 열 CVD 처리에 의하여 반도체 웨이퍼(이하, 단순히 웨이퍼로 약칭한다)의 표면에 막형성하는 경우, 웨이퍼의 표면의 SiO2막을 제거하는 것이 요망되고 있다.
이것은, 폴리실리콘막등과 그의 아래쪽 바탕막과의 양호한 전기적 접촉을 얻기 위한 것이다.
예를들면, 제13도에 나타낸 바와같이 P형 실리콘 기판(1)의 표면에 SiO2막(2)을 막형성한다. 계속하여 SiO2막(2)의 소정영역을 에칭에 의하여 제거한다. 에칭제거된 영역의 바로아래의 기판(1)내에 N+영역(3)을 형성한다.
계속하여, N+영역(3)을 덮도록 열 CVD 에 의하여 폴리실리콘 막(4)을 SiO2막(2)위에 생성한다.
이 경우, 폴리실리콘 막(4)의 막형성을 행하기 전에 기판(1)을 대기에 노출시키면 N+영역의 표면에 SiO2막(5)이 자연산화에 의하여 형성되어 버린다. SiO2막(5)은 절연판이다.
따라서, 이 상태에서 그대로 폴리실리콘 막(4)의 생성을 행하면, 폴리실리콘 막(4)과 바탕막인 N+영역(3)과의 전기적 접촉의 불량이 발생한다.
이와같은 접축 부분의 전기적 접촉불량은, 반도체 장치의 집적도가 높아질수록 폴리실리콘 막(4)과 N+영역(3)과의 접촉면적이 상대적으로 작게되기 때문에, 보다 중대한 문제로 된다.
그러므로, 종래는 세정용액으로 웨이퍼 세정을 행하여 이 SiO2막(5)을 제거한 다음에, 폴리실리콘 막(4)의 막형성을 행하도록하고 있었다.
그러나, 기판(1)의 웨이퍼세정은 공정면에서 매우 시간과 수고가 많이들며, 반도체 장치의 제조공정상 많은 시간과 수고를 필요로 한다는 문제가 있다.
또한, 열 CVD 장치에서는, 항상 섭씨 600 내지 800도로 가열되어 있다.
이 때문에 기판(1)을 열 CVD 장치에 넣을 때에, 어떤 방법으로도 복사열과 대기중의 산소에 의하여 기판(1)의 표면에 자연산화에 의한 산화막이 10 내지 30Å정도로 형성되어 버린다.
따라서, 미리 습식 세정을 행하여도 기판(1)을 열 CVD 장치의 반응용기속으로 옮길 때, 다시기판(1)의 표면에 자연산화에 의하여 산화막(5)이 형성되어 버린다.
그결과, 자연산화에 의한 SiO2막(5)을 완전히 제거할 수는 없었다.
상기와 같이 형성된 자연산화막은, 종래에도 제거하는 것은 불가능하였다.
열 CVD 장치의 온도를 섭씨 300도 이하로 내려서 기판(1)을 반응용기에 삽입하면, 반응용기로의 기판(1)의 삽입시의 자연산화에 의한 SiO2막의 형성을 방지할 수는 있다.
그러나, 열 CVD 장치의 온도를 올리고 내리는 데는 많은 시간이 걸린다.
그 결과, 제조효율이 대폭으로 저하하는 결점이 있었다. 한편, LCD(Liquid Crystal Device)기판이나 반도체기판 등을 처리하는 장치로서, 예를들면 A1 배선후의 반도체 웨이퍼상에 Si3N4막 패시베이션막을 형성하는 장치가 있다.
이와같은 막형성장치는, 예를들면 섭씨 400도 이하의 저온분위기에서 막형성을 행한다.
제14도는, 이와같이 패시베이션막을 형성하기 위한 종래의 폴라즈마 CVD 방치를 나타내고 있다.
석영으로 이루어진 원통형상의 반응용기(11)내에는, 고주파전원(12)에 접속된 빗살형상의 고주파 전극(13)이 한쌍이 서로 다르게 그 빗살부인 전극판(14)을 교차하여 배치되어 있다.
각 전극판(14)의 앞뒤에는, 피처리체인 예를들면 반도체 웨이퍼(15)가 밀착되어 있다.
반응용기(11)의 끝단부에는, 예를들면 SiH4+ NH3가스로 이루어진 반응가스(16)로 부터의 반응가스를 도입하기 위한 가스 도입구(17)가 형성되어 있다.
반응용기(11)바깥둘레부에는, 히이터 기구(18)가 둘레에 설치되어 있다.
이와같은 플라즈마 CVD 장치에 의한 패시베이션 막의 형성은, 우선 반응용기(11)내를 히이터기구(18)에 의하여 소정의 처리온도로 한다.
계속하여, 가스도입관(17)으로 부터 소정의 반응가스(16)를 도입한다.
이 해당 반응가스(16)를 고주파 전극(14)사이에서 플라즈마화하면서 Si3N4의 막형성 처리를 행한다.
이때, 반응용기(11)에 형성된 배기구(19)로 부터 진공기구(10)에 의하여 반응용기(11)내가 소정의 진공도로 되도록 진공 빨아들임을 행하고 있다.
그러나, 이와같은 플라즈마 CVD 장치에서는, 피처리체가 플라즈마 발생장소에 근접되어 있기 때문에, 이 생성된 플라즈마에 의하여 피처리물에 손상을 준다.
또한, 전극판(14)에부착된 반응생성물의 막이, 플라즈마에 의하여 박리되어서 먼지로 된다.
이 먼지가, 피처리체에 부착하는 문제가 있었다.
또한, 고주파 전극(13)자체가 열용량을 가지고 있기 때문에, 반응용기(11)내를 속히 소정의 처리온도까지 온도상승 시킬수가 없다.
또한, 온도제어의 응답이 나쁘고, 고 정밀도의 온도제어가 안되는 문제가 있었다.
그래서, 이들 문제를 해결하기 위하여 반응용기(11)의 밖에서 플라즈마를 생성하고, 이 플라즈마를 반응용기(11)내로 수송하여 처리하는 소위 활성화 가스 수송방식이 개시되어 있다 (Japan Journal of Applied Physics, Vol 17 (1987) Sapplement 17-1, pp, 215-221).
제15도는, 이 활성화가스 수송방식에 의한 플라즈마 CVD 장치를 나타낸 설명도 이다.
석영등으로 이루어진 거의 공형상의 반응용기(21)내에는, 피처리체인 반도체 웨이퍼(22)를 얹어 놓고 이것을 가열하기 위한 가열대(23)가 배열설치되어 있다.
반응용기(21)양측부에는, N2나 O2가스와 같은 처리가스(24)를 도입하기 위한 한쌍의 처리가스도입구(25)가 형성되어 있다. 반응용기(21)의 상부에는, SiH4와 같은 반응가스(26)를 도입하기 위한 반응가스 도입구(27)가 형성되어 있다.
반응용기(21)의 하부에는, 반응용기(21)내를 소정의 진공도로 유지하기 위한 진공기구(28)에 접속된 배기구(29)가 형성되어 있다.
또한, 반응용기(21)의 외부에는, 처리가스(24)를 도입하는 플라즈마 발생용기(30)마이크로파도 파관(31), 마이크로파출력부(32)로서 구성되는 플라즈마 발생기구(33)가 배열설치되어 있다. 이와 같은 구성의 플라즈마 처리장치는, 플라즈마 발생기구(33)에서 플라즈마화한 N2나 O2등의 처리가스를 수송관(34)를 통하여 처리가스도입구(25)로 부터 반응용기(11)내로 도입한다.
한편, 반응가스 도입구(27)로 부터는 SiH4등의 반응가스를 도입한다.
이들의 혼합가스 분위기중에서 예를들면 섭씨 400도의 온도로 Si3N4의 막형성을 행한다.
이와같이 플라즈마 생성부를 반응용기 외부에 형성함으로써, 플라즈마에 의한 피처리체의 손상이나 먼지발생의 문제를 해결하고자 한다.
그러나, 이와같은 종래의 활성화가스 수송방식의 플라즈마 처리장치는 피처리체를 가열대에 의하여 직접가열한다.
이 때문에, 피처리체를 균일하게 가열할 수 없다.
이 결과, 처리에 불균형이 생기는 문제가 있었다.
또한, 반응용기(21)내로 도입한 반응가스(26)와 처리가스(24)가 균일하게 혼합하지 않고, 반응용기(21)내의 장소에 따라서 처리가스(24)와 반응가스(26)의 농도분포에 오차가 생기기 쉽다.
이러한 점도 균일한 처리를 행하는데 장해로 되어 있다.
또한 복수의 피처리체를 동시에 처리하기 위하여서는, 복수의 가열대를 형성하지 않으면 안되고, 장치가 대형화하여 버린다.
이들의 문제는, 반응용기(21)를 대형화하는 만큼 현저하게 된다. 이 때문에, 반응용기(21)를 대형으로 하여 피처리체를 한 번에 대량처리할 수 없고, 대량생산에는 불리하였다.
본 발명의 목적은, 가열상태를 변화하는 일이 없이 양호한 막을 용이하게 형성할 수 있는 막형성방법을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, 플라즈마에 의한, 플라즈마에 의한 피처리물의 손상을 방지하고, 또한, 균일처리 및 대량처리가 가능한 막형성 방법 및 막형성장치를 제공하는 데 있다.
본 발명은, 반응용기내에 에칭가스를 공급하는 공정과, 이 반응용기 밖에 형성된 적어도 한쌍의 전극에 고주파 신호를 공급하는 공정과,
가열상태에서, 상기 반응용기 내에 배치되는 피처리체의 표면의 자연산화에 의한 막을 플라즈마에칭에 의하여 제거하는 공정과,
상기 가열 상태에서 상긴 전극에로의 고주파 신호의 공급을 정지하여 상기 에칭가스를 배기하는 공정과,
상기 반응용기를 대기로 개방하는 일없이 상기반응용기내에 막생성가스를 공급하는 공정과를 구비하는 막형성 방법이다.
또한, 본 발명은, 반응용기내에 피처리체를 다수수용하고, 해당피처리물군(群)에 처리가스 및 반응가스를 사용하여 소정의 처리를 실시하는 막형성장치에 있어서,
반응용기외부에 배열설치되어 처리가스를 플라즈마화 하는 플라즈마화 기구와, 이 플라즈마화기구에서 생성된 처리가스플라즈마를 상기 반응 용기내로 도입하는 플라즈마 수송관과를 구비하는 것을 특징으로 한 막형성장치이다.
본 발명장치는, 반응용기내에 피처리물을 다수수용하고, 이 반응용기 내에 수용된 상기 피처리물군에 처리가스 및 반응가스를 사용하여 소정의 처리를 실시하는 처리장치에 있어서, 상기 반응용기외부에 배열설치되어 상기 처리가스를 플라즈마화하는 처리가스플라즈마화기구와, 이 처리가스 플라즈마화기구에서 생성된 처리가스 플라즈마를 상기 반응 용기내로 도입하는 플라즈마 수송관을 구비한 것을 특징으로 하는 것이다.
또한, 본 발명 방법의 처리방법은, 상기 처리가스 플라즈마 기구에 의하여 플라즈마화한 처리가스와 반응가스엔 의하여 상기 피처리물을 막형성하는 것을 특징으로 하는 것이다.
또한, 본 별명방법의 처리방법은, 상기 처리가스 플라즈마화기구에 의하여 에칭가스를 플라즈마화한다음에, 이 플라즈마화한 에칭가스에 의하여 상기 피처리물군을 에칭하는 것을 특징으로 하는 것이다.
또한, 본 발명방법의 처리방법은, 상기 처리가스플라즈마화기구에 의하여 에칭가스를 플라즈마화하고, 이 플라즈마화한 에칭가스에 의하여 상기 반응용기내를 에칭세정하는 것을 특징으로 하는 것이다.
또한, 본 발명방법의 처리방법은, 상기 처리가스플라즈마화기구에 의하여 플라즈마화된 에칭가스에 의하여 상기 피처리물의 표면층을 제거한 다음에, 상기 제거처리와 거의 같은 온도조건하에서 상기 반응용기내에 반응가스를 도입하여 상기 제거처리된 피처리물군에 막형성하는 것을 특징으로 하는 것이다.
[실시예]
다음에 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
제1도는, 본 발명의 막형성방법에 사용하는 열 CVD 장치의 한예를 나타낸 설명도이다.
이 열 CVD장치는, 종형(縱型)반응로를 구성하고 있다.
반응용기(40)는, 석영으로된 통형상의 반응관으로 구성되어 있다. 또한, 석영외관(41)과 석영내관(42)에 의하여 2 중관구조로 되어 있다.
석영내관(42)내에는, 피처리체인 반도체 웨이퍼(52)(이하, 단순히 웨이퍼로 약칭한다)를 배치(Batch)처리할수 있도록 소정간격에서 수직방향으로 100 내지 150 매의 웨이퍼를 배열한 웨이퍼 보우트(43)가 형성된다.
웨이퍼 보우트(43)에 마련된 상기 웨이퍼는, 반응용기(40)의 아래끝단측개구로 부터 보우트 엘리베이터에 의하여 로우딩되고, 처리후는 언로우딩 된다.
웨이퍼보우트(43)를 지지하는 보우트 지지대(44)의 중심위치에는, 회전축(45)이 세워설치되어 있다.
회전축(45)은, 도시하지 않은 모우터에 의하여 회전된다.
회전축(45)의 회전에 의하여 보우트 지지대(44)의 전체가 (도면중화살표방향) 회전한다.
이 결과, 웨이퍼(52)가 각각 수평내에서 회전하여, 그 표면에 소정의 에칭 또는 막형성이 균일하게 행할 수 있도록 되어 있다.
반응용기(40)의 바닥부측벽에는, 반응가스의 공급구(46)가 형성되어 있다.
공급구(46)로 부터 공급된 반응가스는, 수직방향으로 많은 구멍이 형성된 석영관으로 이루어진 도입관 (인젝터)(47)로 도입된다.
반응가스는, 도입관(47)에 뚫어진 구멍으로 부터, 세로방향으로 다수 겹쳐진 웨이퍼(52)의 표면에 평행한 방향으로 사출되고, 반응 용기(40)내의 모든 웨이퍼(52)의 피처리면에 균일하게 도입되도록 구성되어 있다.
도입된 가스는, 석영내관(42)과 석영외관(41)과의 사이를 통하여 반응용기(40)의 바닥부측벽에 형성된 배기구(48)로 부터 외부로 배기된다.
반응용기(40)의 바깥둘레에는, 가열원(加熱源) 예를들면 속이빈 원통형상에 코일형상으로 감겨진 저항가열형 히이터(49)가, 외관(41)과 소정의 간격을 두고 배치되어 있다.
히이터(49)와 외관(41)사이에는, 마주보는 한쌍의 전극(50)(51)이 형성되어 있다.
제2도는, 전극(50),(51)의 배열상태를 나타내고 있다.
전극(50),(51)은, 각각 반응용기의 외형형상에 따른 곡면을 가지는 도전체로 형성되어 있다.
전극(50),(51) 은 반응용기(40)를 사이에 두고 서로 마주보도록 배치되어 있다.
전극 (50),(51)은, 반응용기(40)의 내부의 균열(均熱)효과를 얻는다.
즉, 전극(50),(51)은 인코넬(Inconel) 등의 중금속 또는 Na, K, Mg, Fe, Cu, Ni 등을 투과하지 않는 도전성을 가지는 비금속 재료로 형성되어 있다.
이와같은 비금속재료로서는, 예를들면 실리콘카아바이트, 도전성 세라믹 그라파이트 등이 있다.
전극(50),(51)사이에, 고주파신호 발생기(53)로 부터 예를들면 500KHz의 고주파신호 전압을 공급함으로써, 반응용기(40)내의 반응가스인 에칭가스 NF3를 플라즈마화하도록 되어 있다.
발생한 플라즈마에 의하여 각 웨이퍼(52)에 자연산화에 의하여 형성된 막을 플라즈마에칭하도록 되어 있다.
에칭가스 NF3의 플라즈마화는 전극(50),(51)의 대신으로 코일을 형성하고, 이 코일에 고주파전력을 인가하여도 좋고, 에칭가스에 마이크로파를 인가하여도 드라이에칭(애싱도 포함) 하는 수단이면 어느것이라도 좋다.
또한, 도면의 예와 같이 반응용기의 외부에 한쌍의 전극을 형성하는 경우, 전극이 석영외관(41)과 접촉하는 각도에 따라 반응용기(40)의 원주방향의 전계가 불균일하게 된다.
그러나, 전극(50),(51)의 만곡각도를 120도에서 140도의 범위, 특히 130도로 하였을때에 야호한 에칭의 균일성을 얻을 수 있다는 것이 확인되어 있다.
다음에, 이 장치를 사용하여, 예를들면 제13도에 나타낸 바와같이 웨이퍼 표면의 포리실리콘막상에 발생한 자연산화에 의한 SiO2막(5)을 제거한 다음에, 폴리실리콘 등의 배선용막(4)을 막형상하는 공정을 이하의 실험예(1), (2)에 의하여 설명한다.
[제1의 공정]
[실험예 1]
보우트(43)에 배선용막을 형성하기전의 웨이퍼(52)를 100 내지 150매 얹어 놓는다.
이때, 히이터(49)에 의하여 반응로내의 온도는, 섭씨700도로 설정한다.
이 반응로내의 온도는 다음의 모든 공정증, 섭씨 700도로 유지된다. 이 상태에서 진공펌프로 반응용기(40)내를 배기한다.
계속하여 에칭가스로서 NF3를, 가스 공급구(46)로부터 그 유량을 100 SCCM 로 되도록 조정하면서 반응용기(40)내로 공급한다. 또한, 에칭가스 NF3에 대하여, 수소 (H2)의 용량을 100 SCCM 으로 되도록 제어하면서 반응용기(40)내로 공급한다.
이때 인젝터를 사용하여 가스를 다수의 웨이퍼(52)에 거의 균일하게 공급할수 있게 된다.
또한, 반응관(40)의 내부는, 압력이 0.5Torr로 되도록 제어되어 었다.
수고(H2)가스를 다하는 것은, 자연산화에 의한 SiO2막의 두께가 20 내지 30Å로 얇기 때문에, F 래디컬을 H2와 반응시켜서, HF의 형으로 F래디컬을 감소시키고, 에칭 속도를 10 내지 30Å/min 로 느리게 하기 때문이다.
에칭 속도가 늦어짐에 따라 제어시간의 조절이 용이하게 된다.
또한, 웨이퍼(52)면 내 및 면사이의 에칭의 균일성이 좋아진다. 이 상태에서, 한쌍의 전극(50), (51)사이에, 주파수 500KHz, 출력 200W의 고주파신호를 고주파신호발생원(53)으로부터 임피던스정합기(도시하지 않음) 를 개재하여 소정시간 공급한다.
그 결과, 에칭가스 NF3가 플라즈마화된다.
그리고, 제3도에 나타낸 바와같이 Si 막과 SiO2막이 거의같은 에칭 속도로 에칭된다.
이로 인하여, 오버에칭시에, N+영역(3)이 많이 에칭되는 일은 없다.
또한, 20 내지 30Å이라는 얇은 자연산화에 의한 막(5)이 거의 완전하게 제거된다.
에칭가스 NF3만으로써 다른 가스를 가하지 않아도 자연산화에 의한 SiO2막의 제거를 행할수 있다.
이 경우에는, 에칭속도가 수백 Å/min 이고, 또한 에칭의 균일성은 상기예 보다도 나쁘다.
가스공급에 인젝터(47)를 사용하고, 또한 회전축(45)을 회전시켜서 웨이퍼(52)를 회전시키면, 다시 웨이퍼(52)면내, 면사이 에서 에칭의 균일성이 좋아진다.
즉, 인젝터(47)에 의하여 세로방향으로 다수배열된 웨이퍼(52)사이에 거의 균일하게 가스가 사출된다.
그 결과 웨이퍼(52)의 세로방향의 위치의 상위에 따른 가스의 농도의 불균일이 없어진다.
그리고, 웨이퍼(52)면사이의 에칭의 균일성이 좋아진다.
또한, 반응용기(40)내에서, 플라즈마는 균일하게 발생하지 않으나, 웨이퍼(52)를 회전시키면, 웨이퍼(52)의 면위의 점은 용기내의 일정한 위치로 고정되지 않고 여러위치의 분위기중에 휩쓸리게 된다.
이로인하여, 웨이퍼(52)의 면 내에서의 에칭의 균일성이 향상한다. 플라즈마의 발생은, 전극의 근방의 방전전계가 강하기 때문에, 전극 근방으로 치우친다고 생각할수 있다.
그래서, 보우트(43)의 반응용기(40)내의 위치를, 제4도에 나타낸 바와같이, 반응용기(40)의 내관(42)의 중심위치로 부터 어긋난위치로 한다.
그리고, 이 반응용기(40)내에 있어서의 편심위치에서, 회전축(45)을 중심으로 하여 보우트를 회전시키도록 한다.
이와같이하면, 플라즈마 발생이 강한 장소의 근방에서 웨이퍼(52)가 회전한다.
이로 인하여, 웨이퍼(52)의 면내에서의 균일성이 보다 향상한다. 전극(50), (51) 사이에 고주파 신호를 공급함으로써 반응용기내에 발생하는 전계의 불균일에 의한 플라즈마의 불균일은, 다음과 같이 함으로서 경감할수 있다.
즉, 이것은 전극(50), (51) 사이에 고주파 신호를 예를들면 0.1내지 0.5초의 주기로 버어스트형상으로 인가한다.
결국, 웨이퍼(52)사이에 에칭가스가 흐른다음에, 예를들면 0.1초간, 전극(50), (51)에 고주파 신호를 인가하여, 자연산화에 의한 막의 제거를 행한다.
0.1초 경과하면 고주파신호의 전극(50), (51) 예로의 공급을 정지한다.
에칭가스가 충분히 흐르는 시간 예를들면 0.1초 후에, 다시 0.1초간 고주파신호를, 전극(50), (51)으로 인가한다.
이상을 연속으로 반복한다.
이와같이하면, 전극(50), (51)에 고주파신호가 인가되지 않는 기간은, 반응관내의 전계는 불균일으로 되지 않는다.
그 때문에, 플라즈마는 반응관애에 균일하게 분포하도록 됨에 따라, 웨이퍼(52)면 내에서의 에칭이 균일화된다.
또한, 에칭가스는 NF3에 한정하지 않고, 예를들면 CF4+ O2나 그 외의 에칭가스를 사용할수도 있다.
[실시예 2]
본 예는, 반응가스를 일정한 유속으로 흘리고 있는 상태에서는, 플라즈마도 함께 흘려버리고, 반응용기(40)내에서, 플라즈마가 균일하게 발생하지 않는 것을 개선하도록 한 경우의 예이다.
이 예에서는, 반응로의 온도 700℃, 반응용기내의 압력 0.5Torr, 에칭가스 NF3을 유량 700SCCM으로 반응용기내로 공급하는 것 등의 조건은, 실험예의 경우와 동일하다.
또는, 여기에, 희석 가스로서 Ar 이나 He 를 가하여도 좋다.
또한, 본예에서는, 가스공급에 인젝터(47)를 사용하지 않음과 동시에, 회전축(45)에 의한 웨이퍼(52)의 외전은 행하지 않는다. 그리고, 본 예에서는, 에칭가스를 소정량 반응용기(40)내에 가한다. 계속하여, 배기밸브를 닫음과 동시에 가스의 공급도 정지하고, 가스의 흐름을 중지시킨다.
또한, 가압밸브를 닫고, 반응용기(40)내의 압력을 일정하게 한다.
이 상태에서, 한쌍의 전극(50), (51)사이에 주파수 500KHz, 출력 200W의 고주파 신호를 가하여, 에칭가스를 플라즈마화한다.
그러면, 상기의 실험예와 동일하게하여, SiO2막은 그 두께에 비교하여 거의 에칭되는 일이 없었다.
또한 20 내지 30Å이라는 얇은 자연산화에 의한 SiO2막은, 거의 완전하게 제거된다.
또한, 1회의 상기 에칭처리에서는 가스가 부족하기 때문에, 자연산화에 의한 막 SiO2막의 완전한 제거가 되지 않을 때는, 이상의 처리를 복수회 행함으로서, 자연산화막 SiO2의 보다 완전한 제거가 될 수 있다.
본 예에 있어서는, 반응용기(10)내는 가스의 흐름은 없다.
또한, 압력이 일정하기 때문에, 반응용기(40)내의 어느위치에서도 가스의 농도는 거의 균일하게 된다.
그리고 가스 흐름에 의한 불균일은 없어진다.
본 예의 경우도, 웨이퍼면 내 및 웨이퍼 면 사이에서, ±10%이내라고 하는 균일성이 좋은 에칭이 된다.
또한, 본 예에 있어서도, 고주파 신호를 전극 (50), (51)사이에 0.1 내지 0.5초 주기에서 버어스트 형상으로 인가함으로서, 반응 용기내의 전계의 불균일에 의한 플라즈마의 발생의 장소에 따른 불균일을 경감할 수 있다.
또한, 본 예에 있어서도, 에칭가스로서는 NF3에 한정하지 않고, CF4+ O2등을 사용하여도 좋은 것은 말할것도 없다.
[제2의 공정]
진공 펌프로 제1의 공정에서 사용된 에칭가스를 모두 배기한 다음에, 막 생성용의 가스, 그 예로서는 SiH4를 소정의 유량으로 제어한 상태로 공급구(46)로 부터 반응용기(40)내로 공급한다. 이때, 반응관(40)내의 압력은 소정의 값으로 제어되어 있다.
이와같이하여, 웨이퍼(52)의 표면에 폴리실리콘의 배선용막을, 열 CVD 처리에 의하여 소정의 두께로 생성한다.
이 제2의 공정에서도, 처리가스는 인젝터(47)에 의하여 보우트(43)에 설치된 다수매의 각 웨이퍼(52)에 균일하게 사출한다. 이와같이하여, 웨이퍼(52)사이에 균일한 막형성을 행할 수 있다.
동일하게, 보우트(43)를 회전축(45)을 중심으로 회전시킴으로써, 웨이퍼(52)의 면 내에서의 막형성을 균일한 막두께로 행할 수 있다.
제1 및 제2의 공정에서 얻어진 웨이퍼(52) 에는, 자연산화에의한 막이 제거된 다음에, 대기에 노출되는 일없이 진공속에서 연속하여 폴리실리콘 등의 배선용의 막의 생성이 실시된다.
이 때문에, 배선용막과 바닥막과의 접촉부분에 자연산화에 의한 막은 존재하지 않기 때문에, 이 접촉 부분의 저항치를 종래의 것보다 작게할 수 있고, 또한, 배선용막과 바닥막과의 밀착성이 좋아진다.
상기 실시예에서는, 폴리실리콘 막형성의 공정에 본 발명을 적용한 경우를 설명하였다.
그러나, 본 발명은, 실리콘질화(SiN4)나 텅스텐(W)의 막형성, SiO2의 막형성 공정에 있어서도 유효하다.
자연산화에 의한 막은 핀홀이 다수 있고, 막의 두께도 일정하지 않다. 따라서, 절연막으로서의 특성은 CVD 에 의하여 막형성한 SiO2막에 비하면 대폭으로 뒤떨어진 특성을 나타낸다.
또한, 본 발명에 의하면, 캐피시터 형성 공정에 있어서, 폴리 실리콘 위에 SiN4를 막형성하기 전에, 폴리실리콘 위의 자연산화에 의한 막을 제거함으로써, 좋은 질의 캐피시터를 형성할 수 있다.
또한, 제1도에 나타낸 열 CVD 장치에서는, 전극은 한쌍만 형성하였다. 그러나, 복수쌍의 전극을 형성하여도 좋다.
이 경우에, 제5도에 나타낸 바와 같이, 2쌍의 전극 (51A),(51B),(52A),(52B)를 서로 직교하도록 배치하고, 이들 2쌍의 전극(51A),(51B),(52A),(52B)에 90도의 위상차가 있는 고주파 신호 (RF1), (RF2)를 각각 공급한다.
이에 따라서, 반응용기내에 서로직교하는 전계 E1, E2가 생기기 때문에, 회전전계를 발생하게 할 수 있다.
이와같은 회전 전계에 의하면, 반응용기의 원주 방향의 전계분포의 불균일을 해소할 수 있다.
또한, 고주파 신호(RF1)와 (RF2)의 주파수를 바꿈으로써 전계 분포의 불균일을 해소할 수 있다.
또한, 동일하게 제6도에 나타낸 바와 같이, 60도 각 간격의 3쌍의 전극 (61A),(61B),(62A),(62B),(63A),(63B)를 반응용기(40)의 바깥둘레에 배치하고, 이들 3깡의 전극을 스위치(70)로 일정 주기마다, 순차적으로 전환하여 고주파 신호 (RF)를 공급하도록 한다.
이와같이하면, 전극 (61A), (61B)에 고주파신호 (RF)가 인가될 때에는 제6b도에 나낸 바와 같이 전계 E는 수직방향으로 발생한다.
전극(62A),(62B)는 고주파신호(RF)가 인가될때는, 제6c도에 나타낸 바와 같이 전계E가 수직방향에 대하여 60도 회전한 상태에서 발생한다.
전극(63A),(63B)에 고주파 신호 (RF)가 인가될때는 제6d도에 나타낸 바와같이 전계E가 수직방향에 대하여 120도 회전한 상태에서 발생한다.
따라서, 반응관내에 회전전계를 발생시킬 수 있다.
따라서, 반응용기내의 원주방향의 전계분포의 불균일을 해소할 수 있다.
또한, 상기의 실시예에서는, 석영 내관(42)을 배치한 막형성장치에 따라 설명하였다.
그러나, 막형성장치라면 어느장치라도 좋다.
예를들면, 제7도에 나타낸바와 같은 내관을 배치하지 않은 배치식 CVD 장치라도 좋다.
본 장치의 구성은, 당업자에 있어서 주지되어 있기 때문에 상세한 설명은 생략한다.
제1도와 동일부분은 동일번호를 부여하였다.
본 실시예에서는, 배기구(71)가 석영외관(41)의 정상부에 형성되어 있다.
물론, 배기구의 위치는 정상부에 한정되지 않는다.
이와같이 내관(42)이 없는 반응장치의 경우, 제1도의 장치에 비교하여 보다 강한 플라즈마를 발생시킬 수 있다.
당연한 것이지만, 내관(42)이 없는 부분은, 방전공간을 넓게 잡을 수 있고, 플라즈마 강도의 공간 균일성이 향상하고, 피처리물 예를들면 웨이퍼의 에칭의 균일성이 향상한다.
본 발명에 의하면, 제1의 공정에 있어서, 웨이퍼의 바닥도전막상에 형성된 자연산화에 의한 막을 반응용기외에 형성한 대응전극에 의하여 플라즈마 에칭한다.
이 때문에, 종래와 같은 습식 세정을 필요로 하지 않는다.
그리고, 제1공정에서 자연산화에 의한 막을 제거한 다음에, 대기중에 웨이퍼를 빼내는 일없이, 진공속에서 연속하여 제2의 공정으로 막형성을 할 수 있다.
따라서, 종래에는 습식세정하여 자연산화에 의한 막을 제거하여도 웨이퍼를 막형성장치의 반응용기에 넣을때에 불가피하게 발생하여 버리는 자연산화에 의한 막은, 본 발명의 경우에는 전혀 발생하지 않는다.
이와같이, 본 발명에 의한 방법에 의하여, 막형성된 웨이퍼는, 배선용막과 바닥막과의 접촉부분에 자연산화에 의한 막은 존재하지 않기 때문에, 이 접촉부분의 저항치를 종래의 것보다 작게할 수 있다.
또한, 배선용막과 바닥막과의 밀착성은 좋아진다.
그 결과, 집적도가 보다 높고, 배선용막과 바닥막과의 접촉면적이 작은 반도체 웨이퍼에 양호한 막형성을 행할 수 있다.
다음에, 본 발명의 다른 실시예에 대하여 설명한다.
제8도는, 본 발명을 적용한 종형열처리장치의 설명도이다.
도면중(81)은, 반응용기이다.
거의 수직으로 형성한 반응용기(81)는, 예를들면 석영등으로된 외관(82)과, 외관(82)내에 동심적으로 간격을 형성하여 수용된 예를들면 석영으로 이루어진 원주형상의 둥근통(83)으로써 구성된 2중관 구조로써 되어 있다.
그리고, 이 반응용기(81)를 둘러싸도록 히이터 구조(84), 단열성 (도시하지 않음) 부재가 배열 설치되어 있다.
내관(83)내에는, 피처리체인 웨이퍼(85)를 다수 쌓아욜려 배열한 웨이퍼 보우트(86)가 수용되어 있다.
웨이퍼 보우트(86)는, 웨이퍼 회전기구(87)에 의하여 회전가능하게 배열설치된 보우트 지지대(88)위에 탑재되어 있다.
반응용기(81)의 아래 끝단 측벽에는, 반응용기(81)내에 N2가스, 처리가스에 의하여 예를들면 Si3N4막의 형성을 행하고, O2가스에 의하여 SiO2막의 형성을 행하고, 또 에칭을 행한다면 에칭가스로서 예를들면 CF4+ O2나 NF3등을 도입하기 위하여, 처리가스 도입구(89)와, 반응가스 예를들면 SiH4가스를 도입하기 위한 반응가스 도입구(90)가 형성되어 있다.
처리가스 도입구(89) 및 반응가스 도입구 (90)에는, 각각 L자 형상의 가스 토출관 (91), (92)가 그 가스토출부를 내관 (83)과 반도체 웨이퍼 열(85)과의 간격에 삽입하여 배열설치되어 있다.
이 가스 토출관의 가스토출부에는, 소정의 피치로 가스 토출구멍(91a),(92a)이 뚫려서 설치되어 있다.
종형로에서는, 반응가스가 에칭이나 막형성 등의 작용에 의하여 소비되기 때문에 반응로의 하부보다도 상부쪽이 반응가스농도가 희박해지는경향이 있다.
이 때문에, 이 실시예에서는, 가스토출관 (91),(92)에 형성된 가스토출구멍의 천설피치(91a),(92a)를 상부방향으로 서서히 좁아지도록 형성하고 있다.
이에따라서, 반응용기(81)내에서 균일한 가스농도를 얻을 수 있도록 구성한다.
한편, 반응용기(81)외부에는, 처리가스를 프라즈마화하기 위한 플라즈마 발생기구(93)가 형성되어 있다.
이 플라즈마 발생기구(83)는, 플라즈마 발생용기(94)와, 이 플라즈마 발생용기(94)내에 플라즈마 생성용의 마이크로파를 도입하기 위한 마이크로파 도파관(95), 그리고 마이크로파 도파관(95)에 마이크로파 예를들면, 2.45GHz, 펄스간격 20mS의 펄스형상 마이크로파를 공급하기 위한 마이크로파 출력부(96) 등에 의하여 그주요부분이 구성되어 있다.
또한, 처리가스원(97)으로서는, 막형성용으로서 O2또는 N2가스원(98)과 에칭용으로서 에칭가스원(99) 예를들면 CF4+O2가스원이나 NF3가스원이 형성되어 있고, 이들 각가스원(98),(99)는, 각각 전환밸브 (100), (101)를 개재하여 플라즈마발생용기(94)에 접속되어 있다.
이 플라즈마 발생기구(93)에서 플라즈마화된 처리가스는, 플라즈마 수송관(102)내를 통하여 처리가스토출관(91)으로 인도된다. 그리고, 가스 토출관의 가스토출구멍(91a), (92a)으로 부터 토출된다.
이와같은 구성의 막형성장치를 사용함으로써 여러 가지의 처리가 행하여지고, 다음엠 각종 처리방법에 대하여 도면을 참조하연 설명한다.
우선, 처리방법의 제1의 예로서, 반도체 웨이퍼 위에 Si3N4패시베이션막을 형성하는 경우에 대하여 제9도의 동작 플로우챠아트를 참조하면서 설명한다.
도시를 생략한 승강기구에 의하여 보우트 지지대(88)를 하강시키는 이 지지대(88)위에, 웨이퍼 보우트(86)를 탑재한다.
계속하여 다시 보우트 지지대(88)를 상승하여 반응용기내에 웨이퍼 보우트(86)를 수용한다 (웨이퍼·로우드)(111).
다음에, 반응용기(81)하부측벽에 형성된 배기구(90)로부터 진공기구(103)에 의하여 진공으로 한다.
그리고 반응용기(81)내를 소정의 진공도 0.001Torr 로 한다.
또한, 히이터 기구(84)에 의하여 반도체 웨이퍼(85)를 소정의 처리온도 예를들면 섭씨 300 도까지 승온한다. (112).
그리고, 에칭용 처리가스원(99)의 전환밸브(101)를 닫는다.
그리고 막형성용 처리가스원(98)의 전환밸브(100)를 열고 플라즈마 발생기구(93)의 플라즈마 발생용기 내(94)에 처리가스(본 실시예에서는 N2가스로 한다)를 도입한다.
그 다음에 플라즈마 발생용기(94)에 마이크로파 예를들면 전력 (600W), (2.245GHz)의 마이크로파를 공급하고, 이 N2가스를 플라즈마화한다.(114).
다음에, 이 플라즈마화한 N2가스를 플라즈마 수송관(102)을 통하여 처리가스토출관(91)으로 인도하고, 가스토출구멍(91a)으로 부터 반응용기(81)내로 소정량 예를들면 N2분압 1.0Torr상당 토출한다.
이 처리가스 토출동작과 동시에, 반능가스원(104)의 밸브를 열고 반응가스 토출관(92)으로 부터 반응가스 (본 실시예에서는 12%의 SiH4를 혼재한 N2베이스의 생가스로 된다)를 소정량 예를들면 분압 0.2Torr 상당 토출한다(115).
그리고 웨이퍼 회전기구(87)에 의하여 웨이퍼 보우트(86)를 소정의 회전 속도 예를들면 6rpm 로 회전시키면서 SiN4의 막형성처리를 행한다(116).
그리하여 각 반도체 웨이퍼(85)위에 Si3N4막이 형성된다.
그 다음에, 반응용기(81)내를 파지가스 예를들면 N2로 파지하면서 (116), 웨이퍼 보우트(86)를 반응용기(81)밖으로 반출한다.(웨이퍼·언로우드) (117).
웨이퍼·로우드(111)―→진공상태·승온(112)―→막형성용 처리가스의 플라즈마화(113)·막형성용 처리가스 및 반응가스 도입(114)―→막형성 처리(115)―→파지(116)―→웨이퍼·언로우드(117)의 각 스텝에 의하여 막형성 공정(120)이 구성된다.
이와같은 막형성 방법에 의하면, 처리가스를 반응용기(81)의 외부에서 플라즈마화한 다음에 반응용기내로 도입하여 처리한다.
이 때문에, 플라즈마 발생원과 피처리물이 격리된다.
그리고 플라즈마입자에 의한 반도체 웨이퍼의 손상을 방지할 수 있다.
또한, 반응용기(81)내에 다수의 반도체 웨이퍼(85)를 수용한다. 이것을 반응용기(81)외부의 히이터 기구(84)에 의하여 가열한다.
이 때문에 다수의 반도체 웨이퍼를 한 번에 균열할 수 있기 때문에 균일한 플라즈마처리가 가능하게 된다.
또는, 본 실시예에서는 처리가스 토출관(91) 및 반응가스 토출관(92)의 가스 토출구멍(91a) (92a)의 천설 피치를 반응용기(81)상부 방향에 대하여 서서히 좁아지도록 형성하고 있다.
또한, 처리중은 웨이퍼 보우트(86)를 회전 시킬수 있도록 구성하고 있다.
그 때문에, 각 반도체 웨이퍼 (85)에 접한 처리가스 또는 반응가스만이 농도가 균일화하고, 보다 일층 균일처리가 가능하다.
이와같이 상기 실시예의 막형성 장치에 의한 막형성 방법에 의하면, 플라즈마에 의한 반도체 웨이퍼의 손상이 없고, 더구나 균일처리 및 대량처리가 가능하다.
다음에, 본 발명의 반도체 제조장치를 사용한 처리 방법의 제2의 예로서, 반도체 웨이퍼 표면을 클리닝 처리한 다음에, Poly-Si막을 형성하는 경우에 대하여는 제10도의 플로우챠아트를 참조하면서 설명한다.
도시의 생략한 승강기구에 의하여 보우트 지지대(88)를 하강 시킨다.
이 지지대(88)위에 웨이퍼 보우트(36)를 탑재한 다음에, 다시 보우트 지지대(88)를 상승하여 반응용기내에 웨이퍼 보우트(86)를 수용한다 (웨이퍼·루우드) (201).
다음에, 반응용기(81)하부 측벽에 형성된 배기구(90)로부터 진공기구(103)에 의하여 진공으로 한다.
그리고 반응(202)→에칭가스 플라즈마화(203)→에칭가스 도입(204)→표면클리닝 처리(205)의 각 스텝에 의하여 웨이퍼 클리닝 공정(210)이 구성된다.
그리고, 웨이퍼 클리닝 종료후, 에칭용 처리가스원(99)의 전환밸브(101)를 닫는다. 그리고, 반응 가스원(104)의 밸브(105)를 열고 반응가스 토출관(92)으로부터 반응가스 (본 실시예에서는 SiH4 의 생가스로 된다)를 반응용기(81)내로 도입한다 (301).
그리고 반응용기(81)내를 웨이퍼 클리닝 공정(210)와 동일한 온도 분위기 예를들면 섭씨 630도로 유지한 상태에서, Poly-Si 막의 막형성을 행한다(302).
그 다음에, 반응용기(81)내를 파지가스 예를들면 N2로 파지하면서(303), 웨이퍼 보우트(86)를 반응용기(81)밖으로 반출한다 (웨이퍼·언로우드) (304).
반응가스도입(301)→Poly-Si 막형성 처리(302)→파지(303)→웨이퍼·언로우드(304)의 각 스템에 의하여 Poly-Si 막형성 공정(310)이 구성된다.
이와같은 막형성 방법에 의하면, 웨이퍼 클리닝 공정(210)→Poly-Si 막형성 공정(310)사이에서, 대기 개방 하지않고 연속처리가 가능하고, 생산성의 향상을 도모 할수 있다.
또한, 웨이퍼 클리닝 공정(210) 및 Poly-Si막형성 공정(310)과 함께 동일한 처리 온도예를들면 섭씨 630도로 처리가 가능하기 때문에, 히이터 기구(84)를 항상 작동하여 놓기 때문에 온도를 올리고 내리는 공정이 불필요하다.
이 때문에 작업 시간의 단축화를 도모 할 수 있다. 또한, 웨이퍼 클리닝 공정후의 막형성 공정으로서는, 상기한 것같은 Poly-Si 막형성 공정 이외의것 예를들면 텅스텐 막형성공정으로도 좋고, 그 경우는, 반응용기 막형성 분위기를 막형성 내용에 따른 처리 분위기로 한다.
다음에, 본 발명의 막형성 장치를 사용한 처리 방법의 제3의 예로서, 반응용기내에 부착한 반응 생성물막 예를들면 Poly-Si 막의 제거를 행하는 경우에 있어서는 제11도의 플로우챠아트를 참조하면서 설명한다.
막형성 처리 예를들면 Poly-Si 막형성이 끝난 웨이퍼·언로우드 후(304), 반응용기(81)하부 측벽에 Poly-Si 막 등을 제거하는 세정 처리를 행한다(404).
그 다음에, 반응용기(81)를 파지 가스 예를들면 N2를 파지하고(405), 다음 처리의 반도체 웨이퍼를 로우드(201)한다.
웨이퍼·언로우드(304)→진공상태, 승온(401)→에칭 가스 플라즈마화(402)→에칭 가스 도입(403)→반응용기내 세정(404)→파지(405)의 각 스텝에 의하여 세정 공정(410)이 구성된다.
이와같은, 막형성 처리 방법에 의하면, Poly-Si 막형성 공정(310)→세정공정(410)을 연속으로 행하고, 또한, Poly-Si 막형성 공정(310), 세정공정(410)과 함께 동일한 처리온도 예를들면 섭씨 630도로 처리가 가능하다.
이 때문에, 히이터 기구(84)를 항상 작동하여 놀수 있기 때문에 온도를 올리고 내리는 공정이 불필요하고, 작업 시간의 단축화를 도모할 수 있다.
또한, 세정공정(410)은 반드시 막형성 처리때마다 행할 필요는 없고, 반응용기내가 반응 생성물에 의하여 오염 되었을 경우에만 세정공정(410)을 행하여도 좋다.
이와같이 상기의 막형성 처리 장치 및 막형성 방법에 의하면, 처리가스를 플라즈마화 하기 위한 플라즈마 발생 기구(93)를 반응용기(81)외부에 형성한다.
또한, 반응용기(81)내에 다수의 반도체 웨이퍼(85)를 수용하여 이것을 반응용기(81)외부의 히이터 기구(84)에 의하여 가열하는 구성으로 하였다.
이 때문에, 플라즈마 입자에 의한 반도체 웨이퍼의 손상을 방지 할 수 있다.
또한, 다수의 반도체 웨이퍼를 한 번에 균열 할 수 있다. 이 결과, 균일한 플라즈마 처리가 가능하게 된다.
또한, 상기 실시예에서는, 피처리체로서 반도체 웨이퍼를 사용한 예에 대하여 설명 하였다.
그러나, 그 이외의것 예를들면 LCD 기판 등의 다른 반도체 장치의 처리에도 적용 가능하다.
그런데, 본 발명은 상기한 실시예와 같이 반응용기가 종형의 플라즈마 처리 장치에 한정되는 것은 아니다.
반응용기가 횡형의 플라즈마 처리 장치에도 적용 가능하다.
제12도는 이와같은 횡형의 반응용기를 가진 플라즈마 처리 장치에 본 발명을 적용한 실시예를 나타낸 도면이다.
또한, 제8도와 동일 부분에는 동일 부호를 붙여서 중복된 부분의 설명을 생략한다. 단열성 부재 예를들면 석영으로 이루어진 원통형상의 반응용기(61)가 거의 수평으로 배열 설치되어 있다. 이 반응용기(61)내에는 다수의 피처리물 예를들면 반도체 웨이퍼(62)를 배열한 웨이퍼 보우트(63)가 수용되어 있다. 반응용기(61)의 한쪽끝에는 반응가스 도입구(64) 및 처리가스 도입구(65)가 형성되어 있다. 다른끝단에는 진공기구(103)에 접속된 배기구(66)가 형성되어 있다.
또한, 반응용기(61)바깥둘레에는 히이터 기구(67) 및 도시를 생략한 단열부재가 둘레에 설치되어 있다.
이와같은 구성의 횡형 반응로에 의한 플라즈마 처리 예를들면 Si3N4막형성 처리도 상기 제1의 실시예와 동일하게, 플라즈마 발생기구(93)에 의하여 플라즈마화한 막형성용 처리가스 예를들면 N2가스(98)와, 반응가스 예를들면 SiH4가스(104)를 반응용기(61)내로 도입하여 Si3N4막형성 처리를 행한다.
또한, Poly-Si 막을 형성하는 경우에는, 에칭용 처리가스 예를들면 CF4+O2또는 NF3가스(99)을 플라즈마 발생기구(93)에 의하여 플라즈마화 하여 해당 에칭가스에 의하여 반도체 웨이퍼군(62)의 표면 클리닝 처리를 행한다.
그 다음에, 반응가스 예를들면 SiH4가스(104)를 도입하여 Poly-Si 막을 형성한다.
또는, 반도체 웨이퍼를 반출한 다음에, 플라즈마화한 에칭용 처리가스 예를들면 CF4+O2또는 NF3가스(99)에 의하여 반응용기(61)내의 세정을 행할수도 있다.
이와같이 본 발명은 CVD, 플라즈마 CVD, 플라즈마에칭, 반응용기내의 세정 등의 처리를 갖는 구성의 처리 장치에서 연속적으로 행한다.
더욱이 플라즈마 입자에 의한 반도체 웨이퍼의 손상을 방지하고, 또한 다수의 반도체 웨이퍼를 한 번에 균열함으로써 균일한 처리가 가능하게 된다.
즉, 본 발명 장치 및 본 발명 방법에 의하면, 제조 수율의 향상, 작업 시간의 단축, 균일처리가 가능하게 되고, 생산성의 향상에 크게 공헌 할수 있다.
이상 설명한 바와같이 본 발명의 막형성 방치 및 처리방법에 의하면, CVD, 플라즈마 CVD, 플라즈마에칭, 반응용기내의 세정 등의 처리를 같은 구성의 처리장치에서 연속적으로 행할수 있다.
더욱이, 플라즈마 입자에 의한 반도체 웨이퍼의 손상을 방지 할수 있다.
또한, 다수의 반도체 웨이퍼를 한 번에 균열함으로써 균일한 처리를 할 수 있다.
그 결과, 제조 수율의 향상, 작업시간의 단축, 균일처리가 가능하게 되고, 생산성의 향상에 크게 공헌 할수 있다.

Claims (6)

  1. 막형성 반응용기내에 다수매의 피처리체를 수용하는 공정과, 상기 반응용기내에 에칭가스를 공급하는 공정과, 상기 피처리체를 가열상태에서 상기 에칭가스를 플라즈마화 하여, 피처리체의 표면의 자연 산화에 의한 막을 제거하는 공정과, 상기 가열상태에서 에칭가스의 공급 및 플라즈마화를 정지하여 상기 에칭가스를 배기하는 공정과, 상기 반응용기를 대기에 개방하는 일없이 상기 반응용기내에 막생성 가스를 공급하는 공정과, 를 구비하는 막형성 방법.
  2. 반응용기내에 피처리체를 다수 수용하고, 이 피처리체군에 처리가스 및 반응가스를 사용하여 소정의 처리를 시행하는 막형성 장치에 있어서, 반응용기의 외부에 배열 설치되어 처리가스를 플라즈마화하는 플라즈마화 기구와, 이 플라즈마화 기구로 생성된 처리가스 플라즈마를 상기 반응용기내로 도입하는 플라즈마 수송관과를 구비하는 것을 특징으로 한 막형성 장치.
  3. 처리가스 플라즈마화 기구에 의하여 플라즈마화된 에칭가스를 반응용기내에 공급하여 이 에칭가스에 의하여 피처리체의 표면층을 제거하는 공정과, 상기 반응용기내에 반응가스를 도입하여 상기 제거된 상기 피처리체군에 막형성을 시행하는 것을 특징으로 하는 막형성 방법.
  4. 제3항에 있어서, 상기 피처리체군에 형성되는 막은, 상기 플라즈마화 기구에 의하여 플라즈마화한 처리가스와 반응가스에 의하여 시행하는 것을 특징으로 하는 막형성방법.
  5. 제4항에 있어서, 상기 플라즈마화 기구에 의해 에칭가스를 플라즈마화한 후에, 이 플라즈마화한 에칭가스에 의하여 피처리체군을 에칭하는 것인 막형성 방법.
  6. 제5항에 있어서, 상기 반응용기 내부가 상기 플라즈마화한 에칭가스에 의하여 세정되는 것인 막형성 방법.
KR1019900002745A 1989-02-28 1990-02-28 막형성 방법 및 막형성장치 KR0149168B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP46889 1989-02-28
JP1-46889 1989-02-28
JP1046889A JP2740789B2 (ja) 1988-10-31 1989-02-28 処理方法
JP17736889A JPH03224222A (ja) 1988-10-31 1989-07-10 成膜方法
JP177368 1989-07-10
JP1-177368 1989-07-10

Publications (2)

Publication Number Publication Date
KR910016065A KR910016065A (ko) 1991-09-30
KR0149168B1 true KR0149168B1 (ko) 1998-12-01

Family

ID=67469990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002745A KR0149168B1 (ko) 1989-02-28 1990-02-28 막형성 방법 및 막형성장치

Country Status (1)

Country Link
KR (1) KR0149168B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155432B1 (ko) * 2009-08-18 2012-06-18 국제엘렉트릭코리아 주식회사 퍼니스형 반도체 설비

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100360399B1 (ko) 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155432B1 (ko) * 2009-08-18 2012-06-18 국제엘렉트릭코리아 주식회사 퍼니스형 반도체 설비

Also Published As

Publication number Publication date
KR910016065A (ko) 1991-09-30

Similar Documents

Publication Publication Date Title
US5015330A (en) Film forming method and film forming device
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
US8357435B2 (en) Flowable dielectric equipment and processes
US6143128A (en) Apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
KR101573299B1 (ko) 유동성 유전 장치 및 프로세스
US20090130331A1 (en) Method of Forming Thin Film and Method of Manufacturing Semiconductor Device
TWI803603B (zh) 形成石墨烯構造體的方法及裝置
US20020036066A1 (en) Method and apparatus for processing substrates
WO2013019565A2 (en) Inductive plasma sources for wafer processing and chamber cleaning
JP2009152603A (ja) プラズマｃｖｄ装置及びその方法
TWI407509B (zh) 垂直電漿加工裝置及使用其之方法
JP3257356B2 (ja) 気相成長装置及び気相成長方法並びに気相成長装置のクリーニング方法
JPH11293470A (ja) シリコン酸化膜の成膜方法および装置
JP2003037105A (ja) プラズマ処理装置及び方法
JP7422540B2 (ja) 成膜方法および成膜装置
KR0149168B1 (ko) 막형성 방법 및 막형성장치
KR101118997B1 (ko) 플라즈마 처리 장치 및 방법
JP2740789B2 (ja) 処理方法
JP4138269B2 (ja) 半導体製造装置
JP2000195851A (ja) プラズマ処理装置ならびにプラズマ処理方法
JP2000082698A (ja) プラズマ処理装置
JPH03224222A (ja) 成膜方法
JP2002203810A (ja) 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
JPH1064849A (ja) 薄膜作製方法および薄膜作製装置
JPH09306899A (ja) 気相反応装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 15

EXPY Expiration of term