KR19990060901A - 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 - Google Patents
반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 Download PDFInfo
- Publication number
- KR19990060901A KR19990060901A KR1019970081147A KR19970081147A KR19990060901A KR 19990060901 A KR19990060901 A KR 19990060901A KR 1019970081147 A KR1019970081147 A KR 1019970081147A KR 19970081147 A KR19970081147 A KR 19970081147A KR 19990060901 A KR19990060901 A KR 19990060901A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- polysilicon thin
- silicon layer
- hemispherical polysilicon
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 반구형 폴리실리콘(Hemi-Spherical Grain-growth Silicon; HSG) 박막 후처리 방법에 관한 것으로, 도프트 또는 언도프트 아몰포스 실리콘층상에 선택적 반구형 폴리실리콘 박막 형성을 형성하여 원하는 그레인 사이즈(grain size)를 확보하고, 플라즈마를 이용하여 불순물 이온을 반구형 폴리실리콘 박막 및 아몰포스 실리콘층에 주입하여 전도성이 우수한 전극을 형성하여, 반도체 소자에서 유효 표면적의 증가가 필요한 모든 전극 형성에 적용할 수 있도록 한 반도체 소자의 반구형 폴리실리콘 박막의 후처리 방법에 관한 것이다.
Description
본 발명은 반도체 소자의 반구형 폴리실리콘(Hemi-Spherical Grain-growth Silicon; HSG) 박막의 후처리 방법에 관한 것으로, 특히 선택적 반구형 폴리실리콘 박막 형성시 원하는 그레인 사이즈(grain size) 및 안정적으로 증가된 정전용량(capacitance)을 확보할 수 있는 반도체 소자의 반구형 폴리실리콘 박막의 후처리 방법에 관한 것이다.
일반적으로, 반도체 소자는 집적도가 높아짐에 따라 셀 면적은 급격하게 축소되나, 소자의 일정 특성을 유지하기 위하여, 설계상의 셀 면적이 작아짐에도 불구하고 일정량 이상의 정전용량(capacitance)을 유지해야 하는 어려움이 있다. 이에 따라 셀 동작에 필요로 하는 정전용량을 그대로 유지하면서 소자에서 요구되는 일정 용량 이상의 정전 용량의 확보를 위해 고도의 공정 개발과 아울러 소자의 신뢰성 확보는 현재 DRAM을 비롯한 반도체 소자가 해결해야 할 가장 큰 문제점으로 대두되고 있다.
이와 같은 문제점을 해결하기 위해 DRAM의 캐패시터 제조시 3차원의 전하저장전극 구조에 이어 최근에 가장 가능성 있는 해결책으로 제시되고 있는 것 중의 하나가 반구형 폴리실리콘 박막이다. 반구형 폴리실리콘 박막의 제조 방법은 폴리실리콘 박막의 미세 구조 특성을 이용하여 박막의 표면을 요철화 시켜 박막의 표면적을 2배 이상으로 증가시키는 공정이 이용되고 있다. 그러나 기존의 공정은 반구형 폴리실리콘 박막을 성장시킨 후 전하저장전극으로 이용하기 위하여 도핑(doping)공정을 실시해야 하는데, 이때 도핑 공정 및 디글레이즈(deglaze) 공정을 추가하므로써 공정의 복잡성 및 디글레이즈 공정의 단계에서 반구형 폴리실리콘 박막의 표면적이 식각 되므로 인하여 전하저장전극의 표면적의 감소로 정전 용량이 감소되는 문제점이 있다. 또한 셀과 셀을 격리시키기 위하여 반구형 폴리실리콘 박막을 형성시킨 다음 셀 에치 백(cell etch back) 공정을 실시하기 때문에 파티클(particle)이나 디팩터(defect)가 발생할 수 있는 문제점이 있다.
이러한 문제점을 해결하기 위해 아몰포스 실리콘(amorphous silicon) 상태의 박막 위에 시딩(seeding)한 후, 고진공 어닐링(high vacuum annealing)을 하는 선택적 반구형 폴리실리콘 박막 형성 방법이 모색되어지고 있다. 이러한 시딩을 이용한 반구형 폴리실리콘 박막의 제조에 있어서는 하부층의 도핑 농도가 선택적 반구형 폴리실리콘 박막 형성 및 그레인 사이즈를 결정하는 중요한 변수로 작용하게 되는데, 하부층인 도프트(doped) 아몰포스 실리콘에서 도핑 농도가 낮을 경우 그 상부에 형성되는 선택적 반구형 폴리실리콘 박막의 그레인 사이즈는 증가하여, 이로 인하여 캐패시터의 정전용량을 증가시킬 수는 있으나, 전압의 변화에 따른 정전용량의 차이를 나타내는 델타 정전용량(delta C)이 증가됨에 따라 소자에 악영향을 주는 문제점이 있다.
따라서, 본 발명은 전극의 유효 표면적을 증대시키기 위해 적용되고 있는 선택적 반구형 폴리실리콘 박막 형성시 원하는 그레인 사이즈 및 안정적으로 증가된 정전용량을 확보하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 반구형 폴리실리콘 박막의 후처리 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반구형 폴리실리콘 박막 후처리 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판상에 층간 절연막이 형성되고, 상기 층간 절연막상에 아몰포스 실리콘층을 형성하는 단계; 상기 아몰포스 실리콘층의 표면을 불화 수소(HF) 소오스를 함유한 세정제로 세정하는 단계; 상기 고진공 상태에서 실리콘 소오스 가스를 이용하여 아몰포스 실리콘층의 표면에 시드를 형성하는 단계; 고진공 상태에서 어닐링을 실시하여 상기 시드를 중심으로 반구형 폴리실리콘 박막을 형성하는 단계; 및 플라즈마를 이용하여 불순물 이온을 상기 반구형 폴리실리콘 박막 및 상기 아몰포스 실리콘층에 주입하여, 이로 인하여 불순물 이온이 주입된 상기 아몰포스 실리콘층과 상기 반구형 폴리실리콘 박막으로 된 전도성 전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 실시예에 따른 선택적 반구형 폴리실리콘 박막 후처리 방법을 설명하기 위한 소자의 단면도.
도 2는 선택적 준안정 폴리실리콘 박막에 인 농도의 차이에 따른 델타 정전용량의 차이를 도시한 그래프.
도면의 주요 부분에 대한 부호의 설명
1: 기판 2: 층간 절연막
3: 아몰포스 실리콘층 4: 수소 보호막
5: 시드 6: 반구형 폴리실리콘 박막
10: 전도성 전극
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명의 실시예에 따른 선택적 반구형 폴리실리콘 박막 후처리 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판(1)상에 소자의 전기적 절연 및 보호를 위해 층간 절연막(2)이 형성된다. 층간 절연막(2)상에 도프트(doped) 또는 언도프트(undoped) 아몰포스 실리콘층(3)이 형성된다.
도프트 또는 언도프트 아몰포스 실리콘층(3)은 실리콘 소오스(Si source)로 디사일렌(Si2H6) 가스 혹은 사일렌(SiH4) 가스를 사용하여 형성된다.
도 1(b)를 참조하면, 아몰포스 실리콘층(3)의 표면에 생성된 자연 산화막(도시 않음)을 불화 수소(HF) 소오스를 함유한 습식 또는 건식 세정 공정으로 제거하여, 이로 인하여 아몰포스 실리콘층(3)의 표면에 수소 보호막(H-passivation;4)이 형성되며, 이 수소 보호막(4)은 아몰포스 실리콘층(3) 표면의 산화를 방지한다.
도 1(c)를 참조하면, 고진공 또는 진공 상태에서 디사일렌(Si2H6) 가스 혹은 사일렌(SiH4) 가스등의 실리콘 소오스 가스를 이용하여 아몰포스 실리콘층(3)의 표면에 시드(5)가 형성된다.
도 1(d)를 참조하면, 아몰포스 실리콘층(3) 표면의 실리콘 원자가 고진공 또는 진공 상태에서의 어닐링에 의하여 시드(5)를 중심으로 표면 이동되어 선택적 반구형 폴리실리콘 박막(6)이 형성된다.
도 1(e)를 참조하면, 아몰포스 실리콘층(3)과 선택적 반구형 폴리실리콘 박막(6)으로 된 전도성 전극(10)을 형성하기 위하여, 반구형 폴리실리콘 박막(6)이 형성된 상태에서 아르곤(Ar), 헬륨(He), 질소(N2) 등의 불활성 가스와 100 Torr 이하의 압력을 이용하여 플라즈마를 형성시킴과 동시에 불순물 이온이 함유된 가스를 유입시킨다. 플라즈마를 이용한 불순물 이온 주입 공정시 불순물 도입은 PH3등의 인(P)을 함유하고 있는 가스를 플라즈마 장비에 유입시키거나 PH3등의 인을 함유하고 있는 가스만으로 플라즈마를 형성하여 반구형 폴리실리콘 박막(6) 및 아몰포스 실리콘층(3)이 전도성을 갖게되도록 한다. 즉, 유입된 불순물 가스는 플라즈마에 의해 분해되어 불순물 이온이 반구형 폴리실리콘 박막(6) 및 하부층인 아몰포스 실리콘층(3)으로 침투되어 불순물 농도가 높은 전도성 전극(10)으로 된다.
도 2는 상기한 공정으로 형성시킨 선택적 준안정 폴리실리콘 박막(selective metastable polysilicon film)에 불순물 이온으로 인(P) 농도의 차이에 따른 델타 정전용량의 차이를 도시한 그래프로서, 인 농도가 감소함에 따라 델타 정전용량이 크게 증가됨을 보이고 있다.
상술한 바와 같이, 본 발명은 아몰포스 실리콘층상에 선택적 반구형 폴리실리콘 박막을 형성한 후, 플라즈마를 이용하여 불순물 이온을 주입하므로써, 선택적 반구형 폴리실리콘 박막 형성시 원하는 그레인 사이즈 및 안정적으로 증가된 정전용량을 확보하여 소자의 신뢰성을 향상시킬 수 있다.
본 발명의 실시예에 따라 형성된 반구형 폴리실리콘층을 갖는 전도성 전극은 반도체 소자에서 유효 표면적의 증가가 필요한 모든 전극 형성에 적용할 수 있다.
Claims (7)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 기판상에 층간 절연막이 형성되고, 상기 층간 절연막상에 아몰포스 실리콘층을 형성하는 단계;상기 아몰포스 실리콘층의 표면을 불화 수소(HF) 소오스를 함유한 세정제로 세정하는 단계;상기 고진공 상태에서 실리콘 소오스 가스를 이용하여 아몰포스 실리콘층의 표면에 시드를 형성하는 단계;고진공 상태에서 어닐링을 실시하여 상기 시드를 중심으로 반구형 폴리실리콘 박막을 형성하는 단계; 및플라즈마를 이용하여 불순물 이온을 상기 반구형 폴리실리콘 박막 및 상기 아몰포스 실리콘층에 주입하여, 이로 인하여 불순물 이온이 주입된 상기 아몰포스 실리콘층과 상기 반구형 폴리실리콘 박막으로 된 전도성 전극이 형성되는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 아몰포스 실리콘층은 도프트 아몰포스 실리콘층 및 언도프트 아몰포스 실리콘층중 적어도 어느 하나인 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 아몰포스 실리콘층은 디사일렌(Si2H6) 가스 및 사일렌(SiH4) 가스중 어느 하나를 실리콘 소오스로 하여 형성되는 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 세정공정으로 상기 아몰포스 실리콘층의 표면에 산화를 방지하는 수소 보호막이 형성되는 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 시드는 디사일렌(Si2H6) 가스 및 사일렌(SiH4) 가스중 어느 하나를 실리콘 소오스 가스로 하여 형성되는 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 플라즈마를 이용한 불순물 이온 주입 공정시 불순물 도입은 인(P)을 함유하고 있는 가스로 플라즈마를 형성하여 상기 반구형 폴리실리콘 박막 및 상기 아몰포스 실리콘층이 도전성을 갖게 되도록 하는 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
- 제 1 항에 있어서,상기 플라즈마는 아르곤(Ar), 헬륨(He), 질소(N2)와 같은 불활성 가스와 100 Torr 이하의 압력을 이용하여 형성되는 것을 특징으로 하는 반구형 폴리실리콘 박막 후처리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081147A KR19990060901A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970081147A KR19990060901A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990060901A true KR19990060901A (ko) | 1999-07-26 |
Family
ID=66181933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970081147A KR19990060901A (ko) | 1997-12-31 | 1997-12-31 | 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990060901A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360399B1 (ko) * | 2000-03-07 | 2002-11-13 | 삼성전자 주식회사 | 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 |
-
1997
- 1997-12-31 KR KR1019970081147A patent/KR19990060901A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360399B1 (ko) * | 2000-03-07 | 2002-11-13 | 삼성전자 주식회사 | 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법 |
| US6537876B2 (en) | 2000-03-07 | 2003-03-25 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor capacitor having a hemispherical grain layer using a dry cleaning process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100279394B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| US5843822A (en) | Double-side corrugated cylindrical capacitor structure of high density DRAMs | |
| KR100862414B1 (ko) | 단전자 저장에 기초한 동적 메모리 | |
| KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
| KR100217274B1 (ko) | 누적 전극의 표면을 러프닝함으로써 커패시턴스가 증가된 커패시터를 갖는 반도체 장치 제조 방법 | |
| KR20020047287A (ko) | 반구형 실리콘을 갖는 실리콘 전극 형성에 의한 커패시터제조방법 | |
| US5909621A (en) | Single-side corrugated cylindrical capacitor structure of high density DRAMs | |
| US6090679A (en) | Method for forming a crown capacitor | |
| KR100799129B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| US6004858A (en) | Methods of forming hemispherical grained silicon (HSG-Si) capacitor structures including protective layers | |
| KR100277909B1 (ko) | 커패시터의 구조 및 제조 방법 | |
| KR19990060901A (ko) | 반도체 소자의 반구형 폴리실리콘 박막 후처리 방법 | |
| KR100379331B1 (ko) | 커패시터 하부 전극 및 그 제조 방법 | |
| US6103587A (en) | Method for forming a stacked structure capacitor in a semiconductor device | |
| KR100324718B1 (ko) | 반도체 소자 제조방법 | |
| KR0168342B1 (ko) | 반구 모양의 그레인 실리콘을 갖는 커패시터의 스토리지 전극 제조방법 | |
| KR100474538B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR19990060900A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR100255153B1 (ko) | 반구형 다결정 실리콘막 제조 방법 | |
| KR100713901B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6228749B1 (en) | Method of manufacturing semiconductor device | |
| KR100291508B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100361518B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100232211B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100344250B1 (ko) | 캐패시터를제조하는방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |