JP2000232077A - 半導体製造装置 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁層を介して半導体と配線との良好な接触
を得る半導体製造のための半導体製造装置。 【解決手段】 本発明の半導体製造装置は、エッチング
室と、基板を加熱するための加熱設備を有する加熱室と
エッチング室と加熱室に連通する搬送室とを備える。こ
の加熱室は、紫外線ランプを備えていてもよく、この紫
外線ランプは加熱室の外側又は内側に設置されてもよ
い。また、加熱室は、酸素（Ｏ₂）又はオゾン（Ｏ₃）を
供給する手段を有していてもよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路等
を製造する半導体製造装置に関する。本発明は特に、多
層の配線工程を含む半導体製造工程のための半導体製造
装置に適する。

【０００２】

【従来の技術】半導体集積回路や薄膜トランジスタ等の
作製においては、半導体と絶縁体を交互に積層する構造
が多用される。そして、このような積層構造において、
絶縁層を介してその下にある半導体と電気的接触を取ろ
うとする場合は、絶縁層の一部を貫通するエッチングを
行ってコンタクトホールを形成し、次いでコンタクトホ
ールを金属膜で埋め込み、その後アニール処理を行う。
この場合、一般には絶縁層の上にハードマスクを形成
し、次いでエッチングにより所望の場所の絶縁層を除去
してコンタクトホールを形成し、次いでコンタクトホー
ルを金属膜で埋め込み、その後アニール処理を行う。

【０００３】金属膜によるコンタクトホールの埋め込み
には、スパッタリングが主に使用されてきた。しかし、
スパッタリングでは、金属粒子の飛来角の制御が難し
く、アスペクト比の高いホールでは埋め込みが不良にな
る等の問題があった。

【０００４】

【発明が解決しようとする課題】この問題を解決するた
め、金属膜の成膜に化学気相堆積（ＣＶＤ）を用いよう
とする試みがある。しかし、ＣＶＤは真空中での成膜で
はないため、金属膜の成膜に先立ち半導体表面には半導
体の自然酸化物の膜が形成される。例えば、コンタクト
ホール表面に露出したシリコンの表面には、露出後金属
膜形成前に自然シリコン酸化物の膜が形成されてしま
う。このような自然酸化物が介在することにより、半導
体と金属膜との電気的接触が損なわれるという問題が生
じる。これを解決するため、真空中で表面の自然酸化膜
を除去する工程を更に行う試みもなされているが、この
除去工程において半導体表面にパーティクルが多数付着
する等、別の問題が生じてしまう。また、自然酸化物の
厚さは制御が困難であるため、接触部分の抵抗の制御が
困難になる場合もある。

【０００５】また、金属（メタル）と接触させようとす
る半導体部分には、通常、リンや砒素等の不純物を導入
して、その抵抗を下げているが、形成後の熱処理工程を
行う際、半導体のごく表面の不純物の濃度が低下してし
まうことがある。このような場合、十分な接触抵抗を得
るために高温のアニールを行わなければならなくなる
が、このような高温のアニールを行えば、半導体デバイ
スの性能が損なわれるおそれもある。

【０００６】

【課題を解決するための手段】本発明は、集積度の高い
半導体デバイスの多層配線において、絶縁層を介して半
導体と配線との良好な接触を得るための半導体の製造に
有用な半導体製造装置を提供することを目的とする。

【０００７】また、本発明は、余分な洗浄工程及びアニ
ール工程を含まず、高い生産性及び歩留まりを実現する
半導体の製造に有用な半導体製造装置を提供することを
目的とする。

【０００８】また、本発明は、比較的低抵抗な半導体に
対して、アニール処理を経ずに良好な電気的接触を得る
ことができる半導体の製造に有用な半導体製造装置を提
供することを目的とする。

【０００９】本発明の半導体製造装置は、エッチング室
と、基板を加熱するための加熱設備を有する加熱室とエ
ッチング室と加熱室に連通する搬送室とを備える。この
加熱室は、紫外線ランプを備えていてもよく、この紫外
線ランプは加熱室の外側又は内側に設置されてもよい。
また、加熱室は、酸素（Ｏ₂）又はオゾン（Ｏ₃）を供給
する手段を有していてもよい。あるいは加熱室は、ファ
ーネスと、スチーム加熱手段と、ＲＴＰ加熱手段とから
成る群より選択される加熱手段を有していてもよい。

【００１０】また別の態様では、本発明の半導体製造装
置は、エッチング室と、基板を加熱するための加熱設備
を有する加熱室と、基板に金属膜を形成するための金属
膜形成室と、エッチング室、加熱室及び金属膜形成室に
連通する搬送室とを備える。この金属膜形成室は、化学
気相堆積法により金属膜を形成する化学気相堆積手段を
備えていてもよい。

【００１１】

【発明の実施の形態】本発明に従った半導体製造装置の
説明を行う前に、本発明の装置を用いる利点について説
明する。

【００１２】本発明の半導体製造装置は、エッチングの
後の基板表面を加熱して酸化物を形成するための加熱室
を備えている。この加熱室における加熱により基板表面
に形成した基板材料の酸化物（例えばシリコン基板の表
面にはシリコン酸化物が形成される。以下シリコンにつ
いて説明）は、自然酸化膜（例えばシリコン自然酸化
物）に比べて物理的な緊密性が高く、ポーラスではな
い。そのため、この加熱によるシリコン酸化膜の下のシ
リコンについて、電気的接触を損ねる自然酸化物の形成
が妨げられる。すなわち、加熱によりシリコン酸化物層
の厚さを極く薄く形成するだけで、それ以上の酸化物の
形成を妨げることができる。シリコン酸化物層の厚さ
は、加熱の時間や加熱に要するエネルギー等を制御する
ことにより、デバイスの用途に応じて制御できる。

【００１３】ここで、以下の説明においては加熱による
シリコン酸化物と自然酸化物の区別のため、自然酸化物
を指す場合は「自然酸化物」と明記することとし、その
他の「シリコン酸化物」や「酸化膜」等の語には、特に
明記した場合を除き自然酸化物を含まないこととする。

【００１４】なお、加熱により形成した酸化物膜の厚さ
に対しての電流と電圧の関係を、図３に示した。これ
は、J. Physics, D. Appl. Phys., 45, 9934 (1974), "
Studies of tunnel MOS diodes, I, Interface effect
in silicon schottky diodes"に記載されているもので
あり、ＭＩＳトンネルダイオードにおけるシリコン酸化
物の厚みに対する電流及び電圧の変化を表すグラフであ
る。シリコン酸化物の厚さｄをパラメータとして、縦軸
が電流、横軸が電圧を表している。

【００１５】加熱により形成されるシリコン酸化物の厚
さは、トンネル電流により十分低い抵抗を得るような厚
さであればよい。具体的には、１〜１００オングストロ
ーム（０．１〜１０ｎｍ）程度あればよく、好ましくは
１０〜３０オングストローム（１〜３ｎｍ）である。

【００１６】このように、本発明によれば、酸化物の厚
さを適切な範囲に制御することができるため、アスペク
ト比の高いコンタクトホールホールに対して有用なＣＶ
Ｄにより金属膜を堆積する際、良好な接触抵抗を得るこ
とが可能となる。

【００１７】ここで、加熱により形成したシリコン酸化
物の表面は親水性になっており、疎水性のシリコン表面
上に比べて微粒子等の付着物の除去性が高いことは一般
によく知られている。従って、加熱によりシリコン酸化
物膜を形成後そのままの状態で基板を保存しても、さほ
ど問題は生じない。

【００１８】さらに、不純物濃度の低い半導体において
は、直に金属を接触させるよりは、絶縁層を介して接触
させた方が、より低抵抗な接触が得られる事が一般に知
られている。半導体に金属を直に接触させた場合、半導
体の表面には多数の界面準位が形成され、これが電気的
な障壁となる。これに対し、良好な絶縁層を表面に設け
ることにより、この障壁は大幅に縮小される。このた
め、従来は、金属膜の堆積後、半導体基板の合金層を形
成するアニール工程が必要となっていた。これに対し、
本発明では、このようなアニール工程の必要がなくな
る。また、前述のように、不純物をドープした半導体表
面は熱を受けることにより表面の不純物が減少する問題
があるが、本発明の方法を採用することにより、加熱は
短時間で終了するため、不純物の偏析の問題が低減され
る。

【００１９】次に、本発明に従った半導体製造装置の説
明を行う。

【００２０】本発明に従った典型的な半導体製造装置
は、コンタクトホール形成後に半導体露出面を加熱し半
導体露出面に薄いシリコン酸化膜の層を形成するための
加熱室を有している。この加熱室における加熱について
紫外線ランプ（ＵＶランプ）を用いた例を、以下に説明
する。

【００２１】図４は、本発明に従った半導体製造装置の
一例の上面図である。図４の半導体製造装置４０は、ド
ライエッチングを行うためのドライエッチャー４１及び
４２と、ＵＶランプにより基板表面を加熱するための加
熱室４３と、処理前基板を格納するカセットを有する第
１のロードロック室４４と、処理済みの基板を格納する
カセットを有する第２のロードロック室４５と、これら
各室全てに連通する搬送室４６とを備えている。搬送室
４６は、基板を搬送するためのロボットアームを備えて
おり、また、真空を破らずに基板を各室間で搬送するこ
とを可能とするため、その内部の真空を維持できるよう
気密性が与えられている。

【００２２】加熱室４３は、基板の表面を加熱するため
のＵＶランプ（紫外線ランプ）を備えている。ＵＶラン
プは加熱室の内部に備えられており、加熱室内に載置さ
れた基板の表面に紫外線を照射する。ここで、ＵＶラン
プは加熱室の外部に備えられていてもよく、この場合
は、加熱室にはＵＶランプからの光を透過する窓が備え
られていればよい。また、加熱室４３には、基板表面を
酸化させるための酸素含有ガスを加熱室内に供給するこ
とができる酸素含有ガス供給手段が備えられている。典
型的には、オゾン（Ｏ₃）タンクからの供給ラインが加
熱室に接続され、加熱室内にはオゾンの吹き出し口が形
成されている。酸素含有ガスは、酸素（Ｏ ₂）であって
もよく、あるいは、水、二酸化炭素等であってもよい。
ＵＶランプに供給する電力と酸素含有ガスの流量をそれ
ぞれの調整手段により調整することによって、表面の酸
化層の厚さを制御することができる。あるいは、酸素含
有ガス供給手段がなく、空気の存在下で加熱を行っても
よい。

【００２３】このような構成の半導体装置内での基板の
移動軌跡を、図４に矢印で示した。真空状態に維持され
た第１のロードロック室に準備された処理前基板は、同
じく真空状態にある搬送室４６の内部のロボットアーム
により、ドライエッチャー４１又は４２に搬送される。
ドライエッチャー４１又は４２にて所定のエッチング処
理を受けた基板は、ロボットアームにより半導体室４６
を経由して加熱室４３に搬送される。このときの搬送は
真空中で行われ、エッチング後の基板表面は酸素にさら
されることはない。加熱室内では、オゾンを供給しつつ
基板表面をＵＶランプで加熱して基板表面の材料を酸化
することで、緊密性の高い酸化物の膜が基板表面に極く
薄く形成される。そして、基板は第２のロードロック室
４５に搬送され、ここでの処理が全て終了する。その後
の金属膜の形成は、別の装置にて行う。

【００２４】図５は、本発明に従った別の態様の半導体
製造装置の上面図である。図５の半導体製造装置５０
は、ドライエッチングを行うためのドライエッチャー５
１と、ＵＶランプにより基板表面を加熱するための加熱
室５２と、加熱処理後、Ｔｉ／ＴｉＮ膜をＣＶＤにより
形成するＴｉ−ＣＶＤ室５３と、ブランケットタングス
テン（Ｗ）をＣＶＤにより形成するＷ−ＣＶＤ室５４
と、処理前基板を格納するカセットを有する第１のロー
ドロック室５５と、処理済みの基板を格納するカセット
を有する第２のロードロック室５６と、これら各室全て
に連通する搬送室５７とを備えている。図４の装置４０
に較べて、Ｔｉ−ＣＶＤ室５３とＷ−ＣＶＤ室５４を更
に備えている。このような構成により、加熱による酸化
膜形成に連続してＴｉ／ＴｉＮ膜及びＷ膜を形成するこ
とができ、工程全体を簡略にすることが可能となる。半
導体製造装置５０における基板搬送の軌跡を、図４と同
じく矢印で示した。図４と同じくドライエッチャー５１
でのドライエッチング、加熱室５２における加熱による
極く薄い酸化膜の形成に続いて、Ｔｉ−ＣＶＤ室５３に
おけるＴｉ／ＴｉＮ層の形成に続いて、Ｗ−ＣＶＤ室５
４でブランケットタングステンを形成した後、第２のロ
ードロックチャンバ５６に搬送される。

【００２５】なお、上述の半導体製造装置の加熱室で
は、加熱の手段として、ＵＶランプ以外に、ファーネ
ス、スチーム手段、又はＲＴＰ(rapid thermal process
ing)手段を備えていてもよい。

【００２６】次いで、本発明の半導体製造装置を用いた
プロセスの条件について説明する。

【００２７】シリコン表面の加熱処理には、取扱いの簡
便性の点から、ＵＶランプによる加熱を用いることが好
ましい。ＵＶランプは、加熱室（チャンバ）の中に設置
されても、外に設置されてもよい。

【００２８】また、上述のＵＶランプによる加熱の他、
ファーネス内での加熱、スチームによる加熱や、ＲＴＰ
(rapid thermal processing)による加熱を用いてもよ
い。この中で、酸化物膜の表面が滑らかに得られるとい
う点から、ＲＴＰによる加熱が好ましい。

【００２９】加熱中は、基板は酸素を有する雰囲気下に
置かれる。この雰囲気は大気でもよいが、酸化反応を促
進する点から、酸素（Ｏ₂）又はオゾン（Ｏ₃）の雰囲気
が好ましい。特に、オゾン雰囲気においては、加熱によ
り、酸化物の形成と同時に残留レジストのアッシングも
行うことができる。また、酸素又はオゾンの雰囲気は、
アルゴンやヘリウム等の不活性ガスや窒素ガス等の希釈
ガスを含んでいてもよい。

【００３０】シリコン表面の加熱の時間は、十分な酸化
物膜を形成するため、１秒以上、好ましくは５秒以上、
更に好ましくは１０秒以上である。但し、この時間は、
ＵＶランプの出力や基板とＵＶランプの距離等の操作条
件に大きく依存する。また、デバイス自体に影響を与え
ない範囲であれば、加熱の時間を十分長くとっても問題
ない。加熱中の圧力は、１０ミリトール以上、好ましく
は１００ミリトール以上であり、大気圧の数倍以下〜数
十倍程度以下であればよい。

【００３１】本発明が適用可能な半導体は、上述のシリ
コンの他に、シリコンカーバイド（ＳｉＣ）及びゲルマ
ニウム（Ｇｅ）を挙げることができる。

【００３２】また、半導体がシリコンである場合は、ア
モルファスシリコンであっても結晶性シリコンであって
もよい。また、ノンドープシリコンであってもドープシ
リコンであってもよい。但し、金属との良好なコンタク
トを形成する点から、多少ライトドープとすることが好
ましい場合がある。

【００３３】

【実施例】以下、本発明の半導体装置を用いた半導体製
造の好ましい実施例について説明する。なお、図面中同
一の符号には同一の要素が対応し、重複する説明は省略
される。

【００３４】図１は、本発明に従った典型的な工程を示
すフローチャートである。図２は、図１に示されるフロ
ーチャートに従って処理された半導体基板の断面図であ
り、図１の工程に対応する基板の変化を示す。本実施例
では、図５に示すクラスタツールタイプの半導体製造装
置５０を用いた。各プロセス間における基板の移送は、
クラスタツールの中央部の搬送室５７を介して行われ
た。

【００３５】図２（ａ）に示すように、先ず、ＳｉＯ₂
層２及びＢＰＳＧ（ホウリン珪酸ガラス）層３が形成さ
れたシリコン基板１に対し、ポリシリコン(Poly Si)の
ハードマスク４を成膜した。次いで、フォトレジストを
ハードマスク４の上に塗布し、露光、現像の後、ハード
マスク用ポリシリコン４をエッチングし、コンタクトホ
ール形成用のハードマスク４が形成された（図２
（ｂ））。

【００３６】次に、基板を図５の半導体製造装置５０に
移送した後ドライエッチャー５１内に基板を搬入した。
ドライエッチャーでは、フッ素系エッチャントガスを用
いて、ＢＰＳＧ層３及びＳｉＯ₂層２のハードマスクで
保護されない部分をエッチングして、コンタクトホール
５を形成した（図２（ｃ））。このとき、コンタクトホ
ール５の底部は、シリコン１が露出している。

【００３７】コンタクトホール５を形成した直後に、搬
送室（移送チャンバ）を介して真空を破らずに基板を加
熱室（加熱チャンバ）（図５の５２）に移送した。加熱
チャンバの内部には、ＵＶランプが設置されており、基
板表面にＵＶを照射して表面を加熱できるようになって
いる。加熱チャンバ内をオゾン（Ｏ₃）雰囲気とし、移
送されたコンタクトホール形成後の基板の表面をＵＶラ
ンプで１０秒程度加熱し、コンタクトホール５の底部の
シリコン露出面に、厚さ３０オングストローム程度のシ
リコン酸化物膜６が形成された（図２（ｄ））。

【００３８】次いで、基板を下地層用のＣＶＤチャンバ
（図５の５３）に移送し、下地層としてＴｉ／ＴｉＮ膜
７を熱ＣＶＤにより形成した。次いで、基板をタングス
テン成膜用のＣＶＤチャンバ（図５の５４）に移送し、
ＷＦ₆を原料にブランケットタングステン層８を堆積
し、コンタクトホール５を埋め込んだ（図２（ｅ））。

【００３９】なお、本実施例では行わなかったが、ＢＰ
ＳＧ層及びＳｉＯ₂層のエッチング工程の後、あるいは
ＵＶランプによる加熱工程の後、任意、洗浄工程を行っ
てもよい。また、Ｔｉ／ＴｉＮ膜の形成後に、下地層の
濡れ性を高めるためアニールを行ってもよい。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
集積度の高い半導体デバイスの多層配線において、絶縁
層を介して半導体と配線との良好な接触を得る半導体製
造のための半導体製造装置が提供される。また、本発明
によれば、余分な洗浄工程及びアニール工程を必要とし
ない簡略化された工程により、高い生産性及び歩留まり
を実現する半導体製造のための半導体製造装置が提供さ
れる。また、本発明によれば、比較的低抵抗な半導体に
対して、アニール処理を経ずに良好な電気的接触を得る
ことができる半導体の製造のための半導体製造装置が提
供される。

【図面の簡単な説明】

【図１】本発明の好ましい実施例におけるフローチャー
トである。

【図２】本発明の好ましい実施例に従って処理された基
板の断面図である。

【図３】ＭＩＳトンネルダイオードにおけるシリコン酸
化物の厚みに対する電流及び電圧の変化を表すグラフで
ある。

【図４】本発明に従った第１の態様の半導体製造装置の
上面図である。

【図５】本発明に従った第２の態様の半導体製造装置の
上面図である。

【符号の説明】

１…Ｓｉ基板、２…ＳｉＯ２、３…ＢＰＳＧ、４…ハー
ドマスク、５…コンタクトホール、６…加熱によるシリ
コン酸化物層、７…Ｔｉ／ＴｉＮ、８…ブランケットタ
ングステン、４０…半導体製造装置、４１，４２…ドラ
イエッチャー、４３…加熱室、４４…第１のロードロッ
ク室、４５…第２のロードロック室、４６…搬送室４
６、５０…半導体製造装置、５１…ドライエッチャー、
５２…加熱室、５３…Ｔｉ−ＣＶＤ室、５４…Ｗ−ＣＶ
Ｄ室、５５…第１のロードロック室、５６…第２のロー
ドロック室、５７…搬送室。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｃ (72)発明者 広瀬 満 千葉県成田市新泉14−３野毛平工業団地内 アプライド マテリアルズ ジャパン 株式会社内 Ｆターム(参考） 4K030 AA04 BA18 BA20 BA38 BB13 CA04 DA02 EA01 FA10 GA12 HA04 KA08 KA22 KA24 KA49 LA15 4M104 AA01 BB14 CC01 DD08 DD16 DD19 DD29 DD43 FF17 FF18 GG02 HH15 5F004 BC06 DA26 DA27 DB03 EB01 FA01 FA08 5F033 JJ18 JJ19 JJ33 KK01 NN06 NN07 PP09 QQ09 QQ10 QQ11 QQ27 QQ30 QQ37 QQ73 QQ82 QQ89 QQ98 RR04 RR15 XX09

Claims (7)

【特許請求の範囲】
1. 【請求項１】 エッチング室と、 基板を加熱するための加熱設備を有する加熱室と、 前記エッチング室と前記加熱室に連通し、基板を搬送す
   る手段を備える搬送室とを備える半導体製造装置。
2. 【請求項２】 前記加熱室が、紫外線ランプを備える請
   求項１に記載の半導体製造装置。
3. 【請求項３】 前記加熱室が、酸素（Ｏ₂）又はオゾン
   （Ｏ₃）を供給する手段を有する請求項１に記載の半導
   体製造装置。
4. 【請求項４】 前記紫外線ランプが、前記加熱室の外側
   に設置される請求項２に記載の半導体製造装置。
5. 【請求項５】 前記加熱室が、ファーネスと、スチーム
   加熱手段と、ＲＴＰ加熱手段とから成る群より選択され
   る加熱手段を有する請求項１に記載の半導体製造装置。
6. 【請求項６】エッチング室と、 基板を加熱するための加熱設備を有する加熱室と、 基板に金属膜を形成するための金属膜形成室と、 前記エッチング室、前記加熱室及び前記金属膜形成室に
   連通する搬送室とを備える半導体製造装置。
7. 【請求項７】 前記金属膜形成室が、化学気相堆積法に
   より金属膜を形成する化学気相堆積手段を備える請求項
   ６に記載の半導体製造装置。