JPH1187493A

JPH1187493A - 半導体装置の製造方法

Info

Publication number: JPH1187493A
Application number: JP24234897A
Authority: JP
Inventors: Toshiyuki Mine; 利之峰; Shinpei Iijima; 晋平飯島; Yasushi Goto; 康後藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-09-08
Filing date: 1997-09-08
Publication date: 1999-03-30

Abstract

(57)【要約】【課題】容易な形成プロセスで、高い歩留まりで多層配
線を形成することのできる半導体装置の製造方法を提供
すること。【解決手段】単結晶Ｓｉ基板１０１上に、レジスト１０
７からなる有機膜のパターンを形成し、この上を含む基
板上に、ＴｉＮ膜１０９からなる導体膜を形成し、導体
膜の表面部分を加工し、有機膜のパターンの形成されて
いない領域に導体膜を残し、これを配線間を接続するプ
ラグとする半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に高アスペクト比を有するプラグの形成
やキャパシタの蓄積電極の形成に適した半導体装置の製
造方法に関する。

【０００２】

【従来の技術】現在、ＭＯＳトランジスタを有する半導
体メモリの最小加工寸法は、２５０ｎｍ以下の世代を迎
えつつある。半導体素子のトレンドでは、横方向に比
べ、縦方向の微細化が進まないため、世代毎にコンタク
トホールのアスペクト比が大きくなり、多層配線の形
成、特に縦方向の配線間を接続するプラグの形成が困難
になっている。

【０００３】従来の代表的な多層配線形成方法を図８、
図９を用いて説明する。図８は従来から用いられている
リソグラフィー工程における合わせ裕度を考慮した多層
配線形成方法である。

【０００４】特定の領域に拡散層４０２が形成された単
結晶Ｓｉ基板４０１上に層間絶縁膜となるＳｉＯ₂膜４
０３を形成した後、リソグラフィー及びドライエッチン
グ法により、ＳｉＯ₂膜４０３の所定の位置にコンタク
トホール４０４となる孔パターンを形成し、拡散層４０
２表面を露出させる。続いて、化学気相成長法（以下、
ＣＶＤ法という）によりリンを含有した多結晶Ｓｉ膜４
０５を堆積した後、多結晶Ｓｉ膜４０５を所定の形状に
加工して第１の配線とする。このときコンタクトホール
４０４の直径及び第１の配線間のスペースは、その世代
の最小加工寸法（Ｆ）に律速することになる（図８
（ａ））。しかし、この第１の配線と、後に説明する第
２の配線とを接続するための領域には、一般にドッグボ
ーンと呼ばれるリソグラフィーの合わせ裕度を考慮した
幅の広いパターンが形成される。なお、リンをドープし
た多結晶Ｓｉ膜４０５はチタンナイトライド（ＴｉＮ）
膜等の導電性膜であってもよい。

【０００５】次に、第１の配線と第２の配線を絶縁する
ためのＳｉＯ₂膜４０６を形成した後、このＳｉＯ₂膜４
０６の所定の領域を加工して、第１の配線表面が露出す
るような孔パターン４０７を形成する。例えば、最小加
工寸法が５００ｎｍ程度の世代においては、この孔パタ
ーン４０７が合わせズレを起こしても、必ず第１の配線
表面しか露出しないドッグボーン構造となっている（図
８（ｂ））。

【０００６】次に、第２の配線４０８となるタングステ
ン（Ｗ）膜又はアルミニウム膜等を堆積した後（図８
（ｃ））、この膜を所定の形状に加工して第２の配線４
０８とする（図８（ｄ））。

【０００７】上述したドッグボーンを有する多層配線の
最大の欠点は、リソグラフィーの合わせ裕度を考慮した
幅の広いドッグボーン領域のために、集積度が向上しな
いことである。このため、最近では、コンタクトホール
と配線を別層で形成し、それらを最小加工寸法で加工す
るドッグボーンレスプロセスが用いられるようになって
きた。次に図９を用いて、ドッグボーンレスプロセスの
説明を行なう。

【０００８】図８と同様に、特定の領域に拡散層５０２
が形成された単結晶Ｓｉ基板５０１上に第１の層間絶縁
膜となるＳｉＯ₂膜５０３を形成した後、このＳｉＯ₂膜
５０３の所定の位置にコンタクトホール５０４となる孔
パターンを形成し、拡散層５０２表面を露出させる。次
に、リンをドープした多結晶Ｓｉ膜５０５を堆積した
後、ドライエッチングによる全面エッチバック又は機械
的化学研摩（ＣＭＰ）による研摩によりコンタクトホー
ル５０４内だけに多結晶Ｓｉ膜５０５を残し、プラグを
形成する。この方法によれば、コンタクトホール５０４
内のプラグは、最小加工寸法（Ｆ）で形成できる（図９
（ａ））。なお、多結晶Ｓｉ膜５０５はチタンナイトラ
イド膜であってもよい。

【０００９】次に、第１の配線５０６となるタングステ
ン膜等を堆積した後、このタングステン膜を最小加工寸
法で加工する。本プロセスでは、リソグラフィー工程に
よる合わせズレが生じても下地材料（多結晶Ｓｉ膜５０
５）がエッチングされないように、プラグとなる多結晶
Ｓｉ膜５０５の膜種と第１の配線５０６となる膜種を異
なる材料にする必要があるが、何れも最小加工寸法で加
工することが可能となるので集積度が大幅に向上する。
続いて、後の工程でエッチングストッパとなるストッパ
膜、例えば、約５０ｎｍ〜１００ｎｍ程度のＳｉ₃Ｎ₄膜
５０７を堆積する（図９（ｂ））。

【００１０】次に、第２の層間絶縁膜５０８となる厚い
ＳｉＯ₂膜を堆積した後、このＳｉＯ₂膜及び下層のＳｉ
₃Ｎ₄膜５０７を順次加工して第１の配線５０６の表面が
露出する第２のコンタクトホール５０９を形成する。こ
こでも第２のコンタクトホール５０９は最小加工寸法で
加工することが可能である。一般に、コンタクトホール
のアスペクト比が大きくなると、ドライエッチングレー
トがアスペクト比に大きく依存する現象（マイクロロー
ディング効果）が顕在化し、均一な深さの孔を一括して
形成することができなくなる。このため、通常エッチン
グする膜の下層にストッパ膜を設け、大幅なオーバエッ
チングを行なうことでアスペクト比の異なるコンタクト
ホールを形成している。Ｓｉ₃Ｎ₄膜５０７は、このオー
バエッチングにより下層の第１の配線５０６や、絶縁膜
（ＳｉＯ₂膜５０３）が削れ過ぎないようにするエッチ
ングストッパとして必須である（図９（ｃ））。

【００１１】この後、チタンナイトライド、タングステ
ン等の導電膜５１０を堆積した後、ドライエッチングに
よる全面エッチバック又はＣＭＰによる研磨を行ない、
第２のコンタクトホール５０９内に導電膜５１０を埋め
込む（図９（ｄ））。この後、第２の配線を形成する。
以上示したように、プラグの形成と配線の形成を分割す
ることにより、最小加工寸法でレイアウトすることが可
能となる。

【００１２】一方、特開平３−１５０８７号公報、特開
平６−８５１７１号公報には、半導体装置の製造方法に
用いられるパターン形成方法が開示されている。前者に
記載の方法は、所定のパターンの有機物膜を形成した
後、多結晶Ｓｉ膜を全面に形成し、パターニングされた
有機物膜上の多結晶Ｓｉ膜を除去することにより、多結
晶Ｓｉ膜のパターニングを行なうものである。

【００１３】

【発明が解決しようとする課題】上記従来の多層配線形
成方法は、厚い層間絶縁膜にアスペクト比の異なるコン
タクトホールを一括して形成する場合、エッチング速度
の不均一性による孔深さのバラツキを解消するため、エ
ッチングストッパ膜を用いたオーバエッチングが不可欠
である。また、ドッグボーンレスプロセスが必要となる
微細で深いコンタクトホールの形成の際は、エッチング
マスクとなるレジストもアスペクト比をさらに大きくす
る要因となる。このため、図９には示してないが、厚い
絶縁膜（図９では第２の層間絶縁膜５０８に対応する）
をエッチングするために、絶縁膜との選択比の大きい膜
（例えば、多結晶Ｓｉ膜等）を予め加工し、レジストを
除去した後、それをマスクとして絶縁膜のエッチングを
行なうハードマスクエッチングが必要となる。そのため
に形成プロセスが複雑になるという問題があった。

【００１４】また、特開平３−１５０８７号公報等に記
載の従来技術は、導体膜として多結晶Ｓｉ膜を用いてい
るため、この膜を活性化して低抵抗とするためには８０
０℃程度の熱処理が必要であり、そのため拡散層が形成
されている基板を用いると、この熱処理により拡散層が
広がりすぎてパンチスルーを引き起こすという問題があ
った。

【００１５】本発明の第１の目的は、容易な形成プロセ
スで、高い歩留まりで多層配線を形成することのできる
半導体装置の製造方法を提供することにある。本発明の
第２の目的は、容易な形成プロセスで、高い歩留まりで
蓄積電極の一部を形成することのできる半導体装置の製
造方法を提供することにある。本発明の第３の目的は、
容易な形成プロセスで、半導体素子の少なくとも一部が
形成されている基板上に導体膜を形成することのできる
半導体装置の製造方法を提供することにある。

【００１６】

【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の半導体装置の製造方法は、基板上
に、有機膜を所望のパターンに形成し、この有機膜上を
含む基板上に、金属導体からなる導体膜を形成し、導体
膜の所望の部分を配線の少なくとも一部とするようにし
たものである。上記導体膜の所望の部分とは、有機膜の
パターンの形成されていない領域に形成された導体膜の
少なくとも一部であることが好ましい。

【００１７】また、上記第１の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に、有機膜を
所望のパターンに形成し、この有機膜上を含む基板上
に、金属導体からなる導体膜を形成し、導体膜を所定の
形状に加工して有機膜表面を露出させ、表面が露出した
有機膜を除去して導体膜の一部を配線の少なくとも一部
とするようにしたものである。

【００１８】上記加工は、導体膜の表面部分を加工し、
基板上の有機膜のパターンの形成されていない領域の少
なくとも一部に導体膜を残すように行なうことが好まし
い。また、有機膜を除去した後に、有機膜の膜厚より厚
い絶縁膜を堆積し、この絶縁膜をエッチングして上記導
体膜の表面を露出させるようにすることが好ましい。

【００１９】このようにして、例えば、一般にリソグラ
フィー工程で使用している感光性有機高分子膜等のパタ
ーン形状がそのままコンタクトホールの形状となるの
で、微細で深いコンタクトホールを容易に形成すること
ができ、それで層間配線のプラグを容易に形成すること
ができる。また、これらの方法により形成される配線
は、ゲート電極の電位を制御する配線の一部を構成する
ことが好ましい。

【００２０】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に、有機膜を
所望のパターンに形成し、この有機膜上を含む基板上
に、金属導体からなる導体膜を形成し、導体膜の所望の
部分を蓄積電極の少なくとも一部とするようにしたもの
である。

【００２１】上記導体膜の所望の部分とは、有機膜のパ
ターンの形成されていない領域に形成された導体膜の少
なくとも一部であることが好ましい。

【００２２】また、上記第２の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に、有機膜を
所望のパターンに形成し、この有機膜上を含む基板上
に、金属導体からなる導体膜を形成し、導体膜を所定の
形状に加工して有機膜表面を露出させ、表面が露出した
有機膜を除去して導体膜の一部を蓄積電極の少なくとも
一部とするようにしたものである。

【００２３】上記加工は、導体膜の表面部分を加工し、
基板上の有機膜のパターンの形成されていない領域の少
なくとも一部に導体膜を残すように行なうことが好まし
い。また、有機膜を除去した後に、有機膜の膜厚より厚
い絶縁膜を堆積し、この絶縁膜をエッチングして上記導
体膜の表面を露出させるようにすることが好ましい。

【００２４】いずれの場合も、上記有機膜は感光性有機
高分子膜でも、ポリイミド樹脂膜でもよい。感光性有機
高分子膜を用いるときは、所望のパターンの状態で１０
０℃以上、３５０℃以下の範囲の温度で紫外線照射する
ことが好ましい。この温度は、１００℃以上、３００℃
以下の範囲の温度であることがより好ましい。

【００２５】また、上記第３の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に、感光性有
機高分子膜からなる有機膜を所望の形状に形成し、有機
膜を１００℃以上、３５０℃以下の範囲の温度で、好ま
しくは１００℃以上、３００℃以下の範囲の温度で、紫
外線照射し、有機膜上に導体膜を形成するようにしたも
のである。

【００２６】この導体膜を形成した後に、導体膜を所定
の形状に加工して有機膜表面を露出させ、表面が露出し
た有機膜を除去することが好ましい。導体膜の加工は、
導体膜の表面部分を加工し、有機膜のパターンが形成さ
れていない領域の少なくとも一部に導体膜を残すように
することが好ましい。さらに、有機膜を除去して後に、
有機膜の膜厚より厚い絶縁膜を堆積し、この絶縁膜をエ
ッチングして導体膜の表面を露出させるようにすること
がより好ましい。

【００２７】この場合の導体膜は、導電性の多結晶Ｓｉ
膜でも、タングステン、窒化タングステン、チタン、窒
化チタン、銅、アルミニウム又はタンタルからなる膜で
もよく、さらにこれらの金属導体膜の内のいずれか２種
以上の積層膜でもよい。

【００２８】

【発明の実施の形態】

実施例１以下、図１、図２を用いて本発明の第１の実施例を説明
する。まず、リンを高濃度に含んだ拡散層１０２を予め
形成した低濃度Ｐ型の単結晶Ｓｉ基板１０１上に、モノ
シラン（ＳｉＨ₄）と亜酸化窒素（Ｎ₂Ｏ）ガスを用いた
減圧ＣＶＤ法により、厚さ４００ｎｍのＳｉＯ₂膜１０
３を堆積した。次に、クリプトンフロライド（ＫｒＦ）
エキシマレーザリソグラフィー及びドライエッチング法
により、ＳｉＯ₂膜１０３の所定の領域をエッチングし
て、単結晶Ｓｉ基板１０１上の拡散層１０２表面が露出
するコンタクトホール１０４を形成した。ここでは、コ
ンタクトホール１０４の径を２００ｎｍとした。続い
て、ＳｉＨ₄とフォスフィン（ＰＨ₃）ガスを用いた減圧
ＣＶＤ法により、リンを４×１０²⁰／ｃｍ³含んだリン
ドープ多結晶Ｓｉ膜１０５を厚さ３００ｎｍ堆積した
後、異方性ドライエッチング法により、リンドープ多結
晶Ｓｉ膜１０５を３００ｎｍエッチングして、コンタク
トホール１０４内のみにリンドープ多結晶Ｓｉ膜１０５
を残した。続いて、チタンターゲットを窒素でスパッタ
する高真空のスパッタ法により厚さ１００ｎｍのＴｉＮ
（チタンナイトライド）膜１０６を堆積した後、このＴ
ｉＮ膜１０６を所定の形状に加工して第１の配線とした
（図１（ａ））。

【００２９】次に、ＫｒＦエキシマレーザリソグラフィ
ーにより、レジスト１０７を厚さ１０００ｎｍ形成し、
直径２００ｎｍのホール１０８を形成した後、１６０℃
の窒素雰囲気中で紫外線を照射しながらレジスト１０７
のベーキングを行なった（図１（ｂ））。

【００３０】次に、四塩化チタン（ＴｉＣｌ₄）及びア
ンモニア（ＮＨ₃）ガスを用いた減圧ＣＶＤ法により、
厚さ２００ｎｍのＴｉＮ膜１０９を堆積した。ここで、
有機膜上に高温で無機物を形成する際の重要ポイントを
記述する。第１のポイントは、無機物を堆積する前のレ
ジストのベーキング方法である。ここでは、ＴｉＮ膜１
０９が無機物に対応する。まず、パターンニングしたレ
ジスト膜の耐熱性に関して検討した結果、１００℃以下
の温度でベーキングしたレジストは、全く耐熱性が得ら
れなかった。また、１００℃以上の温度であっても、４
００℃の温度で熱処理すると形状が変化した。一方、１
００℃以上の温度で紫外線を照射した試料に関しては、
約７００℃の温度で熱処理しても形状に変化は見られな
かった。従って、上記レジストパターン上に、高温で無
機物を堆積する前には、１００℃以上、３５０℃以下の
温度、好ましくは１００℃以上、３００℃以下の温度で
紫外線を照射するベーキング方法が有効である。

【００３１】第２のポイントは、レジストパターンを熱
処理する際の雰囲気とその温度の制御である。表面が露
出した高分子有機膜を高温状態に曝すと、雰囲気中に微
量な酸素又は水分が混入してもレジストが炭化してパタ
ーン形状が変形してしまう。このため、無機物を堆積す
る高温状態の雰囲気からは、可能な限り酸素、水分を除
外する必要がある。本実施例においては、ＴｉＮ膜１０
９を５００℃の温度で堆積したが、堆積するまでの雰囲
気中の酸素、水分濃度が約１ｐｐｍ以下の範囲では、下
層のレジスト１０７の形状に変化は見られなかった。ま
た、温度は７００℃以下、室温までの温度であればよ
い。

【００３２】第３のポイントは、ＴｉＮ膜１０９を堆積
する際、コンタクトをとる下層配線の表面の付着物を十
分に除去することである。高温、減圧雰囲気中にレジス
トパターンを曝すと、ベーキングを行なっていてもレジ
スト内部からは、ハイドロカーボン系の脱ガスが発生す
る。これにより、表面が露出している導電膜及び半導体
膜表面にはカーボン（Ｃ）系の不純物が付着し、温度が
高くなると下層の材料と反応し反応物を形成する。本実
施例では、下層配線は第１のプラグ膜であるリンドープ
多結晶Ｓｉ膜１０５及び第１の配線であるＴｉＮ膜１０
６に対応する。これらの表面の付着物や反応物は、配線
間のコンタクト特性に悪影響を及ぼすため、ＣＶＤ法に
よりＴｉＮ膜１０９を堆積する直前に除去することが望
ましい。本実施例では、予めアルゴン雰囲気中でスパッ
タエッチングを行ない下層配線の表面の不純物を除去し
た後、ＴｉＮ膜１０９の堆積を行なった（図１
（ｃ））。

【００３３】次に、異方性ドライエッチング法により、
ＴｉＮ膜１０９を２００ｎｍエッチングして下層のレジ
スト１０７の表面を露出させた。すなわち、レジスト１
０７のホール１０８内だけにＴｉＮ膜１０９を残しＴｉ
Ｎプラグを形成した（図１（ｄ））。

【００３４】続いて、酸素プラズマ雰囲気中で表面が露
出したレジスト１０７を除去した後、表面の洗浄を行な
った（図２（ａ））。

【００３５】次に、オゾン（Ｏ₃）と酸素の混合ガスと
有機シランガスであるテトラエトキシシラン（ＴＥＯ
Ｓ）を用いた常圧ＣＶＤ法により厚さ１２００ｎｍのＳ
ｉＯ₂膜１１０を堆積した後、７００℃の窒素雰囲気中
でＳｉＯ₂膜１１０の熱処理を行なった（図２
（ｂ））。

【００３６】この後、ＣＭＰにより、ＳｉＯ₂膜１１０
を研磨してＴｉＮプラグ（ＴｉＮ膜１０９）表面を露出
させた。本実施例においては、ＳｉＯ₂膜１１０をＣＭ
Ｐにより研摩してＴｉＮプラグ表面を露出させたが、ド
ライエッチングによるエッチバック法を用いても同様の
形状が得られた。また、本実施例ではＴｉＮプラグ間の
絶縁膜としてＳｉＯ₂膜１１０を用いたが、有機塗布ガ
ラス（ＳＯＧ）を熱処理して得られるＳｉＯ₂膜を用い
ても良好な結果が得られた。

【００３７】次に、六フッ化タングステン（ＷＦ₆）、
水素（Ｈ₂）、アルゴン（Ａｒ）ガスを用いた減圧ＣＶ
Ｄ法により第２の配線１１１となるタングステン膜を４
３０℃の温度で厚さ２５０ｎｍ堆積した後、所望の形状
に加工して第２の配線１１１を形成した（図２
（ｃ））。最後に、ＳｉＨ₄とＮＨ₃を用いたプラズマＣ
ＶＤ法によりパッシベーション膜となるＳｉ窒化膜（図
示せず）を３００ｎｍ堆積した。

【００３８】本実施例においては、第２のプラグ材料と
して減圧ＣＶＤ法で形成したＴｉＮ膜１０９膜を用いた
が、接触抵抗を小さくするためのスパッタ法による薄い
導電膜を堆積した後、減圧ＣＶＤ法でＴｉＮ膜を堆積し
ても特に問題はない。ただし、スパッタ法で堆積した膜
は段差被覆性が悪く、プラグ内部にボイドが発生しやす
いので、ＣＶＤ法で堆積する膜を積層した方が良好なプ
ラグ形状が得られる。また、プラグ材料としては、Ｔｉ
Ｎに限らず、酸素、水分を含まないで形成することので
きる導体膜、例えば、タングステン（Ｗ）、窒化タング
ステン（ＷＮ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミ
ニウム（Ａｌ）、タンタル（Ｔａ）等の導体膜又はこれ
らの積層膜でも良好な結果が得られた。無論、ボロン、
リンを含有したドープトＳｉ膜や、これらの併用も形成
可能である。

【００３９】一方、無機物を堆積するレジストパターン
に関しては、Ｉ線等の光リソグラフィー用レジスト、電
子線によるＥＢリソグラフィー用レジストについても、
本実施例と同様の形状が得られた。

【００４０】実施例２次に、図３、図４を用いて、本発明の第２の実施例を説
明する。実施例１と同様の手法を用いて、予め形成した
拡散層２０２を有する単結晶Ｓｉ基板２０１上に、減圧
ＣＶＤ法により、３００ｎｍのＳｉＯ₂膜２０３を形成
した後、直径２００ｎｍのホール２０４を形成した。こ
の後ホール２０４内にリンドープ多結晶Ｓｉ膜２０５を
充填した後、ＴｉＮ膜から成る第１の配線２０６を形成
した（図３（ａ））。

【００４１】次に、最下層となる厚さ８００ｎｍのポリ
イミド樹脂（ＰＩＱ）を回転塗布しＰＩＱ膜２０７とし
た後、６００℃、１０^-4Ｐａの減圧雰囲気中で３０分の
ベーキングを行ない、その上部に中間層となるＴｉＮ膜
２０８を厚さ３０ｎｍ堆積した。本実施例では、ＴｉＮ
膜２０８の形成にＴｉＣｌ₄及びＮＨ₃ガスを用いたＣＶ
Ｄ法を用い、基板温度４５０℃の条件で堆積した。本実
施例では、ＴｉＮ膜２０８を用いたが、ＳｉＨ₄又はＳ
ｉ₂Ｈ₆の熱分解によるＳｉ膜を用いても構わない。次
に、ＫｒＦエキシマレーザリソグラフィー技術により、
最上層となるレジスト２０９を形成し、直径２００ｎｍ
のホールを形成した後、異方性ドライエッチング法によ
り、レジストパターンをマスクとして、中間層のＴｉＮ
膜２０８の加工を行なった（図３（ｂ））。

【００４２】続いて、酸素を用いた異方性ドライエッチ
ング法により、最下層のＰＩＱ膜２０７のエッチングを
行ない、中間層のＴｉＮ膜２０８のパターンを転写し
た。この際、最上層のレジスト２０９は、エッチング中
に除去される。この後、希フッ酸緩衝液により基板の洗
浄を行なった（図３（ｃ））。

【００４３】次に、実施例１で示したように、アルゴン
スパッタ法により下地のクリーニングを行なった後、Ｃ
ＶＤ法を用いて、ＴｉＮ膜２０８、ＰＩＱ膜２０７のパ
ターン上に厚さ２５０ｎｍのＴｉＮ膜２１１を堆積した
（図４（ａ））。

【００４４】続いて、異方性ドライエッチング法によ
り、ＰＩＱ膜２０７の上部のＴｉＮ膜２０８、２１１を
全面エッチバックして、ＰＩＱ膜２０７表面を露出させ
た。次に、六フッ化タングステン（ＷＦ₆）、水素
（Ｈ₂）、アルゴン（Ａｒ）ガスを用いたＣＶＤ法によ
り第２の配線２１２となるタングステン膜を４３０℃の
温度で厚さ２５０ｎｍ堆積した後、所望の形状に加工し
て第２の配線２１２を形成した。最後に、ＳｉＨ₄とＮ
Ｈ₃を用いた減圧プラズマＣＶＤ法によりパッシベーシ
ョン膜となるＳｉＮ膜（図示せず）を厚さ３００ｎｍ堆
積した。

【００４５】本実施例では、多層配線間をＰＩＱで埋め
込み、高温、減圧中でベーキングした膜を層間絶縁膜と
して適用したが、特に問題は発生せず良好な接合特性が
得られた。また、本実施例では、３層プロセスにより中
間層のＴＩＮ膜２０８のパターンをＰＩＱ膜２０７に転
写する方法を用いたが、２層レジストプロセス、すなわ
ち上層レジスト膜の露光及びシリル化処理を行なった
後、このシリル化層をマスクとして下層レジストを酸素
プラズマエッチングして加工する方法を用いても同様の
効果が得られた。

【００４６】実施例３次に、図５、図６、図７を用いて、本発明の第３の実施
例を説明する。Ｐ型単結晶Ｓｉ基板３０１上に、ＬＯＣ
ＯＳ法により厚さ３００ｎｍの素子分離領域３０２を形
成した後、ゲート酸化膜３０３となる厚さ６ｎｍのＳｉ
Ｏ₂膜を熱酸化法により形成した（図５（ａ））。

【００４７】次に、周知の技術を用いて、ゲート電極３
０４、拡散層３０６、ゲート電極３０４を絶縁するため
の上層絶縁膜３０５及び側壁絶縁膜３０７からなるＭＯ
Ｓトランジスタを形成した。本実施例では、ゲート電極
３０４としてＳｉＨ₄とＰＨ₃を用いた減圧ＣＶＤ法によ
り、リンを４×１０²⁰／ｃｍ³含んだ厚さ２００ｎｍの
リンドープ多結晶Ｓｉ膜を用いた。ゲート電極３０４を
絶縁する上層絶縁膜３０５、側壁絶縁膜３０７は、Ｓｉ
Ｈ₄とＮ₂Ｏを用いた７５０℃の減圧ＣＶＤ法によりＳｉ
Ｏ₂膜を堆積して形成した。ゲート電極上部のＳｉＯ₂膜
は厚さ１５０ｎｍ、側壁のＳｉＯ₂膜は厚さ８０ｎｍと
した。拡散層３０６は、イオン注入法によりヒ素を５×
１０¹⁵／ｃｍ²の濃度で打ち込んだ後、９００℃、１分
の窒素アニールを行なった（図５（ｂ））。

【００４８】次に、希フッ酸水溶液で拡散層３０６表面
の薄いＳｉＯ₂膜を除去し、拡散層３０６表面を露出さ
せた後、厚さ約５００ｎｍのレジスト３０８を形成した
後、ＥＢリソグラフィー技術により、拡散層３０６表面
が露出するホールを形成した（図５（ｃ））。

【００４９】続いて、１８０℃の窒素雰囲気中で紫外線
を照射しながら上記レジスト３０８のベーキングを行な
った後、２００℃、１×１０^-5Ｐａの減圧雰囲気中で６
０分の熱処理を行ない、同装置内で５２０℃に昇温し、
リンを４×１０²⁰／ｃｍ³含んだリンドープ非晶質Ｓｉ
膜を３０ｎｍ堆積した。本実施例では、上記リンドープ
非晶質Ｓｉ膜をＳｉ₂Ｈ₆とＰＨ₃を用いた減圧ＣＶＤ法
により形成した。続いて、８００℃、１０分の窒素アニ
ールを行ない、このリンドープ非晶質Ｓｉ膜の活性化を
行ない、リンドープ多結晶Ｓｉ膜３０９とした。次に、
希フッ酸水溶液でリンドープ多結晶Ｓｉ膜３０９表面の
自然酸化膜を除去した後、ＴｉＣｌ₄とＮＨ₃を用いた減
圧ＣＶＤ法により、厚さ１５０ｎｍのＴｉＮ膜３１０を
堆積した。この時、レジスト３０８のホール内は、リン
ドープ多結晶Ｓｉ膜３０９とＴｉＮ膜３１０で完全に埋
め込まれた状態であった（図５（ｄ））。

【００５０】次に、異方性ドライエッチング法により、
レジスト３０８上部のＴｉＮ膜３１０とリンドープ多結
晶Ｓｉ膜３０９を順次エッチングした後、酸素プラズマ
処理により露出したレジスト３０８を除去し、ＴｉＮ膜
３１０及びリンドープ多結晶Ｓｉ膜３０９の積層膜から
なるプラグを形成した（図６（ａ））。

【００５１】次に、約７００ｎｍの有機塗布ガラス（Ｓ
ＯＧ）を回転塗布した後、５００℃の窒素雰囲気中でＳ
ＯＧのアニールを行ない、有機成分を除去しＳｉＯ₂膜
３１１とした（図６（ｂ））。

【００５２】続いて、ＣＭＰ法により上記ＳｉＯ₂膜３
１１の研磨を行ないＴｉＮ膜３１０及びリンドープ多結
晶Ｓｉ膜３０９の積層膜からなるプラグ表面を露出させ
た後、有機シラン（ＴＥＯＳ）と酸素を用いた減圧プラ
ズマＣＶＤ法により、厚さ３０ｎｍのＳｉＯ₂膜３１２
を堆積した。次に、リソグラフィー及びドライエッチン
グ法により、ＳｉＯ₂膜３１２の所定の領域をエッチン
グしてビット線３１３を接続するための開口部を設け
た。この後、高真空スパッタ法において、厚さ５０ｎｍ
のタングステン膜を堆積した後、タングステン膜を所定
の形状に加工してビット線３１３とした（図６
（ｃ））。

【００５３】次に、ビット線３１３を絶縁するためのＳ
ｉＯ₂膜３１４をプラズマ減圧ＣＶＤ法により厚さ５０
ｎｍ堆積した後、ＳｉＯ₂膜３１４の所定の領域をエッ
チングして蓄積電極を接続するための開口部３１５を設
けた。続いて減圧ＣＶＤ法により蓄積電極の一部となる
ＴｉＮ膜３１６を厚さ５０ｎｍ堆積した（図７
（ａ））。

【００５４】次に、厚さ６００ｎｍのレジスト３１７を
形成し、リソグラフィー技術により所定のパターンとし
た後、このレジスト３１７を１８０℃の窒素雰囲気中で
紫外線を照射しながらベーキングした。その後、５５０
℃の減圧雰囲気中でレジスト３１７の熱処理を行ない、
その上部にＣＶＤ法により厚さ５０ｎｍのＴｉＮ膜３１
８を堆積した（図７（ｂ））。

【００５５】次に、異方性ドライエッチング法により、
ＴｉＮ膜３１８を厚さ６０ｎｍエッチングしてレジスト
３１７表面を露出させた。この後、酸素プラズマにより
レジスト３１７の除去を行ない、ＴｉＮ膜３１６、３１
８よりなる蓄積電極を形成した（図７（ｃ））。本実施
例によれば、シリンダ型蓄積電極の周辺部の高さをレジ
スト３１７の膜厚で制御できるので、任意の高さの蓄積
電極を高スループットで形成することができる。また、
本実施例では、蓄積電極材料としてＴｉＮ膜を用いた
が、実施例１に示したような、他の導体膜や半導体膜を
用いても同様の形状が得られた。

【００５６】

【発明の効果】本発明によれば、多層配線のプラグや蓄
積電極の形成工程を簡略化することができた。また、こ
の工程において下地材料の削れ等の弊害が発生しないの
で製造の歩留まりを向上させることができた。さらに半
導体素子の少なくとも一部が形成されている基板上に、
容易な形成プロセスで導体膜を形成することができた。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造工程
図。

【図２】本発明の第１の実施例の半導体装置の製造工程
図。

【図３】本発明の第２の実施例の半導体装置の製造工程
図。

【図４】本発明の第２の実施例の半導体装置の製造工程
図。

【図５】本発明の第３の実施例の半導体装置の製造工程
図。

【図６】本発明の第３の実施例の半導体装置の製造工程
図。

【図７】本発明の第３の実施例の半導体装置の製造工程
図。

【図８】従来の半導体装置の製造工程図（ドッグボーン
プロセス）。

【図９】従来の半導体装置の製造工程図（ドッグボーン
レスプロセス）。

【符号の説明】

１０１、２０１、３０１、４０１、５０１…単結晶Ｓｉ
基板１０２、２０２、３０６、４０２、５０２…拡散層１０３、１１０、２０３、３１１、３１２、３１４、４
０３、４０６、５０３…ＳｉＯ₂膜１０４、４０４、５０４、５０９…コンタクトホール１０５、２０５、３０９、４０５、５０５…リンドープ
多結晶Ｓｉ膜１０６、１０９、２０８、２１１、３１０、３１６、３
１８…ＴｉＮ膜１０７、２０９、３０８、３１７…レジスト１０８、２０４…ホール１１１、２１２、４０８…第２の配線２０６、５０６…第１の配線２０７…ＰＩＱ膜３０２…素子分離領域３０３…ゲート酸化膜３０４…ゲート電極３０５…上層絶縁膜３０７…側壁絶縁膜３１３…ビット線３１５…開口部４０７…孔パターン５０７…Ｓｉ₃Ｎ₄膜５０８…第２の層間絶縁膜５１０…導電膜

Claims

【特許請求の範囲】

【請求項１】基板上に、有機膜を所望のパターンに形成
する工程と、該有機膜上を含む基板上に、金属導体から
なる導体膜を形成する工程を有し、該導体膜の所望の部
分を配線の少なくとも一部とすることを特徴とする半導
体装置の製造方法。
【請求項２】上記導体膜の所望の部分は、上記基板上の
上記有機膜のパターンの形成されていない領域の少なく
とも一部に配置されたことを特徴とする請求項１記載の
半導体装置の製造方法。
【請求項３】基板上に、有機膜を所望のパターンに形成
する工程と、該有機膜上を含む基板上に、金属導体から
なる導体膜を形成する工程と、該導体膜を所定の形状に
加工し、上記有機膜表面を露出する工程と、表面が露出
した上記有機膜を除去する工程を有し、上記導体膜の一
部を配線の少なくとも一部とすることを特徴とする半導
体装置の製造方法。
【請求項４】上記加工は、上記導体膜の表面部分を加工
し、上記基板上の上記有機膜のパターンの形成されてい
ない領域の少なくとも一部に上記導体膜を残すように行
なうことを特徴とする請求項３記載の半導体装置の製造
方法。
【請求項５】上記有機膜を除去する工程の後に、上記有
機膜の膜厚より厚い絶縁膜を堆積する工程と、該絶縁膜
をエッチングして上記導体膜の表面を露出させる工程を
有することを特徴とする請求項３又は４記載の半導体装
置の製造方法。
【請求項６】上記有機膜は、感光性有機高分子膜であ
り、該感光性有機高分子膜は、１００℃以上、３５０℃
以下の範囲の温度で紫外線照射されることを特徴とする
請求項１から５のいずれか一に記載の半導体装置の製造
方法。
【請求項７】上記有機膜は、ポリイミド樹脂膜であるこ
とを特徴とする請求項１から５のいずれか一に記載の半
導体装置の製造方法。
【請求項８】上記導体膜は、タングステン、窒化タング
ステン、チタン、窒化チタン、銅、アルミニウム若しく
はタンタルからなる膜又はこれらの内のいずれか２種以
上の積層膜であることを特徴とする請求項１から７のい
ずれか一に記載の半導体装置の製造方法。
【請求項９】基板上に、有機膜を所望のパターンに形成
する工程と、該有機膜上を含む基板上に、金属導体から
なる導体膜を形成する工程を有し、該導体膜の所望の部
分を蓄積電極の少なくとも一部とすることを特徴とする
半導体装置の製造方法。
【請求項１０】上記導体膜の所望の部分は、上記基板上
の上記有機膜のパターンの形成されていない領域の少な
くとも一部に配置されたことを特徴とする請求項９記載
の半導体装置の製造方法。
【請求項１１】基板上に、有機膜を所望のパターンに形
成する工程と、該有機膜上を含む基板上に、金属導体か
らなる導体膜を形成する工程と、該導体膜を所定の形状
に加工し、上記有機膜表面を露出する工程と、表面が露
出した上記有機膜を除去する工程を有し、上記導体膜の
一部を蓄積電極の少なくとも一部とすることを特徴とす
る半導体装置の製造方法。
【請求項１２】上記加工は、上記導体膜の表面部分を加
工し、上記基板上の上記有機膜のパターンの形成されて
いない領域の少なくとも一部に上記導体膜を残すように
行なうことを特徴とする請求項１１記載の半導体装置の
製造方法。
【請求項１３】上記有機膜を除去する工程の後に、上記
有機膜の膜厚より厚い絶縁膜を堆積する工程と、該絶縁
膜をエッチングして上記導体膜の表面を露出させる工程
を有することを特徴とする請求項１１又は１２記載の半
導体装置の製造方法。
【請求項１４】上記有機膜は、感光性有機高分子膜であ
り、該感光性有機高分子膜は、１００℃以上、３５０℃
以下の範囲の温度で紫外線照射されることを特徴とする
請求項９から１３のいずれか一に記載の半導体装置の製
造方法。
【請求項１５】上記有機膜は、ポリイミド樹脂膜である
ことを特徴とする請求項９から１３のいずれか一に記載
の半導体装置の製造方法。
【請求項１６】上記導体膜は、タングステン、窒化タン
グステン、チタン、窒化チタン、銅、アルミニウム若し
くはタンタルからなる膜又はこれらの内のいずれか２種
以上の積層膜であることを特徴とする請求項９から１５
のいずれか一に記載の半導体装置の製造方法。
【請求項１７】基板上に、感光性有機高分子膜からなる
有機膜を所望の形状に形成する工程と、該有機膜を１０
０℃以上、３５０℃以下の範囲の温度で紫外線照射する
工程と、上記有機膜上に導体膜を形成する工程を少なく
とも含むことを特徴とする半導体装置の製造方法。
【請求項１８】上記導体膜を形成する工程の後に、上記
導体膜を所定の形状に加工し、上記有機膜表面を露出す
る工程と、表面が露出した上記有機膜を除去する工程を
有することを特徴とする請求項１７記載の半導体装置の
製造方法。
【請求項１９】上記加工は、上記導体膜の表面部分を加
工し、上記基板上の上記有機膜のパターンの形成されて
いない領域の少なくとも一部に上記導体膜を残すように
行なうことを特徴とする請求項１８記載の半導体装置の
製造方法。
【請求項２０】上記有機膜を除去する工程の後に、上記
有機膜の膜厚より厚い絶縁膜を堆積する工程と、該絶縁
膜をエッチングして上記導体膜の表面を露出させる工程
を有することを特徴とする請求項１８又は１９記載の半
導体装置の製造方法。
【請求項２１】上記導体膜は、導電性の多結晶Ｓｉ膜で
あることを特徴とする請求項１７から２０のいずれか一
に記載の半導体装置の製造方法。
【請求項２２】上記導体膜は、タングステン、窒化タン
グステン、チタン、窒化チタン、銅、アルミニウム若し
くはタンタルからなる膜又はこれらの内のいずれか２種
以上の積層膜であることを特徴とする請求項１７から２
０のいずれか一に記載の半導体装置の製造方法。