KR100602088B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100602088B1
KR100602088B1 KR1020040046495A KR20040046495A KR100602088B1 KR 100602088 B1 KR100602088 B1 KR 100602088B1 KR 1020040046495 A KR1020040046495 A KR 1020040046495A KR 20040046495 A KR20040046495 A KR 20040046495A KR 100602088 B1 KR100602088 B1 KR 100602088B1
Authority
KR
South Korea
Prior art keywords
fsg
forming
metal wiring
gas
semiconductor device
Prior art date
Application number
KR1020040046495A
Other languages
English (en)
Other versions
KR20050121382A (ko
Inventor
김형윤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040046495A priority Critical patent/KR100602088B1/ko
Publication of KR20050121382A publication Critical patent/KR20050121382A/ko
Application granted granted Critical
Publication of KR100602088B1 publication Critical patent/KR100602088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 하부 금속 배선을 포함하는 반도체 기판 위에 층간 절연막으로 FSG를 형성하는 단계, FSG에 플러깅 공정을 통해 비아를 형성하는 단계, FSG를 수소기를 포함하는 가스를 이용하여 표면처리하는 단계, 비아를 포함한 FSG 위에 상부 금속 배선을 형성하는 단계를 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 FSG 위에 사일렌 가스(SiH4)와 수소 가스(H2)의 혼합 가스를 이용하여 표면 처리함으로써 TiF4의 형성을 방지한다.
FSG, 사일렌가스, 수소가스, 금속배선

Description

반도체 소자의 금속 배선 형성 방법{FORMATION METHOD OF METAL LINE OF SEMICONDUCTOR DEVICE}
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 포함한 제조 방법을 공정 단계별로 나타낸 단면도이고,
도 9는 종래의 반도체 소자의 금속 배선에 TiF4가 형성된 상태를 도시한 도면이다.
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 금속 배선의 수가 증가하고 반면에 금속 배선의 피치(pitch)가 축소되고 있다. 이러한 금속 배선의 피치 축소로 인하여 금속 배선의 저항이 증가할 뿐만 아니라 금속 배선의 층(layer) 수가 증가함에 따라 반도체 소자의 금속 배선간을 절연시키는 층간 절연막(Inter Metal Dielectric, IMD)과 금속 배선이 기생 커패시터 구조를 이룸으로써 반도체 소자의 특성에 악영향을 미친다. 즉, 반도체 소자의 응답 속도를 결정하는 RC 상수가 증 가하고 전력 소모도 증가한다.
이러한 점 때문에 반도체 소자의 고집적화에 적합한 저 유전율(Low dielectric constant)의 층간 절연막이 절실히 요망되어 왔고, 종래의 USG(Un-doped Silica Glass)대신에 저 유전율의 층간 절연막으로서 플로린 실리케이트 글래스(Fluorine Silicate Glass, FSG)를 이용하기 시작하였다.
그러나, FSG 막 증착 및 FSG 막 연마 공정을 이용하여 층간 절연막을 형성한 후 포토 및 식각 공정을 통하여 비아홀을 형성하고, 텅스텐 증착 및 연마 공정을 통한 텅스텐 플러깅 공정을 진행하게 되면 FSG 막이 표면에 노출된다.
이렇게 FSG 막의 표면이 노출된 상태에서 후속의 금속 배선 공정을 진행하게 되면 노출된 FSG 막의 플로린(Fluorine) 성분과 상부 금속막 하부의 티타늄 성분이 반응하여 TiF4를 형성함으로서 문제를 유발하게 된다.
즉, FSG 막 위에 형성되는 금속막은 티타늄과 티타늄 나이트라이드로 이루어진 하부층, 알루미늄 층, 티타늄과 티타늄 나이트라이드로 이루어진 아크(Arc)층으로 이루어지게 되는데 금속막 하부층의 티타늄과 노출된 FSG 막의 플로린(Fluorine) 성분이 TiF4를 형성한다. 이 TiF4 물질은 금속 배선의 저항을 증가시키며, 상부 금속막과 층간 절연막의 접촉 불량을 일으킴으로써 금속막의 두께가 두껍고 스페이스가 얇을 경우에 금속막이 쓰러지는 원인이 되기도 하다.
본 발명의 기술적 과제는 FSG 막과 금속막 사이에 TiF4가 형성되는 것을 억 제하는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 하부 금속 배선을 포함하는 반도체 기판 위에 층간 절연막으로 FSG를 형성하는 단계, 상기 FSG에 플러깅 공정을 통해 비아를 형성하는 단계, 상기 FSG를 수소기를 포함하는 가스를 이용하여 표면처리하는 단계, 상기 비아를 포함한 FSG 위에 상부 금속 배선을 형성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 수소기를 포함하는 가스로 사일렌 가스, 수소 가스 또는 이들의 혼합 가스를 사용하는 것이 바람직하다.
또한, 상기 사일렌 가스에 의해 상기 FSG 표면에 실리콘 단착층이 형성되는 것이 바람직하다.
또한, 본 발명에 따른 반도체 소자는 하부 금속 배선을 포함하는 반도체 기판 위에 층간 절연막으로 형성되어 있는 FSG, 상기 FSG에 플러깅 공정을 통해 형성되어 있는 비아, 상기 FSG 위에 형성되어 있는 실리콘 단착층, 상기 실리콘 단착층 위에 형성되어 있는 상부 금속 배선을 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 8은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 포함한 제조 방법을 공정 단계별로 나타낸 단면도이고, 도 9는 종래의 반도체 소자의 금속 배선에 TiF4가 형성된 상태를 도시한 도면이다.
우선, 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 포함하는 제조 방법은 반도체 기판(110) 위에 게이트 절연막 형성용 산화막과 게이트 전극용 다결정 실리콘을 순차 형성한 후 포토리쏘그라피(photolithography) 공정을 이용하여 다결정 실리콘과 산화막을 패터닝(patterning)함으로써 게이트 절연막(24)과 게이트 전극(34)을 형성하고, 게이트 전극(24)과 게이트 절연막(34)의 노출된 측벽 부분에 질화막 등으로 이루어진 측벽 스페이서(37)를 형성한다.
다음으로, 도 2에 도시된 바와 같이, 이온 주입 마스크를 이용하는 이온 주입 공정을 수행하여 저농도 또는 고농도의 불순물을 반도체 기판(110)의 소스 영역(12) 및 드레인 영역(13)에 주입함으로써, MOS 트랜지스터의 소스 영역(12) 및 드레인 영역(13)을 완성한다.
다음으로, 도 3에 도시된 바와 같이, 반도체 기판(110)을 HF 세정을 한 후에 스퍼터링 등과 같은 증착 공정에 의해 반도체 기판(110)의 상부 전면에 걸쳐 박막, 예를 들면 200Å 내지 600Å의 두께(바람직하게는, 400Å)를 갖는 티타늄 금속막을 형성한다.
그리고, 급속 제1 열처리 공정을 수행함으로써, 티타늄 금속막을 실리사이드화, 즉 티타늄과 실리콘을 화학 반응시켜 실리사이드화시킨다.
그리고, 제2 열처리 공정을 수행하여 낮은 저항을 갖는 티타늄 실리사이드(40a, 40b)로 상(phase) 변이되도록 한다.
다음으로, 도 4에 도시한 바와 같이, 이러한 MOS 트랜지스터를 포함하는 반도체 기판(110) 상부에 층간 절연막(50)을 증착한다. 그리고, 층간 절연막(50)의 선택적 식각에 의해 게이트 전극(34), 소스 및 드레인 영역(12, 13)을 드러내는 콘택홀을 형성한 후 도전성 금속을 매입하여 콘택(60)을 형성한다. 그리고, 콘택(60)을 포함한 층간 절연막(50) 상부에 금속막을 증착하고 패터닝(patterning)하여 금속 배선(120)을 형성한다.
다음으로, 도 5에 도시한 바와 같이, PECVD(Plasma Enhanced CVD)법 또는 HDP(High Density Plasma)법을 사용하여 금속 배선(120) 및 층간 절연막(50)을 덮는 층간 절연막으로서 FSG(Fluorine Silicate Glass)(140)를 형성한다.
이러한 FSG(140)는 저 유전물질이며 정전 용량을 낮추어 RC 상수를 최소화하 는 플로린이 첨가되어 있으며 상, 하부 금속 배선들 사이를 절연한다.
다음으로, 도 6에 도시된 바와 같이, FSG(140)에 포토 및 식각 공정을 통하여 비아홀(Via hole)을 형성하고, 비아홀 내부에 베리어 금속(barrier metal)(141)과 텅스텐(142)을 증착한 후, FSG(140)의 상부면이 드러나도록 화학 기계적 연마하여 상, 하부 금속 배선 사이의 전기적 연결을 위한 플러깅 공정을 진행하여 비아(via)를 형성한다.
다음으로, 도 7 및 도 8에 도시된 바와 같이, 노출된 FSG(140) 위에 사일렌 가스(SiH4)와 수소 가스(H2)의 혼합 가스를 이용하여 표면 처리한다.
이 경우, 도 7에 도시된 바와 같이, 수소 가스(H2)는 노출된 FSG(140) 위의 잔류 플로린(6)과 반응하여 휘발성이 강한 HF 형태로 변형되어 제거된다.
그리고, 도 8에 도시된 바와 같이, 잔류 플로린(6)이 제거된 후에 사일렌 가스(SiH4)에서 분리된 실리콘 이온이 FSG(140) 위에 실리콘 단착층(Si Monolayer)(150)을 형성함으로써 후속 공정에서 증착되는 금속 배선과 FSG(140) 사이에 형성되는 TiF4의 발생을 억제한다.
즉, 실리콘 이온이 FSG(140) 위에 단착층을 형성하여 완전하게 제거되지 않은 플로린(6)을 Si-F 형태로 잡아주거나 추가적인 플로린의 금속 배선으로의 침입을 방지하여 금속 배선 형성 시 TiF4의 형성을 억제한다.
그리고, 사일렌 가스(SiH4)와 수소 가스(H2)의 혼합 가스를 이용하여 표면 처리하지 않고, 수소 가스(H2)를 이용하여 잔류 플로린을 제거하고, 다시 사일렌 가스(SiH4)를 이용하여 실리콘 단착층을 형성하는 것도 가능하다.
이후, 재차 금속막의 증착에 의한 상부 금속 배선 및 층간 절연막 공정을 반복하여 다층 배선을 형성한다.
도 9에는 FSG의 플로린 성분과 상부 금속 배선의 티타늄 성분이 반응하여 TiF4를 형성한 상태를 도시하였다.
도 9에 도시한 바와 같이, FSG(140)의 표면이 노출된 상태에서 후속의 금속 배선 공정을 진행하게 되면 노출된 FSG(140)의 플로린 성분과 상부 금속 배선(160)의 티타늄 성분이 반응하여 TiF4(5)를 형성한다.
이러한 TiF4(5)가 형성된 상태에서 포토 및 식각 고정을 진행하여 금속 배선(160)을 형성할 경우 중간에 형성된 TiF4(5)로 인하여 금속 배선(160)의 저항을 증가시키며, 상부 금속 배선(160)과 층간 절연막(140)의 접촉 불량을 일으킴으로써 금속 배선(160)의 두께가 두꺼운 경우에 금속 배선(160)이 쓰러지는 원인이 된다.
이를 방지하기 위해 본 발명의 일 실시예에서는 금속 배선(160) 형성 전에 사일렌가스와 수소 가스의 혼합 가스를 이용하여 패시베이션 처리 또는 수소 플라즈마 처리를 함으로써 TiF4의 형성을 방지한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실 시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 노출된 FSG 위에 사일렌 가스(SiH4)와 수소 가스(H2)의 혼합 가스를 이용하여 표면 처리함으로써 TiF 4의 형성을 방지한다.

Claims (5)

  1. 하부 금속 배선을 포함하는 반도체 기판 위에 층간 절연막으로 FSG를 형성하는 단계,
    상기 FSG에 플러깅 공정을 통해 비아를 형성하는 단계,
    수소기를 포함하는 가스를 이용하여 상기 FSG 위에 남겨진 F를 제거하는 단계,
    상기 FSG 표면에 실리콘 단착층을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 삭제
  3. 제1항에서,
    상기 실리콘 단착층은 사일렌 가스로 형성하는 반도체 소자의 금속 배선 형성 방법.
  4. 하부 금속 배선을 포함하는 반도체 기판 위에 층간 절연막으로 형성되어 있는 FSG,
    상기 FSG에 플러깅 공정을 통해 형성되어 있는 비아,
    상기 FSG 위에 형성되어 있는 실리콘 단착층,
    상기 실리콘 단착층 위에 형성되어 있는 상부 금속 배선
    을 포함하는 반도체 소자.
  5. 제1항에서,
    상기 수소기를 포함하는 가스와 사일렌 가스의 혼합 가스를 이용하여 상기 F를 제거하는 단계와 상기 실리콘 단착층을 형성하는 단계를 동시에 진행하는 반도체 소자의 금속 배선 형성 방법.
KR1020040046495A 2004-06-22 2004-06-22 반도체 소자의 금속 배선 형성 방법 KR100602088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046495A KR100602088B1 (ko) 2004-06-22 2004-06-22 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046495A KR100602088B1 (ko) 2004-06-22 2004-06-22 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050121382A KR20050121382A (ko) 2005-12-27
KR100602088B1 true KR100602088B1 (ko) 2006-07-14

Family

ID=37293545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046495A KR100602088B1 (ko) 2004-06-22 2004-06-22 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100602088B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861837B1 (ko) 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226875B2 (en) * 2004-11-30 2007-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for enhancing FSG film stability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077138A (ko) * 2000-01-31 2001-08-17 박종섭 반도체 소자의 배선 형성방법
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077138A (ko) * 2000-01-31 2001-08-17 박종섭 반도체 소자의 배선 형성방법
KR20030052828A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체 소자의 금속 배선 형성 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010077138
1020030052828

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861837B1 (ko) 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20050121382A (ko) 2005-12-27

Similar Documents

Publication Publication Date Title
US6693046B2 (en) Method of manufacturing semiconductor device having multilevel wiring
JP4538272B2 (ja) 湿式洗浄によるアタックを防止できる半導体装置の製造方法
JP2004193563A (ja) Ｍｉｍキャパシタを有する半導体素子
JP3193335B2 (ja) 半導体装置の製造方法
US6960525B2 (en) Method of forming metal plug
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US20050084619A1 (en) Method to deposit an impermeable film on porous low-k dielectric film
US6555465B2 (en) Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
US20030227086A1 (en) Semiconductor device having multilevel copper wiring layers and its manufacture method
KR100602088B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7687392B2 (en) Semiconductor device having metal wiring and method for fabricating the same
US5946599A (en) Method of manufacturing a semiconductor IC device
JPH11111842A (ja) 多層配線構造およびその製造方法
KR100515381B1 (ko) 반도체 소자의 제조 방법
US20230178379A1 (en) Film deposition for patterning process
JP4338748B2 (ja) 半導体装置の製造方法
US6673719B2 (en) Method for etching using a multilevel hard mask
KR100406733B1 (ko) 반도체 소자의 제조 방법
JPH1187493A (ja) 半導体装置の製造方法
KR100613382B1 (ko) 반도체 소자의 제조 방법
KR20070074183A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20050069646A (ko) 반도체 소자의 금속 배선 및 그 제조 방법
KR100326814B1 (ko) 반도체 소자의 금속배선간 층간 절연막 형성방법
KR100726091B1 (ko) 금속 배선 및 이의 제조 방법
JPH11102964A (ja) 半導体装置の製造方法及び多層配線の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee