KR20030097406A - 층간절연막의 리플로우 억제 방법 - Google Patents

층간절연막의 리플로우 억제 방법 Download PDF

Info

Publication number
KR20030097406A
KR20030097406A KR1020020034762A KR20020034762A KR20030097406A KR 20030097406 A KR20030097406 A KR 20030097406A KR 1020020034762 A KR1020020034762 A KR 1020020034762A KR 20020034762 A KR20020034762 A KR 20020034762A KR 20030097406 A KR20030097406 A KR 20030097406A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
annealing process
contact hole
interlayer dielectric
Prior art date
Application number
KR1020020034762A
Other languages
English (en)
Inventor
김정근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020034762A priority Critical patent/KR20030097406A/ko
Publication of KR20030097406A publication Critical patent/KR20030097406A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 층간절연막으로 BPSG막을 사용하는 모든 소자에 적용할 수 있는 층간절연막의 리플로우 억제 방법에 관해 개시한 것으로서, 층간절연막을 구비한 반도체기판을 제공하는 단계와, 850~950℃ 온도에서 기판에 1차 어닐 공정을 진행하여 층간절연막을 치밀화하는 단계와, 1차 어닐 공정이 완료된 층간절연막 상에 콘택 형성영역을 개구시키는 개구부를 가진 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 하고 층간절연막을 등방성 식각하여 측면 경사진 프로파일을 가진 콘택홀을 형성하는 단계와, 감광막 패턴을 제거하는 단계와, 콘택홀을 포함한 층간절연막 상에 베리어막을 증착하는 단계와, 베리어막을 포함한 기판에 800℃ 이하의 온도에서 2차 어닐 공정을 진행하여 베리어막 상부에 안정상 실리사이드막을 형성하는 단계와, 결과물 상에 콘택홀과 대응된 부분을 매립시키는 비트라인용 도전막을 형성하는 단계를 포함한다.

Description

층간절연막의 리플로우 억제 방법{method for preventing from refolw of interlayer dielectric}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 보다 상세하게는 층간절연막으로 BPSG(BoroPhosphor Silicate Glass)막을 사용하는 모든 소자에 적용할 수 있는 층간절연막의 리플로우(reflow) 억제 방법에 관한 것이다.
반도체 소자의 고집적화에 따른 고속 신호처리 요구가 증가되고 있다. 이 같은 요구에 따라 비트라인의 비저항이 낮은 물질을 사용하는 0.20㎛ 이상의 소자는 비트라인 형성용 물질로 다결정 실리콘과 금속 실리사이드의 이중 구조의 비트 라인을 사용한다. 그러나, 이와 같은 이중 구조의 비트 라인의 금속 실리사이드로는 대부분 단일의 텅스텐막을 사용한다. 상기 텅스텐막은 PVD(Physical Vapor Deposition: 이하, PVD막이라 칭함)와 CVD(Chemical Vapor Deposition: 이하, CVD라 칭함) 방법으로 증착하게 되는데, 콘택홀과 비트라인 형성을 동시에 진행하는 경우에는 스텝 커버리지가 우수한 CVD 방법을 사용한다. 상기 CVD 방법을 적용하여 텅스텐막을 형성하는 데 있어서, 하기 (Ⅰ)식과 같이, 텅스텐의 전구체로서 WF6를 사용한다.
WF6+ H2→W + HFx ↑………(Ⅰ)
그러나, 상기 WF6를 적용하여 텅스텐 환원 반응 시, 부산물로서 HFx가스가 생성되고, 상기 HFx가스가 BPSG막을 식각하게 되어 소자에 치명적인 악영향을 주게 된다. 따라서, 이와 같은 F 성분에 의한 손상을 방지하기 위하여, 텅스텐막을 형성하기 이전에 노출된 BPSG막 표면에 부식 반응을 억제하기 위한 베리어막으로서 TiN 또는 Ti막을 사용한다. 상기 TiN 또는 Ti막은 PVD 또는 CVD 방법을 사용하여 형성하는데, 이 중 CVD 방법을 사용할 경우 막의 치밀성과 결합력이 높다. 한편, 바이어스 파워를 높인 IMP(Ion Metal Plasma) PVD 방법을 사용할 경우 막의 스텝 커버리지가 우수하며 높은 바이어스로 인해 IMP TiN 또는 Ti막은 -1E10 dyn/Cm2의 높은 압축 응력을 지니게 된다.
그런데, 상기 베리어막인 TiN 또는 Ti막은 비정질 구조로 비저항이 400μΩ/Cm 로 매우 높으므로 저항 개선을 위해 비저항이 50μΩ/Cm 인 C45 또는 C49상 TiSix를 형성해야 한다. 이러한 상변태를 위해 베리어막 공정 이후에 700℃ 이상의 온도에서 어닐 공정을 실시한다.
도 1a 내지 도 1d는 종래 기술에 따른 층간절연막의 리플로우 억제 방법을 설명하기 위한 공정단면도이다.
종래 기술에 따른 반도체 소자 형성 방법은, 도 1a에 도시된 바와 같이, 먼저, 트랜지스터를 포함한 반도체기판(10) 상에 450∼550℃ 온도에서 BPSG막(12)을 증착하고 나서, 상기 BPSG막(12)에 1차 어닐 공정(30)을 진행한다. 이때, 상기 BPSG막(12)은 층간절연막으로서, 막 내의 B:P농도는 4.2:4.6wt%로 유지한다. 또한, 상기 1차 어닐 공정(30)은 퍼니스(furnace) 내에서 진행하며, 700∼800℃ 온도를 유지한다.
이어, 상기 BPSG막(12) 상에 콘택 형성영역(미도시)을 개구시키는 개구부(51)를 가진 감광막 패턴(50)을 형성한 후, 상기 감광막 패턴(50)을 마스크로 하고 상기 BPSG막을 식각하여 버티컬한 측면 프로파일을 가진 콘택홀(14)을 형성한다. 이때, 상기 개구부(51)은 측면 프로파일이 버티컬한 형상을 가지며, 상기콘택홀의 측면 프로파일 또한 상기 개구부 형상도 동일하다. 또한, 도면부호 13은 콘택홀 형성을 위한 식각 공정이 완료된 후 잔류된 BPSG막을 도시한 것이다.
그런 다음, 감광막 패턴을 제거하고 나서,도 1c에 도시된 바와 같이, 상기 버티컬한 측면 프로파일을 가진 콘택홀(14)을 포함한 BPSG막(13) 상에 TiN 및 Ti막을 증착하여 이중 구조의 베리어막(16)을 형성한다. 이때, 상기 베리어막은 이 후의 비트 라인 형성용 텅스텐막 증착 시 BPSG막 표면이 부식되는 것을 방지하기 위한 것이다. 또한, 상기 베리어막(16)에서, TiN 또는 Ti막은 PVD 또는 CVD 방법을 사용하여 형성하는데, 이 중 CVD 방법을 사용할 경우 막의 치밀성과 결합력이 높다. 한편, 바이어스 파워를 높인 IMP(Ion Metal Plasma) PVD 방법을 사용할 경우 막의 스텝 커버리지가 우수하며 높은 바이어스로 인해 IMP TiN 또는 Ti막은 -1E10 dyn/Cm2의 높은 압축 응력을 지니게 된다. 이 후, 상기 TiN 또는 Ti막은 비정질 구조로 비저항이 400 μΩ/Cm 로 매우 높으므로 저항 개선을 위해 비저항이 50μΩ/Cm 정도의 C45상 또는 C49상 TiSix을 형성해야 한다. 따라서, 이러한 상변화를 위해 베리어막(16) 증착 공정이 완료된 결과물에 700℃ 이상의 온도에서, 바람직하게는 800∼850℃ 온도에서 2차 어닐 공정(32)을 진행하여 C45상 또는 C49상 등 안정상 티타늄 실리사이드막(TiSix)을 형성한다. 이어, 도면에는 도시되지 않았지만, 상기 2차 어닐 공정이 완료된 결과물을 냉각시킨다.
상기 2차 어닐 공정을 통해 베리어막(16) 상부에는, 도 1d에 도시된 바와 같이, 티타늄 실리사이드막(18)이 형성된다. 이어, 상기 티타늄 실리사이드막(18)을포함한 기판 전면에 다결정 실리콘막 및 텅스텐막을 차례로 증착하여 비트 라인 형성용 금속막(18)을 형성한다.
도 2 및 도 3은 종래 기술에 따른 문제점을 도시한 도면으로서, BPSG막의 리플로우 현상에 따른 콘택홀 형상을 도시한 평면도 및 단면도이다.
그러나, 종래의 기술에서는, 도 2 및 도 3에 도시된 바와 같이, 층간절연막에 그것의 증착 온도보다 더 높은 온도에서 후속의 어닐 공정을 진행하는 데 있어서, 층간절연막 특유의 리플로우 현상 및 베리어막의 높은 압축 응력으로 인한 리플로우 형상이 발생됨으로써, 콘택홀 형상이 변형(variation)되어 소자 특성이 악화되는 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 층간절연막의 리플루우 특성을 개선하고 베리어막의 압축 응력을 최소화하여 콘택홀의 형 변형을 방지할 수 있는 층간절연막의 리플로우 억제 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 층간절연막의 리플로우 억제 방법을 설명하기 위한 공정단면도.
도 2 및 도 3은 종래 기술에 따른 문제점을 도시한 도면으로서, BPSG막의 리플로우 현상에 따른 콘택홀 형상을 도시한 평면도 및 단면도.
도 4a 내지 도 4d는 본 발명에 따른 층간절연막의 리플로우 억제 방법을 설명하기 위한 공정단면도.
도면의 주요부분에 대한 부호의 설명
100. 반도체기판 102, 103. BPSG막
104. 콘택홀 106. 베리어막
108. 티타늄 실리사이드막 110. 비트라인용 도전막
130, 132. 어닐 공정 140. 가스 공급 공정
150. 감광막 패턴 151. 개구부
상기 목적을 달성하기 위한 본 발명의 층간절연막의 리플로우 억제 방법은 층간절연막을 구비한 반도체기판을 제공하는 단계와, 850~950℃ 온도에서 기판에 1차 어닐 공정을 진행하여 층간절연막을 치밀화하는 단계와, 1차 어닐 공정이 완료된 층간절연막 상에 콘택 형성영역을 개구시키는 개구부를 가진 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 하고 층간절연막을 등방성 식각하여 측면경사진 프로파일을 가진 콘택홀을 형성하는 단계와, 감광막 패턴을 제거하는 단계와, 콘택홀을 포함한 층간절연막 상에 베리어막을 증착하는 단계와, 베리어막을 포함한 기판에 800℃ 이하의 온도에서 2차 어닐 공정을 진행하여 베리어막 상부에 안정상 실리사이드막을 형성하는 단계와, 결과물 상에 콘택홀과 대응된 부분을 매립시키는 비트라인용 도전막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 층간절연막은 BPSG막, SOG막 및 저유전상수값을 가진 SOG막 중 어느 하나를 이용하며, 막 내의 B:P 농도가 3.5~4.0:4.0~4.5인 것이 바람직하다.
상기 1차 어닐 공정은 H2와 O2의 혼합가스 및 O2가스를 이용하며, 상기 2차 어닐 공정은 30초 이내로 진행하는 것이 바람직하다.
상기 베리어막 증착 단계에서, 바이어스 파워를 가하지 않는 조건에서 증착 압력을 50mTorr 이상 유지하는 것이 바람직하다. 또한, 상기 층간절연막 식각 단계에서, 식각가스로 C4F6를 사용하는 것이 바람직하다.
한편, 상기 감광막 패턴의 개구부 형상은 측면 경사진 프로파일을 가진 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명에 따른 층간절연막의 리플로우 억제 방법을 설명하기 위한 공정단면도이다.
본 발명의 반도체 소자 형성 방법은, 도 4a에 도시된 바와 같이, 먼저, 트랜지스터를 포함한 반도체기판(100) 상에 500∼550℃ 온도에서 BPSG막(102)을 증착한다. 이때, 상기 BPSG막(102)은 층간절연막으로서, 막 내의 B:P의 농도는 3.5~4.0 : 4.0~4.5, 바람직하게는, 3.8 : 4.2 wt%로 유지한다. 이어, 상기 BPSG막(102)을 포함한 기판 전면에, BPSG막의 치밀화를 위해, 850∼950℃ 온도에서 1차 어닐 공정(130)을 실시한다. 이때, 상기 1차 어닐 공정(130)은 O2및 H2혼합가스 또는 O2가스 분위기 하에서 1~3 시간동안 웨트(wet) 방식으로 진행한다. 이때, 상기 BPSG막(102)은, 상술한 바와 같이, 1회 증착 및 1회 1차 어닐 공정에 의해 형성하는 것 이외에 최종 BPSG막 두께의 1/2을 증착하고 850∼950℃ 온도에서 어닐 공정을 진행하고 나서, 다시 BPSG막을 1/2두께 증착하고 850∼950℃ 온도에서 어닐 공정을 진행하여 형성할 수도 있다. 상기 2회에 걸친 증착 및 어닐 공정은 60초 이내로 실시한다.
그런 다음, 도 4b에 도시된 바와 같이, 상기 1차 어닐 공정이 완료된 BPSG막전면에 감광막을 도포하고 노광 및 현상하여 콘택 형성영역을 개구시키는 개구부(151)를 가진 감광막 패턴(150)을 형성한다. 이 후, 상기 감광막 패턴(150)을 마스크로 하고 BPSG막에 건식 식각 공정(140)을 진행하여 경사진 측면 프로파일을 가진 콘택홀(104)을 형성한다. 이때, 상기 건식 식각 공정(140)은 등방성 식각으로서, 폴리머를 많이 발생시키는 식각가스를 이용하며, 상기 식각 가스로 C4H6가스를 이용한다. 또한, 도면부호 103은 상기 건식 식각 공정(140)이 완료된 후 잔류된 BPSG막을 도시한 것이다. 한편, 도 4b에 도시된 바와 같이, 상기 감광막 패턴의개구부(151)의 형상을 버티컬하게 하는 대신 경사진 측면 프로파일을 갖도록 형성할 수도 있다.
이어, 도 4c에 도시된 바와 같이, 경사진 측면 프로파일을 가진 콘택홀(104)을 포함한 BPSG막(103) 상에 TiN 및 Ti막을 증착하여 이중 구조의 베리어막(106)을 형성한다. 이때, 상기 베리어막(106)은 이 후의 비트 라인 형성용 텅스텐막 증착 시 BPSG막 표면이 부식되는 것을 방지하는 역할을 하는 것으로서, 높은 비저항값을 가진 비정질 구조를 가진다. 그런 다음, 상기 베리어막(106)을 포함한 결과물 상에 800℃ 온도 이하에서 2차 어닐 공정(132)을 진행하여 C45상 또는 C49상의 안정상 티타늄 실리사이드막(TiSix)(108)을 형성한다. 이때, 상기 베리어막의 증착 압력을 50mTorr로 유지하고 상기 2차 어닐 공정(132)에서 바이어스 파워를 전혀 가하지 않거나 낮은 바이어스 파워로 인가하고 함으로서, 상기 베리어막(106)에 잔류된 압축 응력 특성을 최소화하거나 인장 응력으로 조절한다. 따라서, 상기 안정상 티타늄 실리사이드막(TiSix)(180)은 50Ω/m 정도의 낮은 비저항값을 가지며, 높은 압축 응력 특성이 나타나지 않는다.
이 후, 도 4d에 도시된 바와 같이, 상기 베리어막(106)을 포함한 기판 전면에 다결정 실리콘막 및 텅스텐막을 차례로 증착하여 비트 라인 형성용 금속막(108)을 형성한다. 이어, 도면에는 도시되지 않았지만, 포토리쏘그라피 공정에 의해 상기 금속막, 실리사이드막(TiSix) 및 베리어막을 식각하여 콘택홀을 덮는 비트 라인을 형성한다.
본 발명에 따르면, 층간절연막에 후속 공정으로 그것의 증착 온도보다 더 높은 온도에서 어닐 공정을 진행하는 데 있어서, 베리어막의 높은 압축 응력 특성을 최소화하거나 상기 높은 압축 응력 특성을 인장 응력 특성으로 변화시키고, 콘택홀을 측면 경사진 프로파일을 갖도록 형성하여 안정적인 콘택 저항을 확보할 수 있다.
한편, 본 발명에서는 층간절연막으로 BPSG막을 예로하여 설명하였지만, 상기 BPSG막 외에도 SOG(Spin On Glass) 또는 저유전상수값을 가진 SOG에도 적용될 수 있다.
이상에서와 같이, 본 발명은 층간절연막에 그것의 증착 온도보다 더 높은 온도에서 어닐 공정을 진행하는 데 있어서, 베리어막의 증착 압력을 50mTorr로 유지하고 바이어스 파워를 전혀 가하지 않거나 낮은 바이어스 파워로 인가한 상태에서 어닐 공정을 진행함으로써, 베리어막의 고유 특성인 높은 압축 응력 특성을 최소화할 수 있다. 또한, 본 발명에서는 콘택홀의 측면 프로파일을 경사지도록 형성함으로써, 안정적인 콘택 저항을 확보하여 신뢰성 있는 소자를 제조할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 층간절연막을 구비한 반도체기판을 제공하는 단계와,
    850~950℃ 온도에서 상기 기판에 1차 어닐 공정을 진행하여 상기 층간절연막을 치밀화하는 단계와,
    상기 1차 어닐 공정이 완료된 층간절연막 상에 콘택 형성영역을 개구시키는 개구부를 가진 감광막 패턴을 형성하는 단계와,
    상기 광막 패턴을 마스크로 하고 상기 층간절연막을 등방성 식각하여 측면 경사진 프로파일을 가진 콘택홀을 형성하는 단계와,
    상기 감광막 패턴을 제거하는 단계와,
    상기 콘택홀을 포함한 층간절연막 상에 베리어막을 증착하는 단계와,
    상기 베리어막을 포함한 기판에 800℃ 이하의 온도에서 2차 어닐 공정을 진행하여 상기 베리어막 상부에 안정상 실리사이드막을 형성하는 단계와,
    상기 결과물 상에 콘택홀과 대응된 부분을 매립시키는 비트라인용 도전막을 형성하는 단계를 포함한 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  2. 제 1항에 있어서, 상기 층간절연막은 BPSG막, SOG막 및 저유전상수값을 가진 SOG막 중 어느 하나를 이용하는 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  3. 제 2항에 있어서, 상기 BPSG막은 B:P 농도가 3.5~4.0:4.0~4.5인 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  4. 제 1항에 있어서, 상기 1차 어닐 공정은 H2와 O2의 혼합가스 및 O2가스를 이용하는 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  5. 제 1항에 있어서, 상기 베리어막 증착 단계에서, 바이어스 파워를 가하지 않는 조건에서 증착 압력을 50mTorr 이상 유지하는 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  6. 제 1항에 있어서, 상기 2차 어닐 공정은 30초 이내로 진행하는 것을 특징으로 층간절연막의 리플로우 억제 방법.
  7. 제 1항에 있어서, 상기 층간절연막 식각 단계에서, 식각가스로 C4F6를 사용하는 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
  8. 제 1항에 있어서, 상기 감광막 패턴의 개구부 형상은 측면 경사진 프로파일을 가진 것을 특징으로 하는 층간절연막의 리플로우 억제 방법.
KR1020020034762A 2002-06-21 2002-06-21 층간절연막의 리플로우 억제 방법 KR20030097406A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020034762A KR20030097406A (ko) 2002-06-21 2002-06-21 층간절연막의 리플로우 억제 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020034762A KR20030097406A (ko) 2002-06-21 2002-06-21 층간절연막의 리플로우 억제 방법

Publications (1)

Publication Number Publication Date
KR20030097406A true KR20030097406A (ko) 2003-12-31

Family

ID=32387944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020034762A KR20030097406A (ko) 2002-06-21 2002-06-21 층간절연막의 리플로우 억제 방법

Country Status (1)

Country Link
KR (1) KR20030097406A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762233B1 (ko) * 2005-11-25 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762233B1 (ko) * 2005-11-25 2007-10-01 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법

Similar Documents

Publication Publication Date Title
KR101225642B1 (ko) Ｈ2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
CN108538712A (zh) 接触孔的制造方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
JPH0653337A (ja) 半導体装置の製造方法
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
KR100322886B1 (ko) 반도체장치의 금속 콘택 형성 방법
KR20030097406A (ko) 층간절연막의 리플로우 억제 방법
US7488681B2 (en) Method for fabricating Al metal line
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100673886B1 (ko) 콘택 저항을 안정화시킬 수 있는 반도체 소자 제조 방법
KR100410690B1 (ko) 반도체소자의 콘택 형성방법
KR100575874B1 (ko) 비트라인 형성방법
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법
JPH1187493A (ja) 半導体装置の製造方法
CN117976614A (zh) 半导体器件的形成方法
KR100235947B1 (ko) 반도체 소자의 제조방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR20030002744A (ko) 반도체 소자의 커패시터 제조 방법
KR100670686B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR20010048188A (ko) 텅스텐 플러그 형성방법
KR20030001122A (ko) 텅스텐막 형성 방법 및 텅스텐 플러그 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination