JP2007128938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007128938A JP2007128938A JP2005317991A JP2005317991A JP2007128938A JP 2007128938 A JP2007128938 A JP 2007128938A JP 2005317991 A JP2005317991 A JP 2005317991A JP 2005317991 A JP2005317991 A JP 2005317991A JP 2007128938 A JP2007128938 A JP 2007128938A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- contact plug
- insulating film
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】上面及び側面が窒化シリコン膜120,121で覆われたビット配線を形成した後、ビット配線を覆って全面に非晶質炭素膜からなる犠牲層間膜126を形成し、犠牲層間膜126および下層層間絶縁膜109を順次にエッチングしてコンタクトホール128,129を形成し、容量コンタクトプラグ113を形成する。その後犠牲層間膜126を除去して容量コンタクトプラグ113の柱を形成し、その上に第3層間絶縁膜を形成し、さらに第3層間絶縁膜を表面から一部除去し、容量コンタクトプラグ113の表面を露出させるようにした。
【選択図】図3c
Description
また、本実施例によれば、第1コンタクトプラグ108の表面に第2層間絶縁膜109を形成し、その上に非晶質炭素膜126を形成し、非晶質炭素膜126が直接第1コンタクトプラグ108に接しない状態でコンタクトホール128および129を形成している。したがって、非晶質炭素膜126と第1コンタクトプラグ108が直接接した状態でコンタクトホールを形成した場合に第1コンタクトプラグ108と第3コンタクトプラグ113の導通が取りにくくなる問題を回避することができる効果がある。
本第2の実施例では、非晶質炭素膜に第1のコンタクトホールを形成した後、第1のコンタクトホールの側壁を絶縁膜で被覆し、非晶質炭素膜にボイドが発生したとしてもボイドを絶縁膜で塞いでおき、その後、第2コンタクトホールの形成、シリコン膜から成る第3コンタクトプラグの形成を行なう方法について説明する。
102 素子分離領域
103 ドレイン
104 ソース
105 第1配線層、ワード配線
106 第1層間絶縁膜
107、108 第1コンタクトプラグ
109 第2層間絶縁膜
110 第2コンタクトプラグ
111 第2配線層、ビット配線
112 第3層間絶縁膜
113 第3コンタクトプラグ、容量コンタクトプラグ
114 第4層間絶縁膜
115 キャパシタの下部電極
116 容量絶縁膜
117 上部電極
118 第5層間絶縁膜
119 第3配線層
120、121 窒化シリコン膜
122 シリコン膜
123 ホトレジスト
124 コンタクトホール
125 多結晶シリコン膜
126 非晶質炭素膜、犠牲層間膜
127、130 酸化シリコン膜
128 第1のコンタクトホール
129 第2のコンタクトホール
Claims (6)
- (1)第1の絶縁膜に第1のコンタクトプラグを形成する工程と、
(2)前記第1の絶縁膜および前記第1のコンタクトプラグ上に第2の絶縁膜を形成する工程と、
(3)前記第2の絶縁膜上に非晶質炭素膜を形成する工程と、
(4)前記非晶質炭素膜に第1コンタクトホールを形成する工程と、
(5)前記第1コンタクトホールが形成された前記非晶質炭素膜をエッチングのマスクとして前記第2の絶縁膜をドライエッチングし、前記第1のコンタクトホールの下に第2のコンタクトホールを形成し、前記第1のコンタクトプラグの表面を露出させる工程と、
(6)前記第1のコンタクトプラグの表面が露出した前記第1のコンタクトホールおよび前記第2のコンタクトホールに導体を埋め込んで第2のコンタクトプラグを形成する工程と、を少なくとも含んでコンタクトプラグを形成することを特徴とするコンタクトプラグの形成方法。 - (1)半導体基板上に複数の第1配線層を形成し、前記第1配線層を覆って第1層間絶縁膜を形成する工程と、
(2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
(3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続する第2コンタクトプラグを形成する工程と、
(4)前記第2コンタクトプラグ上に第2配線層を形成する工程と、
(5)前記第2配線層を覆って犠牲層間膜を形成する工程と、
(6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する第3コンタクトプラグを形成する工程と、
を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。 - (1)半導体基板上に複数の第1配線層を形成し、前記第1配線層を覆って全面に第1層間絶縁膜を形成する工程と、
(2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
(3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上の全面に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続する第2コンタクトプラグを形成する工程と、
(4)前記第2コンタクトプラグ上に第2配線層を形成する工程と、
(5)前記第2配線層を覆って全面に犠牲層間膜を形成する工程と、
(6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する第3コンタクトプラグを形成する工程と、
(7)前記第3コンタクトプラグを形成した後、前記犠牲層間膜を除去し、前記第3コンタクトプラグの柱を形成する工程と、
(8)前記第3コンタクトプラグの柱を形成した後、全面に第3層間絶縁膜を形成し、前記第3コンタクトプラグの表面を露出させる工程と、
を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。 - (1)半導体基板上に複数のワード配線を形成し、前記ワード配線を覆って全面に第1層間絶縁膜を形成する工程と、
(2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
(3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上の全面に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続するビット配線コンタクトプラグを形成する工程と、
(4)前記ビット配線コンタクトプラグ上にビット配線を形成する工程と、
(5)前記ビット配線を覆って全面に犠牲層間膜を形成する工程と、
(6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する容量コンタクトプラグを形成する工程と、
(7)前記容量コンタクトプラグを形成した後、前記犠牲層間膜を除去し、前記容量コンタクトプラグの柱を形成する工程と、
(8)前記容量コンタクトプラグの柱を形成した後、全面に第3層間絶縁膜を形成し、前記第3層間絶縁膜を表面から一部除去し、前記容量コンタクトプラグの表面を露出させる工程と、
(9)前記容量コンタクトプラグおよび前記第3層間絶縁膜上の全面に第4層間絶縁膜を形成し、前記第4層間絶縁膜の所定の領域にシリンダホールを形成し、前記第3コンタクトホールの表面を露出させる工程と、前記シリンダホール内面にキャパシタの下部電極を形成する工程と、
(10)前記下部電極を含む全面にキャパシタの容量絶縁膜および上部電極を形成する工程、
を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。 - 前記第2配線層および前記ビット配線は、前記犠牲層間膜が形成される前に上面および側面を窒化シリコン膜で覆われていることを特徴とする請求項2乃至4記載の半導体装置の製造方法。
- 前記第3コンタクトプラグを形成する工程は、前記犠牲層間膜に第1のコンタクトホールを形成した後、前記第1のコンタクトホールの内面を含む全面に絶縁膜を形成し、その後前記絶縁膜および第2の層間絶縁膜に第2のコンタクトホールを形成し、前記第3コンタクトプラグを形成する工程を含むことを特徴とする請求項2乃至4記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317991A JP4543392B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置の製造方法 |
US11/546,986 US7767569B2 (en) | 2005-11-01 | 2006-10-13 | Method of manufacturing semiconductor device |
CNA200610136554XA CN1959953A (zh) | 2005-11-01 | 2006-10-25 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005317991A JP4543392B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128938A true JP2007128938A (ja) | 2007-05-24 |
JP4543392B2 JP4543392B2 (ja) | 2010-09-15 |
Family
ID=38015324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005317991A Expired - Fee Related JP4543392B2 (ja) | 2005-11-01 | 2005-11-01 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7767569B2 (ja) |
JP (1) | JP4543392B2 (ja) |
CN (1) | CN1959953A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306067A (ja) * | 2007-06-08 | 2008-12-18 | Elpida Memory Inc | コンタクトプラグの形成方法および半導体装置の製造方法 |
KR20130084918A (ko) * | 2012-01-18 | 2013-07-26 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772126B2 (en) * | 2006-10-19 | 2010-08-10 | Qimonda Ag | Hard mask arrangement, contact arrangement and methods of patterning a substrate and manufacturing a contact arrangement |
KR100939775B1 (ko) * | 2007-10-09 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
JP2009259949A (ja) * | 2008-04-15 | 2009-11-05 | Elpida Memory Inc | 半導体装置の製造方法 |
KR20130107628A (ko) * | 2012-03-22 | 2013-10-02 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
CN103367232B (zh) * | 2012-03-29 | 2015-09-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN106356329B (zh) * | 2015-07-16 | 2019-05-21 | 中芯国际集成电路制造(上海)有限公司 | 铜互连的电介质覆盖层的形成方法 |
KR102359267B1 (ko) * | 2017-10-20 | 2022-02-07 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
TWI727618B (zh) * | 2020-01-20 | 2021-05-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
CN113345895A (zh) * | 2020-02-18 | 2021-09-03 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
US11974427B2 (en) | 2020-09-09 | 2024-04-30 | Changxin Memory Technologies, Inc. | Manufacturing method of a memory and a memory |
CN114256155B (zh) * | 2020-09-24 | 2023-02-28 | 长鑫存储技术有限公司 | 存储器的制造方法和存储器 |
US11985815B2 (en) | 2020-09-24 | 2024-05-14 | Changxin Memory Technologies, Inc. | Method for manufacturing memory and same |
US11856758B2 (en) | 2020-09-24 | 2023-12-26 | Changxin Memory Technologies, Inc. | Method for manufacturing memory and same |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199978A (ja) * | 1997-01-14 | 1998-07-31 | Sony Corp | 半導体装置及びその製造方法 |
JPH10335592A (ja) * | 1997-06-05 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
JPH1187493A (ja) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001102550A (ja) * | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
JP2001338977A (ja) * | 2000-05-29 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002009174A (ja) * | 2000-05-26 | 2002-01-11 | Samsung Electronics Co Ltd | 半導体メモリ素子及びその製造方法 |
JP2002110791A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2002222858A (ja) * | 2001-01-25 | 2002-08-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2005074449A2 (en) * | 2004-01-30 | 2005-08-18 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100327123B1 (ko) * | 1998-03-30 | 2002-08-24 | 삼성전자 주식회사 | 디램셀캐패시터의제조방법 |
KR100284905B1 (ko) * | 1998-10-16 | 2001-04-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
KR100343148B1 (ko) * | 2000-11-10 | 2002-07-06 | 윤종용 | 반도체 소자의 콘택패드 형성방법 |
JP3827603B2 (ja) * | 2002-04-05 | 2006-09-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US6710398B2 (en) * | 2002-07-23 | 2004-03-23 | Intelligent Sources Development Corp. | Scalable stack-type DRAM memory structure and its manufacturing methods |
JP2004119644A (ja) * | 2002-09-26 | 2004-04-15 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
KR100499161B1 (ko) | 2003-03-31 | 2005-07-01 | 삼성전자주식회사 | 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법 |
US20050085072A1 (en) * | 2003-10-20 | 2005-04-21 | Kim Hyun T. | Formation of self-aligned contact plugs |
TWI250558B (en) * | 2003-10-23 | 2006-03-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device with fine patterns |
JP4282450B2 (ja) | 2003-12-01 | 2009-06-24 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2005197547A (ja) * | 2004-01-09 | 2005-07-21 | Elpida Memory Inc | 半導体装置の製造方法 |
KR100607174B1 (ko) * | 2004-02-24 | 2006-08-01 | 삼성전자주식회사 | 반도체 기판의 주 표면 아래로 연장된 플러그 콘택홀들을갖는 반도체 장치들 및 그 제조 방법들 |
KR100672780B1 (ko) * | 2004-06-18 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
KR100599087B1 (ko) * | 2004-07-29 | 2006-07-12 | 삼성전자주식회사 | 반도체 장치와 그 제조 방법 |
KR100577542B1 (ko) * | 2005-03-11 | 2006-05-10 | 삼성전자주식회사 | 매몰콘택 플러그를 갖는 반도체소자의 제조방법 |
JP4215787B2 (ja) * | 2005-09-15 | 2009-01-28 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
JP4552835B2 (ja) * | 2005-11-14 | 2010-09-29 | エルピーダメモリ株式会社 | キャパシタの製造方法 |
KR100753049B1 (ko) * | 2005-11-28 | 2007-08-30 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드콘택플러그 형성 방법 |
JP4205734B2 (ja) * | 2006-05-25 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2009054972A (ja) * | 2007-08-29 | 2009-03-12 | Elpida Memory Inc | 半導体装置の製造方法 |
-
2005
- 2005-11-01 JP JP2005317991A patent/JP4543392B2/ja not_active Expired - Fee Related
-
2006
- 2006-10-13 US US11/546,986 patent/US7767569B2/en active Active
- 2006-10-25 CN CNA200610136554XA patent/CN1959953A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10199978A (ja) * | 1997-01-14 | 1998-07-31 | Sony Corp | 半導体装置及びその製造方法 |
JPH10335592A (ja) * | 1997-06-05 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
JPH1187493A (ja) * | 1997-09-08 | 1999-03-30 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001102550A (ja) * | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
JP2002009174A (ja) * | 2000-05-26 | 2002-01-11 | Samsung Electronics Co Ltd | 半導体メモリ素子及びその製造方法 |
JP2001338977A (ja) * | 2000-05-29 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002110791A (ja) * | 2000-09-28 | 2002-04-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2002222858A (ja) * | 2001-01-25 | 2002-08-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
WO2005074449A2 (en) * | 2004-01-30 | 2005-08-18 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
JP2007523034A (ja) * | 2004-01-30 | 2007-08-16 | 東京エレクトロン株式会社 | アモルファスカーボン膜を含む構造およびその形成方法。 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306067A (ja) * | 2007-06-08 | 2008-12-18 | Elpida Memory Inc | コンタクトプラグの形成方法および半導体装置の製造方法 |
KR20130084918A (ko) * | 2012-01-18 | 2013-07-26 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
KR101973077B1 (ko) * | 2012-01-18 | 2019-04-29 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20070096188A1 (en) | 2007-05-03 |
JP4543392B2 (ja) | 2010-09-15 |
US7767569B2 (en) | 2010-08-03 |
CN1959953A (zh) | 2007-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4543392B2 (ja) | 半導体装置の製造方法 | |
US7510963B2 (en) | Semiconductor device having multilayer interconnection structure and manufacturing method thereof | |
US7256143B2 (en) | Semiconductor device having self-aligned contact plug and method for fabricating the same | |
JP2004228570A (ja) | 半導体装置及びその製造方法 | |
JP2004193563A (ja) | Mimキャパシタを有する半導体素子 | |
JP2008010866A (ja) | 非晶質カーボン層を利用したシリンダー型キャパシターの製造方法 | |
JP4552835B2 (ja) | キャパシタの製造方法 | |
JP2005005669A (ja) | 半導体素子の製造方法 | |
US7396772B2 (en) | Method for fabricating semiconductor device having capacitor | |
JP2008306067A (ja) | コンタクトプラグの形成方法および半導体装置の製造方法 | |
US6300191B1 (en) | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device | |
US7592249B2 (en) | Method for manufacturing a semiconductor device | |
JPH1187653A (ja) | 半導体装置およびその製造方法 | |
US7601586B2 (en) | Methods of forming buried bit line DRAM circuitry | |
JP4906278B2 (ja) | 半導体装置の製造方法 | |
US20080150014A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
US8071439B2 (en) | Method for manufacturing semiconductor device | |
JP2008042075A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008171872A (ja) | 半導体装置及びその製造方法 | |
US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
JP2011096780A (ja) | 半導体装置および半導体装置の製造方法 | |
US6680254B2 (en) | Method of fabricating bit line and bit line contact plug of a memory cell | |
US7566654B2 (en) | Method for manufacturing a semiconductor device including interconnections having a smaller width | |
JP4205734B2 (ja) | 半導体装置の製造方法 | |
US7557039B2 (en) | Method for fabricating contact hole of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100617 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |