JP2007128938A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007128938A
JP2007128938A JP2005317991A JP2005317991A JP2007128938A JP 2007128938 A JP2007128938 A JP 2007128938A JP 2005317991 A JP2005317991 A JP 2005317991A JP 2005317991 A JP2005317991 A JP 2005317991A JP 2007128938 A JP2007128938 A JP 2007128938A
Authority
JP
Japan
Prior art keywords
forming
contact plug
insulating film
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005317991A
Other languages
English (en)
Other versions
JP4543392B2 (ja
Inventor
Atsushi Maekawa
厚志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005317991A priority Critical patent/JP4543392B2/ja
Priority to US11/546,986 priority patent/US7767569B2/en
Priority to CNA200610136554XA priority patent/CN1959953A/zh
Publication of JP2007128938A publication Critical patent/JP2007128938A/ja
Application granted granted Critical
Publication of JP4543392B2 publication Critical patent/JP4543392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】自己整合コンタクトプラグを形成する層間膜に、窒化シリコン膜のエッチング速度に対するエッチング速度比が100以上となる材料を適用し、コンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供することにある。
【解決手段】上面及び側面が窒化シリコン膜120,121で覆われたビット配線を形成した後、ビット配線を覆って全面に非晶質炭素膜からなる犠牲層間膜126を形成し、犠牲層間膜126および下層層間絶縁膜109を順次にエッチングしてコンタクトホール128,129を形成し、容量コンタクトプラグ113を形成する。その後犠牲層間膜126を除去して容量コンタクトプラグ113の柱を形成し、その上に第3層間絶縁膜を形成し、さらに第3層間絶縁膜を表面から一部除去し、容量コンタクトプラグ113の表面を露出させるようにした。
【選択図】図3c

Description

本発明は半導体装置の製造方法に関し、自己整合で形成する微細な容量コンタクトのショートマージンを高めたDRAM(Dynamic Random Access Memory)の製造方法の関する。
近年のDRAMにおいては、キャパシタの容量確保の容易性からCOB(Capacitor Over Bitline)構造の採用が主流となっている。COB構造のメモリセルでは、半導体基板表面に形成されるワード配線と、ワード配線上に層間絶縁膜を介してワード配線に直交するように配置されるビット配線と、さらに層間絶縁膜を介してその上方に形成されるキャパシタが主な構成要素となっている。最上に位置するキャパシタは、ワード配線およびビット配線とショートしないように、各々の配線の間隙を縫って形成されるコンタクトプラグを介して半導体基板と接続されている。
以下、上記COB構造のメモリセルについて、図1に示した断面図を用いてさらに説明する。図1は、ワード配線に平行(ビット配線に垂直)な方向の断面で示されている。
p型半導体基板101表面の所定の領域に素子分離領域102、n型拡散層から成るドレイン103、ソース104が設けられる。半導体基板101表面に形成されたゲート絶縁膜を介してワード配線となる第1配線層105が設けられ、第1配線層105は第1層間絶縁膜106で覆われる。第1層間絶縁膜106の所定の領域に第1コンタクトプラグ107および108が設けられる。第1コンタクトプラグ107、108および第1層間絶縁膜の表面に第2層間絶縁膜109を設け、第1コンタクトプラグ107に接続するようにビット配線コンタクトプラグとなる第2コンタクトプラグ110が設けられる。第2コンタクトプラグ110上にビット配線となる第2配線層111が設けられ、第2配線層は第3層間絶縁膜112で覆われる。第3層間絶縁膜112には、第2配線層111の間で第1コンタクトプラグ108に接続するように、容量コンタクトプラグとなる第3コンタクトプラグ113が設けられる。第3コンタクトプラグ113および第3層間絶縁膜の表面には第4層間絶縁膜114が設けられ、第4層間絶縁膜には第3コンタクトプラグに対応する位置にシリンダホールが形成され、シリンダホール内面には第3コンタクトプラグと接続するように、キャパシタの下部電極115が設けられる。下部電極115を覆うように容量絶縁膜116および上部電極117が設けられる。さらに第5層間絶縁膜118を介して第3配線層119が設けられCOB構造のメモリセルが構成されている。
上記のようなCOB構造のDRAMにおいては、集積度向上の要求に伴い、メモリセルは縮小の一途を辿っている。そのため、各構成要素に許容される平面面積も縮小せざるを得ず、上記の各コンタクトプラグの形成も極めて困難な状況になっている。特に、隣接するビット配線(第2配線層)の間に形成される容量コンタクトプラグ(第3コンタクトプラグ)の形成は、キャパシタの製造マージンを確保するためにビット配線とキャパシタを絶縁する層間絶縁膜の膜厚を厚くせざるを得ず、そのため加工マージンが小さくなり一段と困難な状況になっている。この困難性を軽減するためにSAC(Self Aligned Contact)法が用いられている。
以下に、従来のSAC法による容量コンタクトプラグの製造方法について、図2a(a)(b)(c)および図2b(d)(e)に示した一連の工程断面図を用いて詳細に説明する。ここでは、半導体基板および半導体基板上に形成したワード配線は省略している。
最初に、図2a(a)に示したように、ワード配線を覆う第1層間絶縁膜106の所定の領域に第1コンタクトプラグ107および108を形成する。次に、厚さ150nmの酸化シリコンから成る第2層間絶縁膜109を形成し、第1コンタクトプラグ107に接続するように第2コンタクトプラグ110を形成する。その後、ビット配線となる厚さ70nmの金属材料を成膜し、さらにその上に厚さ60nmの窒化シリコン膜120を成膜する。リソグラフィとドライエッチングにより、窒化シリコン120および金属材料を加工してビット配線111を形成する。その後、厚さ20nmの窒化シリコン121からなるサイドウオールを周知の方法により形成する。
次に、図2a(b)に示したように、全体に厚さ800nmの酸化シリコンから成る第3層間絶縁膜112を形成し、CMP(Chemicai Mechanical Polising)法を用いて表面を平坦化し、残りの膜厚が400nmの第3層間絶縁膜112となるようにする。その上に厚さ80nmのシリコン膜122を形成する。さらに、ホトレジスト123を形成し、周知の方法により所定のパターンを形成する。
次に、図2a(c)に示したように、ホトレジスト123をマスクとしてシリコン膜122をドライエッチングし、パターンを転写する。パターン転写されたシリコン膜122は下層絶縁膜をドライエッチングするためのハードマスクとして用いられる。その後、厚さ400nmの酸化シリコンからなる第3層間絶縁膜112および厚さ150nmの酸化シリコンからなる第2層間絶縁膜109をエッチングし、コンタクトホール124を形成する。この時、ビット配線111を覆っている窒化シリコン膜120および121は、酸化シリコンよりもエッチング速度が遅いため、コンタクトホール124の端部がビット配線111の上方に位置したとしても自己整合的にシリコン酸化膜のコンタクトホールを形成でき、ビット配線111が露出することはない。
次に、図2b(d)に示したように、リンを含有する多結晶シリコン膜125をコンタクトホール124が埋まるように形成する。次いで、図2b(e)に示したように、表面の多結晶シリコン125をCMP法により除去して、多結晶シリコンからなる第3コンタクトプラグ113を形成している。
上記方法と類似のコンタクトプラグ形成方法が、特開2001−102550号公報および特開2004−304141号公報に開示されている。

特開2001−102550号公報 特開2004−304141号公報
しかし、微細化の進展に伴って上述したSAC法を用いてさえも信頼性の高いコンタクトホールを形成することが困難となってきた。SAC法では、酸化シリコン膜よりもエッチング速度の遅い窒化シリコン膜でビット配線を覆っておくことにより、酸化シリコン膜をエッチングしている間にビット配線が露出しないようにしている。酸化シリコンと窒化シリコンのドライエッチングにおけるエッチング速度比は5〜7程度であり、この値はドライエッチング条件を変えても飛躍的に変えることは困難である。酸化シリコンも窒化シリコンも同じシリコン化合物であり、ドライエッチングの環境下ではエッチング速度の差を拡大することが困難なためである。以下に、この条件の元で、上記従来技術において、図2a(c)に示した丸印Aの部分でビット配線上に窒化シリコン膜が残る膜厚を検討してみる。
ビット配線上に形成した窒化シリコン膜の表面が露出してから、エッチングしなければならない酸化シリコン膜の膜厚は、窒化シリコン膜の膜厚分60nm、ビット配線の厚さ分70nmおよび第2層間絶縁膜の膜厚分150nmの合計280nmとなる。酸化シリコン膜と窒化シリコン膜のエッチング速度比を7とすると、酸化シリコン膜280nmをエッチングする間に窒化シリコン膜は約40nmエッチングされることになる。ビット配線上に形成した窒化シリコン膜の膜厚は60nmなので、厚さ20nmの窒化シリコン膜が残ることになる。厚さ20nmの窒化シリコン膜が残れば図2b(e)に丸印Aで示した部分で第3コンタクトプラグ113とビット配線111がショートすることはない。
しかし、コンタクトホールの径が小さくなると、コンタクトホールが深くなるほどエッチング速度は遅くなり、前記のエッチング速度比が維持できなくなる。つまり、図2a(c)に示した第2層間絶縁膜のエッチングではエッチング速度が遅くなり、窒化シリコン膜に対するエッチング速度比は4程度まで低下してしまう。その結果、ビット配線上に形成した厚さ60nmの窒化シリコン膜は、第1コンタクトプラグ108の表面が露出する前に全てエッチングされてしまい、第3コンタクトプラグ113とビット配線111は丸印Aの部分でショートする問題が発生する。窒化シリコン膜の膜厚を厚くすれば、この問題を軽減できるが、第3層間絶縁膜112の形成が困難になるなどの副次的問題が発生し好ましくない。
上記問題に鑑み、本発明の目的はコンタクトプラグを形成する層間膜に窒化シリコン膜のエッチング速度に対するエッチング速度比が無限大となる材料を適用し、層間膜をエッチングしている間に窒化シリコン膜がエッチングされることを防止し、結果的にビット配線上に残る窒化シリコン膜の膜厚を確保してコンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供することにある。また、そのコンタクトプラグの形成方法を用いた半導体装置の製造方法を提供することにある。
上記目的を達成するために、本発明における半導体装置の製造方法は、半導体基板上に複数のワード配線を形成し、前記ワード配線を覆って全面に第1層間絶縁膜を形成する工程と、前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、前記第1コンタクトプラグおよび前記第1層間絶縁膜上の全面に酸化シリコン膜から成る第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続するビット配線コンタクトプラグを形成する工程と、前記ビット配線コンタクトプラグ上にビット配線を形成する工程と、前記ビット配線を覆って全面に非晶質炭素膜を形成する工程と、前記非晶質炭素膜の複数の所定の領域に、前記非晶質炭素膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する容量コンタクトプラグを形成する工程と、前記容量コンタクトプラグを形成した後、前記非晶質炭素膜を除去し、前記容量コンタクトプラグの柱を形成する工程と、前記容量コンタクトプラグの柱を形成した後、全面に酸化シリコン膜から成る第3層間絶縁膜を形成し、前記第3層間絶縁膜を表面から一部除去し、前記容量コンタクトプラグの表面を露出させる工程と、前記容量コンタクトプラグおよび前記第3層間絶縁膜上の全面に第4層間絶縁膜を形成し、前記第4層間絶縁膜の所定の領域にシリンダホールを形成し、前記第3コンタクトホールの表面を露出させる工程と、前記シリンダホール内面にキャパシタの下部電極を形成する工程と、前記下部電極を含む全面にキャパシタの容量絶縁膜および上部電極を形成する工程、を少なくとも有することを特徴としている。
また、上記ビット配線は、非晶質炭素膜が形成される前の段階において、上面および側面が窒化シリコンで覆われていることを特徴としている。
また、前記第3コンタクトプラグを形成する工程は、前記非晶質炭素膜に第1のコンタクトホールを形成した後、前記第1のコンタクトホールの内面を含む全面に絶縁膜を形成し、その後前記絶縁膜および第2の層間絶縁膜に第2のコンタクトホールを形成し、前記第3コンタクトプラグを形成する工程を含むことを特徴としている。
本発明によれば、第1コンタクトプラグ上に形成された第2層間絶縁膜上に形成されるビット配線の上面および側面を窒化シリコンで覆った状態で、非晶質炭素からなる犠牲層間膜を形成している。非晶質炭素は、酸素、水素、アンモニアなどのハロゲンガスを含まないガスでドライエッチングすることができるので、ビット配線を覆っている窒化シリコン膜を全くエッチングすることなく、非晶質炭素中にコンタクトホールを形成することができる。したがって、ビット配線上に充分な膜厚の窒化シリコンを残すことが可能となり、コンタクトプラグとビット配線がショートすることを回避できる効果がある。また、コンタクトプラグを形成した後、酸素等を用いて他の構造物に不都合な影響を及ぼすことなく非晶質炭素のみを選択的に除去することができる。その後、コンタクトプラグを覆うように酸化シリコンからなる層間絶縁膜を形成することができるので、以降のキャパシタ形成工程も従来技術を用いて形成できる効果がある。
また、本発明によれば、第1コンタクトプラグの表面に第2層間絶縁膜を形成し、その上に非晶質炭素を形成し、非晶質炭素が直接第1コンタクトプラグに接しない状態でコンタクトホールを形成している。したがって、非晶質炭素と第1コンタクトプラグが直接接した状態でコンタクトホールを形成した場合に第1コンタクトプラグと第3コンタクトプラグの導通が取りにくくなる問題を回避することができる。
以下、本発明の実施例について、図を用いて詳細に説明する。
最初に、コンタクトホールを形成する犠牲層間膜に非晶質炭素を用いる、本発明の第1の実施例について、図3a(a)(b)(c)、図3b(d)(e)(f)、図3c(g)(h)(i)、図3d(j)(k)に示した一連の工程断面図を用いて説明する。なお、ワード配線を構成する第1配線層形成までの工程は省略している。
まず、図3a(a)に示したように、酸化シリコンから成る第1層間絶縁膜106の所定の領域に多結晶シリコンから成る第1コンタクトプラグ107および108を形成し、その上に、厚さ150nmの酸化シリコン膜から成る第2層間絶縁膜109を形成し、第2層間絶縁膜の所定の領域にビット配線コンタクトプラグとなる第2コンタクトプラグを形成した。ビット配線コンタクトプラグは、コンタクトホールを形成した後、CVD(Chemical Vapor Deposition)法を用いて窒化チタンとタングステンを埋め込んで形成することができる。次に、厚さ10nmの窒化タングステンおよび厚さ60nmのタングステンをスパッタ法により積層し、ビット配線となる第2配線層111を形成した。さらに、厚さ100nmの窒化シリコン膜120をプラズマCVD法により堆積し、さらに、その上にホトレジストパターン123を形成した。必要に応じて、ホトレジストパターン形成前に、窒化シリコン膜120上に反射防止層を形成することが望ましい。
次に、図3a(b)に示したように、ホトレジストパターン123をマスクとして窒化シリコン膜120をフッ素を含有するガスプラズマを用いてドライエッチングした。次いで、窒化シリコン120をマスクとして第2配線層111を塩素を含有するガスプラズマを用いてドライエッチングしビット配線111を形成した。この段階でビット配線111上に残った窒化シリコン膜の膜厚は60nmであった。
次に、図3a(c)に示したように、ビット配線111および窒化シリコン膜120に周知の方法でサイドウオール121を形成した。サイドウオール121には、CVD法で形成する厚さ20nmの窒化シリコン膜を用いた。この段階でビット配線111は上面および側面が窒化シリコン膜で覆われている。
次に、図3b(d)に示したように、厚さ300nmの非晶質炭素膜126から成る犠牲層間膜を形成した。非晶質炭素膜126の形成には、ブタン(C4H10)を原料ガスとし、温度550℃のプラズマCVD法を用いることができる。原料ガスにはブタン以外の水素化炭素ガスを用いることもできる。この段階で窒化シリコン膜で覆われたビット配線111は非晶質炭素膜126から成る犠牲層間膜で完全に被覆される。次に、プラズマCVD法により厚さ70nmの酸化シリコン膜127を形成した。
次に、図3b(e)に示したように、周知のリソグラフィ法を用いてホトレジストパターン123を形成し、それをマスクとして酸化シリコン膜127をフッ素含有ガスプラズマを用いてドライエッチングした。通常、下層にビット配線111のような金属が存在する状態でホトリソグラフィを行なう場合、照射光が金属で反射しホトレジストのパターン形成に悪影響を及ぼすため、ホトレジストの下に厚さ100nm程度の反射防止層を設ける必要があるが、非晶質炭素膜126は光吸収効果を有するので反射防止層の形成を省略できる利点がある。本実施例では、反射防止層として、厚さ15nmの極めて薄い酸窒化シリコンをプラズマCVD法により設けた(図には示していない)。
次に、図3b(f)に示したように、酸化シリコン膜127をマスクとして非晶質炭素膜126から成る犠牲層間膜をドライエッチングし、第1のコンタクトホール128を形成した。非晶質炭素膜126の構成元素は炭素であることから、酸素あるいは水素を含有するガスプラズマでエッチングすることが可能である。エッチングガスにフッ素や塩素を含まないので酸化シリコン膜109および127や窒化シリコン膜120および121はエッチングされることがない。したがって、酸化シリコン膜や窒化シリコン膜に対してほぼ無限大の選択比(エッチング速度比)で非晶質炭素膜をエッチングすることが可能となる。本実施例では、酸素とアルゴンの混合ガスプラズマを用いてエッチングした。プラズマの条件は、圧力15mTorr、高周波パワー300W、温度20℃とした。上記混合ガスの他、水素と窒素の混合ガスやアンモニアなどを用いることもできる。ホトレジスト123は非晶質炭素膜126のドライエッチング中に全てエッチングされ消滅する。
次に、図3c(g)に示したように、第1のコンタクトホール128の底に露出した第2層間絶縁膜109をドライエッチングして第2のコンタクトホール129を形成し、第1コンタクトプラグ108を露出させた。第2層間絶縁膜109のドライエッチングには、オクタシクロフロロペンタン(C5F8)を主たるエッチングガスとして用いた。圧力は40mTorrとした。本実施例では、第2層間絶縁膜109の厚さを150nmとしたので酸化シリコン膜の窒化シリコン膜に対するエッチング速度比を4とすると、ビット配線111上の窒化シリコン膜120は38nmエッチングされ、厚さ22nmの窒化シリコン膜を残すことができるので充分な絶縁性を維持することができる。エッチングのマスクに用いた酸化シリコン膜127は、第2層間絶縁膜109のエッチング中に同時にエッチングされ自動的に消滅する。
次に、図3c(h)に示したように、第1コンタクトホール128が埋まるように、リンを含有するシリコン膜をCVD法により形成した後、表面に形成されたシリコン膜を周知の方法によりエッチバックして多結晶シリコンから成る第3コンタクトプラグ113を形成した。第3コンタクトプラグ113は、成膜時に多結晶状態で成膜することができるが、非晶質状態で形成し、後の工程で熱処理して多結晶化することもできる。非晶質炭素膜126は550℃で形成しているので、非晶質炭素膜126に熱的変形を及ぼさないためには、シリコン膜をより低温で形成することが望ましい。シリコン膜を多結晶状態で形成する場合には600℃程度の温度を必要とするが、非晶質状態のシリコン膜は530℃で形成できるので、非晶質炭素126に何らの熱的変形を及ぼすことがない。したがって、シリコン膜は非晶質状態で形成することが望ましい。
次に、図3c(i)に示したように、非晶質炭素膜126から成る犠牲層間膜を全て除去した。非晶質炭素膜126の除去には、コンタクトホールの形成と同様に、フッ素などのハロゲン元素を用いることなく、酸素等によって除去できるので、第3コンタクトプラグ113、窒化シリコン膜120および121、酸化シリコン膜109に何ら悪影響を及ぼすことなく、除去することができる。非晶質炭素膜126を除去することにより、第3コンタクトプラグ113の柱が形成される。
次に、図3d(j)に示したように、第3コンタクトプラグ113を全て覆うように、厚さ350nmの酸化シリコン膜から成る第3層間絶縁膜112を、モノシラン(SiH4)と酸素を原料ガスとするHDP(High Density Plasma)−CVD法により形成した。
次に、図3d(k)に示したように、CMP法により第3層間絶縁膜112表面を研磨し、第3コンタクトプラグ113の表面を露出させた。以下、図1に示したように、周知の方法を用い、第4層間絶縁膜114の形成、シリンダーホールの形成、キャパシタ下部電極115の形成、容量絶縁膜116および上部電極117の形成、第5層間絶縁膜118の形成、第3配線層119の形成を行なってDRAMを構成する半導体装置を製造することができる。
本実施例によれば、第1コンタクトプラグ108上に形成された第2層間絶縁膜109上に形成されるビット配線111の上面および側面を窒化シリコン120および121で覆った状態で、非晶質炭素膜126からなる犠牲層間膜を形成している。非晶質炭素膜126は、酸素、水素、アンモニアなどのハロゲンガスを含まないガスでドライエッチングすることができるので、ビット配線111を覆っている窒化シリコン膜120および121を全くエッチングすることなく、非晶質炭素膜中にコンタクトホール128を形成することができる。したがって、ビット配線111上に充分な膜厚の窒化シリコン膜120および121を残すことが可能となり、第3コンタクトプラグ113とビット配線111がショートすることを回避できる効果がある。また、第3コンタクトプラグ113を形成した後、酸素等を用いて他の構造物に不都合な影響を及ぼすことなく非晶質炭素126のみを除去することができる。その後、第3コンタクトプラグ113を覆うように酸化シリコン膜からなる第3層間絶縁膜112を形成することができるので、以降のキャパシタ形成工程も従来技術を用いて形成できる効果がある。
また、本実施例によれば、第1コンタクトプラグ108の表面に第2層間絶縁膜109を形成し、その上に非晶質炭素膜126を形成し、非晶質炭素膜126が直接第1コンタクトプラグ108に接しない状態でコンタクトホール128および129を形成している。したがって、非晶質炭素膜126と第1コンタクトプラグ108が直接接した状態でコンタクトホールを形成した場合に第1コンタクトプラグ108と第3コンタクトプラグ113の導通が取りにくくなる問題を回避することができる効果がある。
前述の第1の実施例では、非晶質炭素膜および第2層間絶縁膜にコンタクトホールを形成した後、シリコン膜からなる第3コンタクトプラグを形成した。非晶質炭素膜は、プラズマCVD法で形成するために段差被覆性がやや悪くなり、例えば密集したビット配線を覆うように形成すると隣接するビット配線間を完全に埋めることができずボイドの発生が懸念される。ボイドが発生すると、シリコン膜はボイド内に浸入して形成されてしまい、隣接するコンタクトプラグがショートする問題が発生する懸念がある。
本第2の実施例では、非晶質炭素膜に第1のコンタクトホールを形成した後、第1のコンタクトホールの側壁を絶縁膜で被覆し、非晶質炭素膜にボイドが発生したとしてもボイドを絶縁膜で塞いでおき、その後、第2コンタクトホールの形成、シリコン膜から成る第3コンタクトプラグの形成を行なう方法について説明する。
図4a(a)(b)(c)および図4b(d)(e)(f)に示した一連の工程断面図を用いて説明する。なお、非晶質炭素125にコンタクトホールを形成する工程までは、実施例1と同じであり、説明を省略する。
最初に、図4a(a)に示したように、酸化シリコン膜127をマスクにして非晶質炭素膜126からなる犠牲層間膜に第1のコンタクトホール128を形成した後、厚さ10nmの酸化シリコン膜130を形成した。酸化シリコン膜130の形成には、テトラエトキシシラン(TEOS:Si(OC2H5)4)を原料ガスとするプラズマCVD法で形成することができる。成膜温度は450℃とした。酸化シリコン膜130を成膜することにより、隣接する窒化シリコン膜121の間に非晶質炭素膜126のボイドが存在していたとしても、そのボイドを酸化シリコン膜130で塞ぐことができる。プラズマCVD法に限らずALD(Atomic Layer Deposition)法なども用いることができる。
次に、図4a(b)に示したように、第1のコンタクトホール127の底に位置する酸化シリコン膜129および酸化シリコン膜から成る第2層間絶縁膜109をドライエッチングして第2のコンタクトホール128を形成した。表面の酸化シリコン膜129および126はエッチングされ自動的に消滅する。非晶質炭素125の側壁および窒化シリコン膜121の側壁には酸化シリコン膜129が残存する。したがって、ボイドを塞いだ状態が維持される。
次に、図4a(c)に示したように、シリコン膜から成る第3コンタクトプラグ113を形成した。
次に、図4b(d)に示したように、非晶質炭素125を除去し、第3のコンタクトプラグ113の柱を形成した。酸化シリコン膜129は、第3コンタクトプラグ113の側壁に残存している。
次に、図4b(e)に示したように、HDP−CVD法による酸化シリコン膜から成る第3層間絶縁膜112を形成した。
次に、図4b(f)に示したように、第3層間絶縁膜をCMP法により研磨し、第3のコンタクトプラグ113の表面を露出させた。以下、実施例1と同様に半導体装置を製造することができる。
COB構造のDRAMセルの構造を説明するための断面図。 従来の問題点を説明するための一連の工程断面図。 図2aに連続する、従来の問題点を説明するための一連の工程断面図。 本発明の第1の実施例を説明するための一連の工程断面図。 本発明の第1の実施例を説明するための、図3aに続く一連の工程断面図。 本発明の第1の実施例を説明するための、図3bに続く一連の工程断面図。 本発明の第1の実施例を説明するための、図3cに続く一連の工程断面図。 本発明の第2の実施例を説明するための一連の工程断面図。 本発明の第2の実施例を説明するための、図4aに続く一連の工程断面図。
符号の説明
101 半導体基板
102 素子分離領域
103 ドレイン
104 ソース
105 第1配線層、ワード配線
106 第1層間絶縁膜
107、108 第1コンタクトプラグ
109 第2層間絶縁膜
110 第2コンタクトプラグ
111 第2配線層、ビット配線
112 第3層間絶縁膜
113 第3コンタクトプラグ、容量コンタクトプラグ
114 第4層間絶縁膜
115 キャパシタの下部電極
116 容量絶縁膜
117 上部電極
118 第5層間絶縁膜
119 第3配線層
120、121 窒化シリコン膜
122 シリコン膜
123 ホトレジスト
124 コンタクトホール
125 多結晶シリコン膜
126 非晶質炭素膜、犠牲層間膜
127、130 酸化シリコン膜
128 第1のコンタクトホール
129 第2のコンタクトホール

Claims (6)

  1. (1)第1の絶縁膜に第1のコンタクトプラグを形成する工程と、
    (2)前記第1の絶縁膜および前記第1のコンタクトプラグ上に第2の絶縁膜を形成する工程と、
    (3)前記第2の絶縁膜上に非晶質炭素膜を形成する工程と、
    (4)前記非晶質炭素膜に第1コンタクトホールを形成する工程と、
    (5)前記第1コンタクトホールが形成された前記非晶質炭素膜をエッチングのマスクとして前記第2の絶縁膜をドライエッチングし、前記第1のコンタクトホールの下に第2のコンタクトホールを形成し、前記第1のコンタクトプラグの表面を露出させる工程と、
    (6)前記第1のコンタクトプラグの表面が露出した前記第1のコンタクトホールおよび前記第2のコンタクトホールに導体を埋め込んで第2のコンタクトプラグを形成する工程と、を少なくとも含んでコンタクトプラグを形成することを特徴とするコンタクトプラグの形成方法。
  2. (1)半導体基板上に複数の第1配線層を形成し、前記第1配線層を覆って第1層間絶縁膜を形成する工程と、
    (2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
    (3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続する第2コンタクトプラグを形成する工程と、
    (4)前記第2コンタクトプラグ上に第2配線層を形成する工程と、
    (5)前記第2配線層を覆って犠牲層間膜を形成する工程と、
    (6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する第3コンタクトプラグを形成する工程と、
    を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。
  3. (1)半導体基板上に複数の第1配線層を形成し、前記第1配線層を覆って全面に第1層間絶縁膜を形成する工程と、
    (2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
    (3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上の全面に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続する第2コンタクトプラグを形成する工程と、
    (4)前記第2コンタクトプラグ上に第2配線層を形成する工程と、
    (5)前記第2配線層を覆って全面に犠牲層間膜を形成する工程と、
    (6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する第3コンタクトプラグを形成する工程と、
    (7)前記第3コンタクトプラグを形成した後、前記犠牲層間膜を除去し、前記第3コンタクトプラグの柱を形成する工程と、
    (8)前記第3コンタクトプラグの柱を形成した後、全面に第3層間絶縁膜を形成し、前記第3コンタクトプラグの表面を露出させる工程と、
    を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。
  4. (1)半導体基板上に複数のワード配線を形成し、前記ワード配線を覆って全面に第1層間絶縁膜を形成する工程と、
    (2)前記第1層間絶縁膜の複数の所定の領域に、前記半導体基板に接続する第1コンタクトプラグを形成する工程と、
    (3)前記第1コンタクトプラグおよび前記第1層間絶縁膜上の全面に第2層間絶縁膜を形成し、前記第2層間絶縁膜の複数の所定の領域に、一部の前記第1コンタクトプラグと接続するビット配線コンタクトプラグを形成する工程と、
    (4)前記ビット配線コンタクトプラグ上にビット配線を形成する工程と、
    (5)前記ビット配線を覆って全面に犠牲層間膜を形成する工程と、
    (6)前記犠牲層間膜の複数の所定の領域に、前記犠牲層間膜および前記第2層間絶縁膜を貫通して、一部の前記第1コンタクトプラグと接続する容量コンタクトプラグを形成する工程と、
    (7)前記容量コンタクトプラグを形成した後、前記犠牲層間膜を除去し、前記容量コンタクトプラグの柱を形成する工程と、
    (8)前記容量コンタクトプラグの柱を形成した後、全面に第3層間絶縁膜を形成し、前記第3層間絶縁膜を表面から一部除去し、前記容量コンタクトプラグの表面を露出させる工程と、
    (9)前記容量コンタクトプラグおよび前記第3層間絶縁膜上の全面に第4層間絶縁膜を形成し、前記第4層間絶縁膜の所定の領域にシリンダホールを形成し、前記第3コンタクトホールの表面を露出させる工程と、前記シリンダホール内面にキャパシタの下部電極を形成する工程と、
    (10)前記下部電極を含む全面にキャパシタの容量絶縁膜および上部電極を形成する工程、
    を少なくとも有し、前記犠牲層間膜が非晶質炭素からなることを特徴とする半導体装置の製造方法。
  5. 前記第2配線層および前記ビット配線は、前記犠牲層間膜が形成される前に上面および側面を窒化シリコン膜で覆われていることを特徴とする請求項2乃至4記載の半導体装置の製造方法。
  6. 前記第3コンタクトプラグを形成する工程は、前記犠牲層間膜に第1のコンタクトホールを形成した後、前記第1のコンタクトホールの内面を含む全面に絶縁膜を形成し、その後前記絶縁膜および第2の層間絶縁膜に第2のコンタクトホールを形成し、前記第3コンタクトプラグを形成する工程を含むことを特徴とする請求項2乃至4記載の半導体装置の製造方法。
JP2005317991A 2005-11-01 2005-11-01 半導体装置の製造方法 Expired - Fee Related JP4543392B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005317991A JP4543392B2 (ja) 2005-11-01 2005-11-01 半導体装置の製造方法
US11/546,986 US7767569B2 (en) 2005-11-01 2006-10-13 Method of manufacturing semiconductor device
CNA200610136554XA CN1959953A (zh) 2005-11-01 2006-10-25 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005317991A JP4543392B2 (ja) 2005-11-01 2005-11-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007128938A true JP2007128938A (ja) 2007-05-24
JP4543392B2 JP4543392B2 (ja) 2010-09-15

Family

ID=38015324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005317991A Expired - Fee Related JP4543392B2 (ja) 2005-11-01 2005-11-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7767569B2 (ja)
JP (1) JP4543392B2 (ja)
CN (1) CN1959953A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306067A (ja) * 2007-06-08 2008-12-18 Elpida Memory Inc コンタクトプラグの形成方法および半導体装置の製造方法
KR20130084918A (ko) * 2012-01-18 2013-07-26 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772126B2 (en) * 2006-10-19 2010-08-10 Qimonda Ag Hard mask arrangement, contact arrangement and methods of patterning a substrate and manufacturing a contact arrangement
KR100939775B1 (ko) * 2007-10-09 2010-01-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP2009259949A (ja) * 2008-04-15 2009-11-05 Elpida Memory Inc 半導体装置の製造方法
KR20130107628A (ko) * 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
CN103367232B (zh) * 2012-03-29 2015-09-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106356329B (zh) * 2015-07-16 2019-05-21 中芯国际集成电路制造(上海)有限公司 铜互连的电介质覆盖层的形成方法
KR102359267B1 (ko) * 2017-10-20 2022-02-07 삼성전자주식회사 집적회로 소자 및 그 제조 방법
TWI727618B (zh) * 2020-01-20 2021-05-11 華邦電子股份有限公司 記憶體裝置及其製造方法
CN113345895A (zh) * 2020-02-18 2021-09-03 华邦电子股份有限公司 存储器装置及其制造方法
US11974427B2 (en) 2020-09-09 2024-04-30 Changxin Memory Technologies, Inc. Manufacturing method of a memory and a memory
CN114256155B (zh) * 2020-09-24 2023-02-28 长鑫存储技术有限公司 存储器的制造方法和存储器
US11856758B2 (en) 2020-09-24 2023-12-26 Changxin Memory Technologies, Inc. Method for manufacturing memory and same
US11985815B2 (en) 2020-09-24 2024-05-14 Changxin Memory Technologies, Inc. Method for manufacturing memory and same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199978A (ja) * 1997-01-14 1998-07-31 Sony Corp 半導体装置及びその製造方法
JPH10335592A (ja) * 1997-06-05 1998-12-18 Sony Corp 半導体装置の製造方法
JPH1187493A (ja) * 1997-09-08 1999-03-30 Hitachi Ltd 半導体装置の製造方法
JP2001102550A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
JP2001338977A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002009174A (ja) * 2000-05-26 2002-01-11 Samsung Electronics Co Ltd 半導体メモリ素子及びその製造方法
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2002222858A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005074449A2 (en) * 2004-01-30 2005-08-18 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327123B1 (ko) * 1998-03-30 2002-08-24 삼성전자 주식회사 디램셀캐패시터의제조방법
KR100284905B1 (ko) * 1998-10-16 2001-04-02 윤종용 반도체 장치의 콘택 형성 방법
US6348709B1 (en) * 1999-03-15 2002-02-19 Micron Technology, Inc. Electrical contact for high dielectric constant capacitors and method for fabricating the same
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100343148B1 (ko) * 2000-11-10 2002-07-06 윤종용 반도체 소자의 콘택패드 형성방법
JP3827603B2 (ja) * 2002-04-05 2006-09-27 エルピーダメモリ株式会社 半導体装置の製造方法
US6710398B2 (en) * 2002-07-23 2004-03-23 Intelligent Sources Development Corp. Scalable stack-type DRAM memory structure and its manufacturing methods
JP2004119644A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置の製造方法及び半導体装置
KR100499161B1 (ko) 2003-03-31 2005-07-01 삼성전자주식회사 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법
US20050085072A1 (en) * 2003-10-20 2005-04-21 Kim Hyun T. Formation of self-aligned contact plugs
TWI250558B (en) * 2003-10-23 2006-03-01 Hynix Semiconductor Inc Method for fabricating semiconductor device with fine patterns
JP4282450B2 (ja) * 2003-12-01 2009-06-24 エルピーダメモリ株式会社 半導体装置の製造方法
JP2005197547A (ja) * 2004-01-09 2005-07-21 Elpida Memory Inc 半導体装置の製造方法
KR100607174B1 (ko) * 2004-02-24 2006-08-01 삼성전자주식회사 반도체 기판의 주 표면 아래로 연장된 플러그 콘택홀들을갖는 반도체 장치들 및 그 제조 방법들
KR100672780B1 (ko) * 2004-06-18 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100599087B1 (ko) * 2004-07-29 2006-07-12 삼성전자주식회사 반도체 장치와 그 제조 방법
KR100577542B1 (ko) * 2005-03-11 2006-05-10 삼성전자주식회사 매몰콘택 플러그를 갖는 반도체소자의 제조방법
JP4215787B2 (ja) * 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
JP4552835B2 (ja) * 2005-11-14 2010-09-29 エルピーダメモリ株式会社 キャパシタの製造方法
KR100753049B1 (ko) * 2005-11-28 2007-08-30 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택플러그 형성 방법
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
JP2009054972A (ja) * 2007-08-29 2009-03-12 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10199978A (ja) * 1997-01-14 1998-07-31 Sony Corp 半導体装置及びその製造方法
JPH10335592A (ja) * 1997-06-05 1998-12-18 Sony Corp 半導体装置の製造方法
JPH1187493A (ja) * 1997-09-08 1999-03-30 Hitachi Ltd 半導体装置の製造方法
JP2001102550A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
JP2002009174A (ja) * 2000-05-26 2002-01-11 Samsung Electronics Co Ltd 半導体メモリ素子及びその製造方法
JP2001338977A (ja) * 2000-05-29 2001-12-07 Mitsubishi Electric Corp 半導体装置の製造方法
JP2002110791A (ja) * 2000-09-28 2002-04-12 Nec Corp 半導体装置及びその製造方法
JP2002222858A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2005074449A2 (en) * 2004-01-30 2005-08-18 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
JP2007523034A (ja) * 2004-01-30 2007-08-16 東京エレクトロン株式会社 アモルファスカーボン膜を含む構造およびその形成方法。

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306067A (ja) * 2007-06-08 2008-12-18 Elpida Memory Inc コンタクトプラグの形成方法および半導体装置の製造方法
KR20130084918A (ko) * 2012-01-18 2013-07-26 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
KR101973077B1 (ko) * 2012-01-18 2019-04-29 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법

Also Published As

Publication number Publication date
US20070096188A1 (en) 2007-05-03
US7767569B2 (en) 2010-08-03
JP4543392B2 (ja) 2010-09-15
CN1959953A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
JP4543392B2 (ja) 半導体装置の製造方法
US7510963B2 (en) Semiconductor device having multilayer interconnection structure and manufacturing method thereof
US7256143B2 (en) Semiconductor device having self-aligned contact plug and method for fabricating the same
JP2004228570A (ja) 半導体装置及びその製造方法
JP2004193563A (ja) Mimキャパシタを有する半導体素子
JP2008010866A (ja) 非晶質カーボン層を利用したシリンダー型キャパシターの製造方法
JP4552835B2 (ja) キャパシタの製造方法
JP2005005669A (ja) 半導体素子の製造方法
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
JP2008306067A (ja) コンタクトプラグの形成方法および半導体装置の製造方法
US6300191B1 (en) Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
US7592249B2 (en) Method for manufacturing a semiconductor device
JPH1187653A (ja) 半導体装置およびその製造方法
US7601586B2 (en) Methods of forming buried bit line DRAM circuitry
JP4906278B2 (ja) 半導体装置の製造方法
US20080150014A1 (en) Semiconductor Device and Method for Fabricating the Same
US8071439B2 (en) Method for manufacturing semiconductor device
JP2008042075A (ja) 半導体記憶装置及びその製造方法
JP2008171872A (ja) 半導体装置及びその製造方法
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
JP2011096780A (ja) 半導体装置および半導体装置の製造方法
US6680254B2 (en) Method of fabricating bit line and bit line contact plug of a memory cell
US7566654B2 (en) Method for manufacturing a semiconductor device including interconnections having a smaller width
JP4205734B2 (ja) 半導体装置の製造方法
US7557039B2 (en) Method for fabricating contact hole of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees