JP2007523034A - アモルファスカーボン膜を含む構造およびその形成方法。 - Google Patents

アモルファスカーボン膜を含む構造およびその形成方法。 Download PDF

Info

Publication number
JP2007523034A
JP2007523034A JP2006551053A JP2006551053A JP2007523034A JP 2007523034 A JP2007523034 A JP 2007523034A JP 2006551053 A JP2006551053 A JP 2006551053A JP 2006551053 A JP2006551053 A JP 2006551053A JP 2007523034 A JP2007523034 A JP 2007523034A
Authority
JP
Japan
Prior art keywords
layer
amorphous carbon
pattern
hard mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006551053A
Other languages
English (en)
Other versions
JP2007523034A5 (ja
Inventor
ウェッツェル、ジェフレイ・ティー．
ワン、デイビッド・シー．
リー、エリック・エム．
トマ、ドレル・イオアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2007523034A publication Critical patent/JP2007523034A/ja
Publication of JP2007523034A5 publication Critical patent/JP2007523034A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 アモルファスカーボン膜を有する構造およびその形成方法を提供することである。
【解決手段】 半導体デバイスは、半導体基板と、半導体基板上に形成され、被処理膜を有する膜スタックとを含む。膜スタックに含まれるデュアルハードマスクは、アモルファスカーボン層、およびアモルファスカーボン層と被処理膜との間に配置される下層のハードマスク層を有し、ハードマスク層は、アモルファスカーボン層を含まない。金属配線のためのダマシン構造は、膜スタックに形成されている。アモルファスカーボン膜は、例えば、シングルダマシン構造またはデュアルダマシン構造の中で取り入れられることができる。アモルファスカーボン膜は、配線構造を形成するためのリソグラフィマスクの一部として役に立つことができ、または、それは、ＣＭＰの間、デュアルハードマスク、ケミカルメカニカルポリシング（ＣＭＰ）ストップ層または犠牲層の上部層として役立つことになる。
【選択図】

Description

本発明は、反射防止コーティング（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＡＲＣ）を含む構造、およびその構造を形成する方法に関するものであり、より詳しくは、本発明はアモルファスカーボンＡＲＣ層を含む配線工程（ｂａｃｋ−ｅｎｄ ｏｆ ｌｉｎｅ：ＢＥＯＬ）での構造、およびその構造を形成する方法に関するものである。
材料処理手順において、パターンエッチングは、基板の上面上の薄膜へのフォトレジストのような放射線感光性材料のパターン化されたマスクを適用し、エッチングによって下層の薄膜へマスクパターンを転写することを含む。一般に放射線感光性材料をパターニングすることは、基板の上面を放射線感光性材料の薄膜でコーティングすることと、そして、次に、例えば、フォトリソグラフィシステムを使用してレチクル（および、関連した光学部品）を介して放射源に放射線感光性材料の薄膜を曝す（露光する）こととを含む。それで、基剤の現像液または溶媒を使用して、放射線感光性材料の照射を受けた領域の除去がされ（ポジ型フォトレジストの場合）、または非照射領域の除去がされ（ネガ型レジストの場合）、現像プロセスは、実行される。残っている放射線感光性材料は、基板表面にエッチングを行われやすいように、パターン状に下層の基板表面を露出させる。上記の材料処理手順を実行するフォトリソグラフィシステムは、この３０年の間、半導体デバイスパターニングの主力であり、そして、６５ｎｍ若しくはより高分解能に至るまでその役割が続いていくと予想される。
フォトリソグラフィシステムの分解能（ｒ０）は、このシステムを使用して形成されることができるデバイスの最小サイズを決定する。所定のリソグラフィ定数ｋ１を有する場合、分解能は、次の式で与えられる。
Figure 2007523034
ｋは、使用可能な波長であり、ＮＡは、次の式によって与えられる開口数（ｎｕｍｅｒｉｃａｌ ａｐｅｒｔｕｒｅ）である。
Figure 2007523034
角度θｏは、システムの角度半開口（ａｎｇｕｌａｒ ｓｅｍｉ−ａｐｅｒｔｕｒｅ）であり、ｎは、システムと、パターニングされる基板との間の空間を埋めている材料の屈折率である。
従って、現在のリソグラフィの傾向は、よりさらに小さい構造をプリントするために、開口数（ＮＡ）を増加させることを含んでいる。しかしながら、増加するＮＡがより高分解能を可能にするが、感光材料に投射されるイメージの焦点深度は低下し、そして、より薄いマスク層へと至る。光感応層の厚さが薄くなると、パターニングされた光感応層は、パターンエッチングに対するマスクとしての効果が無くなり、すなわち、大部分の（光感応）マスク層は、エッチング中に消費される。エッチング選択比の劇的な改善なしに、単一層マスクは、高解像度リソグラフィに適している必要なリソグラフィおよびエッチング特性を提供することに対して不十分であるようになった。
単一層マスクのさらなる欠点は、限界寸法（ＣＤ）を制御することである。紫外線（ＵＶ）、および深紫外（ＤＵＶ）波長での基板の反射は、薄膜干渉による光感応層内の定在波を生じさせることが知られている。この干渉は、光感応層内の垂直方向に間隔をおいた光条の露光による光感応層の光強度の周期的な変化として、そしてＣＤロスとして、現れる。
次のパターンエッチング転写に対してより厚いマスクを提供するのと同じように、光感応層内の定在波の影響を打ち消すために、二層または多層マスクは、底部反射防止コーティング（ｂｏｔｔｏｍ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＢＡＲＣ）を取り入れて形成されることができる。ＢＡＲＣ層は、薄膜干渉を減少させるように、薄い吸収膜を含み、しかしながら、ＢＡＲＣ層は、スピンオン法堆積技術のため部分的に、劣った厚さ均一性を含むいくつかの限界が、依然として欠点であり得る。
別の形態として、膜の光学的性質を調整する能力を提供する気相堆積された薄膜ＡＲＣ層は、上記の特定された問題の多数を軽減するために提案されている。例えば、有機ケイ酸塩膜、例えば調整可能なエッチング耐性ＡＲＣ（ｔｕｎａｂｌｅ ｅｔｃｈ ｒｅｓｉｓｔａｎｔ ＡＲＣ：ＴＥＲＡ）層（インターナショナルビジネスマシーンズ社が受けた米国特許番号６、３１６、１６７号を参照）およびアモルファスカーボン膜（アプライドマテリアルズ社が受けた米国特許番号６、５７３、０３０号）は、基板の光学的性質を撮像（ｉｍａｇｉｎｇ）光感応層と整合させるように膜厚方向に沿って任意に傾斜付けされることができる調整可能な屈折率および減衰係数を有して作成されることができる。しかしながら、アモルファスカーボン膜の用途に関して、本発明の発明者は、米国特許番号６,５７３、０３０号に開示されたこのような膜は、ダマシン構造の形成に対して、理想的に適していないことを認識していた。
本発明の一態様は、上記の問題のいずれかまたは全てを軽減するかまたは取り除くことである。
本発明の別の目的は、アモルファスカーボン層を取り入れている構造を提供することであり、および、それを形成する方法を提供することである。
さらに、本発明の別の目的は、効果的にアモルファスカーボン層を取り入れるダマシン構造を提供することである。
本発明の一態様において、半導体デバイスは、半導体基板と、半導体基板に形成され、被処理膜を有する膜スタックとを含む。膜スタックに含まれるデュアルハードマスクは、アモルファスカーボン層、およびアモルファスカーボン層と被処理膜との間に配置された下層のハードマスク層を有し、ハードマスク層は、アモルファスカーボン層を含まない。金属配線のためのダマシン構造は、膜スタックに形成される。別の態様に係る、集積回路構造を形成するためのプロセスは、誘電体材料層を基板上に形成することと、ハードマスク層を誘電体材料層上に形成することと、アモルファスカーボン材料の層をハードマスク層上に形成することとを包含する。金属配線のためのダマシン構造は、配線構造形成のためのリソグラフィ構造、デュアルハードマスクの上部層、反射防止コーティング、およびケミカルメカニカルポリシング（ＣＭＰ）プロセスの犠牲層としてアモルファスカーボン材料の層を使用することにより形成される。ここでハードマスクは、ＣＭＰのストップ層として使用される。
上記の如く、本発明の発明者は、米国特許番号６、５７３、０３０号に開示されたアモルファスカーボン膜は、ダマシン構造の形成のために理想的に適していないことを認識していた。具体的には、第６，５７３，０３０号の特許の図２および図３の実施形態は、被処理膜と直接接触して配置されるハードマスクとして使用されるアモルファスカーボン層を開示する。第６，５７３，０３０号の特許の図４が反射防止コーティングとしてのアモルファスカーボン層を開示し、図５が、ハードマスクと反射防止コーティングとを提供するように組み合わされた２つのアモルファスカーボン層を示すので、これらの実施形態も被処理膜と直接接触するアモルファスカーボン層を必要とする。本発明の発明者は、ダマシン構造で、アモルファスカーボン膜が調整可能なＡＲＣ層およびハードマスクだけでなく、デュアルハードマスク構成の除去可能なエッチングハードマスクとして、およびストップ層として役立つアモルファスカーボン層の下層が化学的機械研摩（ＣＭＰ）プロセスの犠牲層としても有効であると認識した。したがって、本発明に係る少なくとも１つのアモルファスカーボン層は、膜スタックに形成されるシングルダマシンまたはデュアルダマシン金属配線構造内のような配線工程（ＢＥＯＬ）アプリケーションによって集積化される。ここで、少なくとも１つのアモルファスカーボン層は、配線構造の形成のためのリソグラフィ構造と、デュアルハードマスクの上部層と、反射防止コーティングと、ケミカルメカニカルポリシング（ＣＭＰ）ステップの犠牲層またはアモルファスカーボン層の上に提供される犠牲層のための（ＣＭＰ）ストップ層とのうちの少なくとも１つを提供するする。
参照番号がいくつかの図の全体にわたって同一であるか対応する一部を示すように表示されている図面をここで参照して、図１Ａから図１Ｈは、１つの実施形態に係る膜スタックの配線構造を形成する方法の概略表現を示す。方法は、第１のデュアルダマシン構造を介して複数のハードマスクにアモルファスカーボン層の集積化として特徴づけられることができる。ここに使用される用語「ビアファースト（ｖｉａ―ｆｉｒｓｔ）」は、トレンチのような別の形態の形成に対するエッチングの前にビアの形成に対するエッチングがなされるプロセスを示す。
図１Ａに示すように、方法は、形成された金属ライン１１２を有する基板１１０と、基板１１０上に形成された金属キャップ層１１５と、金属キャップ層１１５上に形成された第１の誘電体層１２０と、第１の誘電体層１２０上に形成されたエッチストップ層１２５と、エッチストップ層１２５上に形成された第２の誘電体層１３０と、第２の誘電体層１３０上に形成されたハードマスク層１３５と、ハードマスク層１３５上に形成されたアモルファスカーボン層１４０と、アモルファスカーボン層１４０上に形成された感光材料１４５の層とを有する膜スタック１００を準備することで始まる。
アモルファスカーボン層と、被処理膜との間に配置されるハードマスク層１３５は、上部ハードマスクとしてのアモルファスカーボン層１４０を伴って使用される下部ハードマスクを提供することができる。これは、例えば、被処理膜にディープエッチに伴うより多くのマスク消費のために必要とされるより厚いマスクを提供する。アモルファスカーボン層が犠牲層として使われるとき、アモルファスカーボン層と、被処理膜との間に配置されるハードマスク層１３５は、また、デュアルダマシン構造のＣＭＰストップ層を提供することができる。このようなＣＭＰプロセスは、特に、銅のメタライゼーションがダマシン構造に埋められた後に磨かれるデュアルダマシンプロセスで有効である。加えて、例えば、ハードマスク層１３５は、より高いエッチング選択比（被処理材料と、ハードマスク材料との間の）を有するエッチングプロセスの使用を容易にすることができる。そして、このことにより、ファセット形成を低下させることによって限界寸法（ＣＤ）を維持する。
膜スタック１００の感光材料１４５と接触する層としてのＴＥＲＡコーティング１４０の利用は、配線構造の限界寸法（ＣＤ）の制御、または配線構造内のＣＤ変化（ｖａｒｉａｔｉｏｎ）（例えば、光感応層１４５の層のラインエッジ粗さのための）の制御の容易にすることができる。膜スタック１００の形成は、ステップを含むことができ、層間（ｉｎｔｅｒ−ｌｅｖｅｌ）に対する例えば（絶縁）膜スタック、および内層間（ｉｎｔｒａ−ｌｅｖｅｌ）、シングルダマシンおよびデュアルダマシン構造のような（金属）配線構造を準備する当業者にとって知られている技術を利用することができる。
例えば、金属ライン１１２は、タングステン、アルミニウムまたは銅を含むことができる。加えて、例えば、金属キャップ層１１５は、窒化シリコン（Ｓｉ３Ｎ４）、または（ＳｉＣ）炭化珪素、またはシリコン炭窒化物（ＳｉＣＮ）、またはシリコン酸炭窒化物（ＳｉＣＯＮ）、またはそれらの組合せのような窒化物または炭化物材料を、または金属拡散バリアとして適切な他の膜を含むことができる。この層は、化学気相成長（ＣＶＤ）またはプラズマ増強ＣＶＤ（ＰＥＣＶＤ）を含むが、これに限られない方法を用いて、形成されてもよい。加えて、例えば、オプションの層であり得るエッチストップ層１２５（後述される）は、窒化シリコン（Ｓｉ３Ｎ４）のような窒化物材料、または炭化珪素（ＳｉＣ）またはシリコン酸炭化物（ＳｉＣＯ）のような炭化物材料、または二酸化珪素（ＳｉＯ２）のような酸化物材料、またはそれらの組合せを含むことができる。この層は、化学気相成長（ＣＶＤ）またはプラズマ増強ＣＶＤ（ＰＥＣＶＤ）を含むが、これに限られない方法を用いて、形成されてもよい。
第１の誘電体層１２０および第２の誘電体層１３０は、同じ材料組成または異材質組成を含むことができる。各々の誘電体層は、例えば、二酸化珪素、またはほぼ４（例えば、サーマル二酸化珪素に対する誘電率は、３．８から３．９の範囲であり得る）のＳｉＯ２の誘電率未満の公称誘電率（ｎｏｍｉｎａｌ ｄｉｅｌｅｃｔｒｉｃ）値を有する誘電材料を含むことができる。より詳しくは、第１および第２の誘電体層１２０，１３０は、３．７未満の誘電率、または１．６から３．７までの範囲である誘電率を有することができる。
各々の誘電体層１２０，１３０は、化学気相成長（ＣＶＤ）またはプラズマ増強化学気相成長（ＰＥＣＶＤ）技術、または、東京エレクトロン株式会社（ＴＥＬ）から市販されているＣｌｅａｎ Ｔｒａｃｋ ＡＣＴ８ ＳＯＤおよびＡＣＴ１２ ＳＯＤコーティングシステム内でそれら誘電体層が提供されるようなスピンオン法誘電体（ＳＯＤ）技術を使用して形成されることができる。Ｃｌｅａｎ Ｔｒａｃｋ ＡＣＴ８（２００ｍｍ）、およびＡＣＴ１２（３００ｍｍ）コーティングシステムは、ＳＯＤ材料に対しコーティング、ベーキング、および硬化（ｃｕｒｅ）ツールを提供する。トラックシステムは、１００ｍｍ、２００ｍｍ、３００ｍｍ、より大きい基板サイズを処理するために構成されることができる。誘電体膜を基板の上に形成する他のシステムおよび方法は、スピンオン法誘電体技術、および、ＣＶＤ誘電体技術の当業者にとって周知である。
さらにまた、第１および第２の誘電体層１２０，１３０は、例えば、低い誘電率（またはｌｏｗ−ｋ）の誘電体膜として、特徴づけられることになる。これらの誘電体層は、有機、無機、および無機−有機ハイブリッド材料の少なくとも１つを含むことができる。加えて、これらの誘電体層は、ポーラスであることができ、または無孔（ｎｏｎ−ｐｏｒｕｓ）であることができる。例えば、これらの誘電体層は、無機、ＣＶＤ技術を使用して堆積されたカーボンドーピングした酸化シリコン（または有機金属シロキサン）のようなケイ酸塩ベースの材料を含むことにできる。このような膜の実施例は、アプライドマテリアルズ株式会社から市販されているブラックダイアモンド（登録商標）ＣＶＤ有機珪酸塩ガラス（ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＯＳＧ）膜、またはノベラスシステムから市販されているコーラル（登録商標）ＣＶＤ膜を含む。別の形態として、これらの誘電体層は、硬化または小さい空所（ｖｏｉｄｓ）または孔（ｐｏｒｅｓ））を生成する堆積プロセスの間、膜の完全な焼きしまり（ｄｅｎｓｉｆｉｃａｔｉｏｎ）を防止するＣＨ３結合を有する酸化シリコンベースのマトリックスのような単一の相（ｓｉｎｇｌｅ−ｐｈａｓｅ）から成るポーラス無機−有機ハイブリッド膜を含むことができる。なおあるいは、これらの誘電体層は、硬化プロセスの間、分解されかつ蒸発された有機材料の孔（例えばポロゲン（ｐｏｒｏｇｅｎ））を有するカーボンドープ酸化シリコンベースのマトリックスのような少なくとも２つの相から成るポーラス無機−有機ハイブリッド膜を含むことができる。なおあるいは、これらの誘電体層は、無機の、ＳＯＤ技術を使用して堆積された水素シルセスキオキサン（ＨＳＱ）またはメチルシルセスキオキサン（ＭＳＱ）のようなケイ酸塩ベースの材料を含むことができる。このような膜の実施例は、ダウコーニングから市販されているＦＯｘ ＨＳＱ、ダウコーニングから市販されているＸＬＫポーラスＨＳＱ、およびＪＳＲマイクロエレクトロニクスから市販されているＪＳＲ ＬＫＤ−５１０９を含む。このような膜の実施例は、ダウケミカルから市販されているＳｉＬＫ―Ｉ、ＳｉＬＫ−Ｊ、ＳｉＬＫ−Ｈ、ＳｉＬＫ−Ｄ、およびポーラスＳｉＬＫ半導体誘電体樹脂と、ハネウェルから市販されているＧＸ−３（登録商標）およびＧＸ−３Ｐ（登録商標）半導体誘電体樹脂を含む。
加えて、例えば、ハードマスク層１３５は、窒化シリコン（Ｓｉ３Ｎ４）のような窒化物、炭化珪素（ＳｉＣ）またはシリコン酸炭化物（ＳｉＣＯ）のような炭化物、または高融点金属またはタンタル窒化物（ＴａＮ）のような高融点金属窒化物、またはそれらの組合せを有することができる。この層は、化学気相成長（ＣＶＤ）方法、プラズマ増強化学気相成長（ＰＥＣＶＤ）方法、および物理的気相成長（ＰＶＤ）のスパッタリング方法を含むがこれに限られない方法を用いて、形成されることができる。
アモルファスカーボン層１４０は、例えば、炭化水素化合物および不活性ガスを含んでいるガス混合を熱的に分解することによって形成されることができる。オプションとして添加ガスを含みうるガス混合は、処理チャンバに導入され、プラズマが基板表面付近に近づいた炭化水素化合物の熱分解を促進し、基板表面上にアモルファスカーボン層１４０の堆積がされる。本発明のプロセスに係る堆積されるアモルファスカーボン層１４０の堆積時に、約１０％の水素から約６０％の水素までの範囲の調整できるカーボン：水素比率を有する。アモルファスカーボン層１４０も、約２５０ｎｍ以下の波長で約０．１〜約１．０の間で変化できる減衰係数を有し、それはＤＵＶ波長での反射防止コーティング（ＡＲＣ）としての使用に適している。さらに、アモルファスカーボン膜１４０は、ほぼ、１．５０＜ｎ＜１．９０の屈折率の光学的範囲を示すように作成されることができる。追加の詳細は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社が受けた「アモルファスカーボン層を堆積させることのための方法」というタイトルの米国特許番号６，５７３、０３０号において提供される。それらの全体は、全体としてここに取り入れられる。アモルファスカーボン１４０の屈折率のような光学的性質は、上方の層または多層と同様に、下地の単層または多層の光学的性質に実質的に整合する（ｍａｔｃｈ）ように選ばれることができる。例えば、非多孔質誘電体膜のような下地層は、１．５＜ｎ＜１．９の範囲の屈折率を達成することを必要とすることができ、および、ポーラス誘電体膜のような下地層は、１．２＜ｎ＜２．６の範囲の屈折率を達成することを必要とすることができる。
加えて、例えば、感光材料１４５の層は、フォトレジストを含むことができ、そこにおいて、パターンは、マイクロリソグラフィを使用し、続いて光感応材料の照射を受けた領域（ポジ型フォトレジストの場合）または非照射領域（ネガ型レジストの場合）を現像溶媒を使用して除去することによって形成されることができる。例えば、感光材料１４５の単層（または多層）は、トラックシステムを使用して形成されることができる。トラックシステムは、２４８ｎｍレジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、ＥＵＶレジスト、（上部／下部）反射防止コーティング（ＴＡＲＣ／ＢＡＲＣ）、およびトップコートを処理するために構成されることができる。例えば、トラックシステムは、東京エレクトロン株式会社（ＴＥＬ）から市販されているＣｌｅａｎ Ｔｒａｃｋ ＡＣＴ８またはＡＣＴ１２のレジストコーティングおよび現像システムを含むことができる。フォトレジスト膜を基板上に形成する他のシステムと方法は、スピンオン法レジスト技術の当業者にとって周知である。加えて、例えば、マスクパターンは、なんらかの適切な従来のステッピングリソグラフィシステムまたはスキャンニングリソグラフィシステムを使用して形成されることができる。
一旦光感応材料１４５の層が膜スタック１００の上に形成され、それは、上記マイクロリソグラフィ使用して第１のパターニング１８０でパターニングされることができる。第１のパターン１８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図１Ｂに示すように、第１のパターン１８０は、例えば、ドライプラズマエッチングを使用してデュアルハードマスクのアモルファスカーボン層へ転写されることができる。ドライプラズマエッチングプロセスは、酸素、弗素、塩素、臭素、水素、およびそれらの組合せからなる群から選択される少なくとも１つの種を含んでいるプラズマ化学を含むことができる。別の形態として、プラズマ化学は、窒素または希ガスのような不活性ガス（すなわちヘリウム、ネオン、アルゴン、キセノン、クリプトン、ラドン）を更に含むことができる。なお代わりとしてプラズマ化学は、アモルファスカーボン層のエッチング速度と、感光材料の上のパターン層のエッチング速度との間の高いエッチング選択比を示すために選ばれる。なお代わりとしてプラズマ化学は、アモルファスカーボン層のエッチング速度と、下層のハードマスク層のエッチング速度との間の高いエッチング選択比を示すために選ばれる。一旦第１のパターン１８０がアモルファスカーボン層１４０に転写されたならば、下層の膜スタックにエッチングするために、ハードマスクストップ層１３５とともに利用されるとき、パターン化されたアモルファスカーボン層１４０は、上部ハードマスクとして利用されることができる。残っている感光材料１４５は、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図１Ｃを参照して、感光材料１４６の別の層は、上で記載されている技術を使用して膜スタック１００の上に形成される。その中で、第２のパターン１９０は、マイクロリソグラフィを使用して形成される。第２のパターン１９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン１９０が感光材料１４６の層に形成されるならば、第２のパターン１９０は、アモルファスカーボン層１４０に転写され、図１Ｄに示すように、第１のパターン１８０は、ハードマスク層１３５に転写される。例えば、第２のパターンおよび第１のパターンの、アモルファスカーボン層およびハードマスク層に対するそれぞれの転写は、同時に実行されることができる。
アモルファスカーボン層１４０およびハードマスク層１３５にパターン転写に続いて、図１Ｅは、第２の誘電体層１３０への第１のパターン１８０の転写を示す。図１Ｅの中間のビアエッチングステップがエッチストップ層１２５で止められるので、図１Ｅの構造は、部分的なビア構造を示す。第２の誘電体層１３０への第１のパターン１８０の転写は、ドライプラズマエッチングを含むことができ、そこにおいて、プロセスは、下層のエッチストップ層１２５上のストップするように設定されている。
例えば、酸化シリコン、二酸化珪素などのような酸化物誘電体膜をエッチングするときに、あるいは、カーボンドープされた酸化シリコン材料のような無機ｌｏｗ−ｋ誘電体膜をエッチングするときに、エッチング気体組成は、一般に、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ３Ｆ６、Ｃ４Ｆ６、ＣＦ４の少なくとも１つのようなフルオロカーボンベースの化学と、不活性ガス、酸素またはＣＯの少なくとも１つとを含む。加えて、例えば、有機ｌｏｗ−ｋ誘電体膜をエッチングするときに、エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガス、または酸素含有ガスのうちの少なくとも１つを含むことができる。選択的に誘電体膜をエッチングする技術（例えば前に記載されているような）は、誘電体のエッチングプロセスの当業者にとって周知である。プラズマ化学は、エッチストップ層１２５に対する第２の誘電体層１３０のエッチングの高選択性を呈するように選ばれることができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体の）、マイクロトレンチングを防ぐために平坦なエッチングフロント、感光材料の層に対するエッチング選択比、および、ＣＭＰストップ層、および、エッチストップ層に対するエッチング選択比のどれか一つを呈するように選ばれることができる。
ここで図１Ｆを参照して、第１のパターン１８０は、エッチストップ層１２５に転写され、第２のパターン１９０は、ハードマスク層１３５に転写される。例えば、第１のパターンおよび第２のパターンのエッチストップ層およびハードマスク層に対するそれぞれの転写は、同時に実行されることができる。パターン転写は、ドライプラズマエッチングを利用することができ、そこにおいて、プラズマ化学は、ＮＦ３、ＳＦ６、ＨＢｒ、フルオロカーボンガス、ハイドロフルオロカーボンガス、または酸素含有ガスのうちの少なくとも１つを含んでいる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、感光材料の層に対するエッチング選択比、エッチング均一性（基板全体）、および、完全なハードマスク層の層およびエッチストップ層の除去のどれか１つでも呈するように選ばれることができる。
図１Ｇにおいて、第２のパターン１９０は、第２の誘電体層１３０に転写され、第１のパターン１８０は、第１の誘電体層１２０に転写される。例えば、第２のパターンおよび第１のパターンの第２の誘電体層および第１の誘電体層に対する、それぞれの転写は、同時に実行されることができ、そこにおいて、第２の誘電体層に対するエッチングプロセスは、エッチストップ層１２５で止まり、第１の誘電体層に対するエッチングプロセスは、金属キャップ層１１５で止まる。エッチングプロセスは、誘電体層に対して上記されたようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つでも呈するように選ばれることができる。なんらかの残っている感光材料１４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。
その後、図１Ｈに示すように、第１のパターン１８０は、例えば、ビア構造１５５およびトレンチ構造１５０の形成を完了し、金属キャップ層１１５に転写される。１つの実施形態において、ビア構造１５５およびトレンチ構造１５０は、同時に金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層１４０は、犠牲層として役立つことができ、ハードマスク層１３５は、銅を平坦化するＣＭＰプロセスのＣＭＰストップ層として役立つことができる。
別の実施形態に係る図２Ａ〜図２Ｆは、膜スタック２００の配線構造を形成する方法の概略表現を示す。方法は、全ビアファースト（ｆｕｌｌ ｖｉａ ｆｉｒｓｔ）デュアルダマシン構造内にアモルファスカーボン層の集積化として特徴づけられることができる。ここで使用しているように、「全ビアファースト」用語は、ビアの完全な形成に対するエッチングが、別の形態（例えばトレンチ）の形成に対するエッチングの前になされるプロセスを言うものである。膜スタック２００は、形成された金属ライン２１２を有する基板２１０と、基板２１０上に形成された金属キャップ層２１５と、金属キャップ層２１５上に形成された第１の誘電体層２２０と、第１の誘電体層２２０上に形成されたエッチストップ層２２５と、エッチストップ層２２５上に形成された第２の誘電体層２３０と、第２の誘電体層２３０上に形成されたハードマスク層２３５と、ハードマスク層２３５上に形成されたアモルファスカーボン層２４０と、アモルファスカーボン層２４０上に形成された感光材料２４５の層とを具備し、それは、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。第２の誘電体層２３０と、アモルファスカーボン層２４０との間に配置されるハードマスク層２３５は、デュアルハードマスクと、ＣＭＰストップ層の下部層とのうちの少なくとも１つを提供することができる。アモルファスカーボン層２４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層２３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。
一旦、感光材料２４５の層が膜スタック２００の上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン２８０でパターニングされることができる。第１のパターン２８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図２Ｂに示すように、第１のパターン２８０は、アモルファスカーボン層２４０、ハードマスク層２３５、第二誘電体層２３０、エッチストップ層２２５、および第１の誘電体層２２０へ、例えば、ドライプラズマエッチングを使用して転写されることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。図２Ｂの中間のビアエッチングステップが金属キャップ層２１５で止められるので、図２Ｂの構造は、全ビア構造と称される。なんらか残っている感光材料２４５でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図２Ｃを参照して、感光材料２４６の別の層は、上で記載されている技術を使用して膜スタック２００上に形成される。その中で、第２のパターン２９０は、マイクロリソグラフィを使用して形成される。第２のパターン２９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン２９０が感光材料２４６の層に形成されるならば、第２のパターン２９０は、アモルファスカーボン層２４０、ハードマスク層２３５、および第２の誘電体層２３０に転写される。なんらかの残っている感光材料２４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
その後、図２Ｄに示すように、第１のパターン２８０は、例えば、ビア構造２５０およびトレンチ構造２５５の形成を完了して、それで、金属キャップ層２１５に転写される。
第１のパターン２８０のパターン転写に続いて光感応層２４５の除去の間、アッシング（またはストリッピング）プロセスがアモルファスカーボン層２４０の特性に影響を及ぼし得る。従って、本発明の１つの実施形態で、アモルファスカーボン層２４０は、取り除かれることができ、図２Ｅに示すように、再堆積されることができる。本実施例において、ハードマスク２３５は、誘電体層２３０へのダメージを防ぐためのエッチストップ層またはＣＭＰストップ層として役立つことができる。その後、第２のパターン２９０のパターン転写は、２Ｃ図および２Ｄに示すように実行されることができる。しかしながら、このエッチングプロセスの間、アモルファスカーボン層２４０は、第１の誘電体膜２２０の曝露された側壁から、完全に取り除かれることができるかまたは取り除かれることができない。従って、代わりの実施形態で、図２Ｆに示すように、アモルファスカーボン層２４０は、第１のパターン転写に続いて取り除かれ、ＢＡＲＣ層材料２７０は、例えば、スピンコート技術を使用して塗布される。ビア構造２５０を埋めているＢＡＲＣ層材料２７０は、それでドライプラズマエッチングを使用して部分的に取り除かれることができるかまたはへこませることができる。エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガスまたは酸素含有ガスのうちの少なくとも１つを含むことができる。その後、第２のパターン２９０のパターン転写は、トレンチ構造２５５を形成する当業者にとって知られている標準の技術を使用して実行され得る。１つの実施形態において、ビア構造２５０およびトレンチ構造２５５は、同時に金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層２４０は犠牲層として役立つことができ、ハードマスク層２３５は、銅を平坦化するＣＭＰプロセスのＣＭＰストップ層として役立つことができる。
別の実施形態に係る図３Ａ〜図３Ｆは、膜スタック３００の配線構造を形成する方法の概略表現を示す。方法は、にストップ層のない全ビアファーストデュアルダマシン構造にアモルファスカーボン層の集積化として特徴づけられることができる。膜スタック３００は、形成された金属ライン３１２を有する基板３１０と、基板３１０上に形成された金属キャップ層３１５と、金属キャップ層３１５上に形成された誘電体層３２０と、誘電体層３２０上に形成されたハードマスク層３３５と、ハードマスク層３３５条に形成されたアモルファスカーボン層３４０と、アモルファスカーボン層３４０上に形成された感光材料３４５の層とを具備し、それは、図１Ａに記載された膜スタック１００と、膜スタック３００の各々の層はほぼ同じ方法で準備されることができる。ここで、アモルファスカーボン層３４０が犠牲層として使われるとき、ハードマスク層３３５は、デュアルハードマスク構造またはＣＭＰストップ層の下層を提供することができる。アモルファスカーボン層３４０は、ＣＭＰストップ層および調整可能なＡＲＣ層を提供することができる。
一旦感光材料３４５の層が膜スタック３００上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン３８０でパターニングされることができる。第１のパターン３８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図３Ｂに示すように、第１のパターン３８０は、例えば、ドライプラズマエッチングを使用して、アモルファスカーボン層３４０、ハードマスク層３３５，および誘電体層３２０へ転写されることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は上記に記載されたのと同様である。なんらかの残っている感光材料３４５でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図３Ｃを参照して、感光材料３４６の別の層は、上で記載されている技術を使用して膜スタック３００上に形成される。その中で、第２のパターン３９０は、マイクロリソグラフィを使用して形成される。第２のパターン３９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン３９０が感光材料３４６の層に形成されるならば、第２のパターン３９０は、アモルファスカーボン層３４０、ハードマスク層３３５，および誘電体層３２０の上部へ転写される。第２のパターン３９０が誘電体層３２０に転写される深さは、エッチングプロセス中のエッチング時間を増加または減少させることによって調整されることができる。なんらかの残っている感光材料３４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。その後、図３Ｄに示すように、第１のパターン３８０は、例えば、ビア構造３５０およびトレンチ構造３５５の形成を完了して、それで金属キャップ層３１５に転写される。１つの実施形態において、ビア構造３５０およびトレンチ構造２５５は、同時に金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層３４０は、犠牲層として役立つことができ、ハードマスク層３３５は、銅を平坦化するＣＭＰプロセスのＣＭＰストップ層として役立つことができる。
上述の通り、第１のパターン３８０のパターン転写に続いて光感応層３４５の除去の間、アッシング（またはストリッピング）プロセスがアモルファスカーボン層３４０の特性に影響を及ぼし得る。従って、実施例において、アモルファスカーボン層３４０は、取り除かれることができ、図３Ｅに示すように再堆積されることができる。本実施例において、ハードマスク３３５は、誘電体層３２０へのダメージを防ぐためのエッチストップ層またはＣＭＰストップ層として役立つことができる。その後、第２のパターン３９０のパターン転写は、図３Ｃおよび３Ｄに示すように実行されることができる。しかしながら、このエッチングプロセスの間、アモルファスカーボン層３４０は、誘電体層３２０の曝露された側壁から、完全に取り除かれることができるかまたは取り除かれることができない。代わりの実施形態では、図３Ｆに示すように、アモルファスカーボン層３４０は第１のパターン転写に引き続いて取り除かれ、ＢＡＲＣ層３７０は、例えば、スピンコート技術を使用して塗布される。ビア構造３５０を埋めているＢＡＲＣ層材料３７０は、ドライプラズマエッチングを使用して、それで部分的に取り除かれることができるかまたはへこまされることができる。エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガス、または酸素含有ガスのうちの少なくとも１つを含むことができる。その後、第２のパターン３９０のパターン転写は、当業者にとって知られている標準の技術を使用して実行され得る。
さらにもう一つの実施形態に係る、図４Ａ〜図４Ｋは、膜スタック４００の配線構造を形成する方法の概略表現を示す。方法は、複数のハードマスクトレンチファーストデュアルダマシン構造にアモルファスカーボン層の集積化として特徴づけられることができる。膜スタック４００は、形成された金属ライン４１２を有する基板４１０と、基板４１０上に形成された金属キャップ層４１５と、金属キャップ層４１５上に形成された第１の誘電体層４２０と、第１の誘電体層４２０上に形成された（オプションの）エッチストップ層４２５と、（オプションの）エッチストップ層４２５上に形成された第２の誘電体層４３０と、第２の誘電体層４３０上に形成された（オプションの）ハードマスク層４３５と、ハードマスク層４３５上に形成された第１のアモルファスカーボン層４４０と、第１のアモルファスカーボン層４４０上に形成された第２のアモルファスカーボン層４４１と、アモルファスカーボン層４４１上に形成された感光材料４４５の層とを具備し、それは、図１Ａに記載された膜スタック１００と、ほぼ同じ方法で準備されることができる。ハードマスク層４３５は、デュアルハードマスク構造の下部層およびＣＭＰストップ層のうちの少なくとも一方を提供することができる。第２のアモルファスカーボン層４４１は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層４３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。
一旦感光材料４４５の層が膜スタック４００の上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン４８０でパターニングされることができる。第１のパターン４８０は、例えば、トレンチのパターンを含むことができる。図４Ｂに示すように、第１のパターン４８０は、例えば、ドライプラズマエッチングを使用して第２のアモルファスカーボン層４４１へ転写されることができる。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。なんらかの残っている感光材料４４５でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。
ここで図４Ｃを参照して、感光材料４４６の別の層は、上で記載されている技術を使用して膜スタック４００上に形成される。その中で、第２のパターン４９０は、マイクロリソグラフィを使用して形成される。第２のパターン４９０は、例えば、ビアパターンを含むことができる。図４Ｄに示すように、一旦第２のパターン４９０が感光材料４４５の層に形成されるならば、第２のパターン４９０は、第１のアモルファスカーボン層４４０およびハードマスク層４３５に転写される。
その後、図４Ｅに示すように、第２のパターン４９０は、第２の誘電体層４３０に転写される。図４Ｆを、ここで参照する。なんらかの残っている感光材料４４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
図４Ｇにおいて、第１のパターン４８０は、第１のアモルファスカーボン層へ転写され、第２のパターン４９０は、（オプションの）エッチストップ層４２５に転写される。第１のパターンおよび第２のパターンの第１のアモルファスカーボン層および（オプションの）エッチストップ層に対するそれぞれの転写は、同時に実行されることができ、そこにおいて、第１のアモルファスカーボン層のエッチングプロセスは、ハードマスク層４３５に止まり、および、（オプションの）エッチストップ層のエッチングプロセスは、第１の誘電体層４２０で止まる。エッチングプロセスは、誘電体層に対する上記のようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つを呈するように選ばれることができる。
ここで図４Ｈを参照して、第１のパターン４８０は、ハードマスク層４３５に転写され、第２のパターン４９０は、第一誘電体層４２０に部分的に転写される。その後、図４１に示すように、第１のパターン４８０は、第２の誘電体層４３０に転写され、第２のパターン４９０は、第１の誘電体層４２０に転写される。第１のパターンおよび第２のパターンの第２の誘電体層および第１の誘電体層に対するそれぞれの転写は、同時に実行されることができ、そこにおいて、第２の誘電体層のエッチングプロセスは、エッチストップ層４２５で止まり、第１の誘電体層のエッチングプロセスは、金属キャップ層４１５で止まる。エッチングプロセスは、誘電体層に対して上記のようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体に）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つでも呈するように選ばれることができる。
その後、図４Ｊに示すように、第２のパターン４９０は、例えば、ビア構造４５５およびトレンチ構造４５０の形成を完了して、それで金属キャップ層４１５に転写される。１つの実施形態において、ビア構造４５５およびトレンチ構造４５０は、同時に金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層４４０は、犠牲層として役立つことができ、ハードマスク層４３５は、銅を平坦化するＣＭＰプロセスのＣＭＰストップ層として役立つことができる。
別の実施形態に係る図５Ａ〜図５Ｄは、膜スタック５００の配線構造を形成する方法の概略表現を示す。方法は、埋込み型ビアマスクデュアルダマシン構造でアモルファスカーボン層の集積化として特徴づけられることができる。膜スタック５００は、形成された金属ライン５１２を有する基板５１０と、基板５１０上に形成された金属キャップ層５１５と、金属キャップ層５１５上に形成された第１の誘電体層５２０と、第１の誘電体層５２０上に形成された第１のアモルファスカーボン層５４０と、第１のアモルファスカーボン層５４０上に形成された感光材料５４５の層とを具備する。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。
一旦光感応材料５４５の層が膜スタック５００の上に形成されると、それは、上記の通り、マイクロリソグラフィを使用して第１のパターニング５８０でパターニングされることができる。第１のパターン５８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図５Ｂに示すように、第１のパターン５８０は、例えば、ドライプラズマエッチングを使用して、第１のアモルファスカーボン層５４０へ転写されることができる。第１のアモルファスカーボン層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したものと同様である。エッチングプロセスに続き、感光材料５４５の残っている層は、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図５Ｃを参照して、第２の誘電体層５３０は、パターン化された第１のアモルファスカーボン層５４０上に形成され、ハードマスク層５３５は、第２の誘電体層５３０上に形成され、第２のアモルファスカーボン層５４２は、ハードマスク層５３５上に形成され、感光材料５４６の別の層は、第２のアモルファスカーボン層５４２上に形成される。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。ハードマスク層５３５は、下部ハードマスクおよびＣＭＰストップ層のうちの少なくとも１つを提供することができ、アモルファスカーボン層５４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層５３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。
一旦感光材料５４６の追加の層が膜スタック５００上に形成されると、第２のパターン５９０は、マイクロリソグラフィを使用して形成される。第２のパターン５９０は、例えば、トレンチのパターンを含むことができる。図５Ｄに示すように、一旦第２のパターン５９０が感光材料５４６の層に形成されるならば、第２のパターン５９０は、例えば、ドライプラズマエッチングを使用して、第２のアモルファスカーボン層５４２、ハードマスク層５３５、および第２の誘電体層５３０に転写される。第１のアモルファスカーボン層５４０がエッチストップ層として役立つとともに、第１のパターン５８０は、例えば、ドライプラズマエッチングを使用して第１の誘電体層５２０に転写される。何らかの残っている感光材料５４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。その後、金属キャップ層５１５は、例えば、ビア構造５５０およびトレンチ構造５５５の形成を完了して、それで取り除かれることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。さらに、実施例において、ビア構造５５０およびトレンチ構造５５５は、同時に金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層５４２は、犠牲層として役立つことができ、ハードマスク層５３５は、銅を平坦化するＣＭＰプロセスのＣＭＰストップ層として役立つことができる。
別の実施形態に係る図６Ａ〜図６Ｉは、膜スタック６００の配線構造を形成する方法の概略表現を示す。方法は、シングルダマシン構造でアモルファスカーボン層の集積化として特徴づけられることができる。膜スタック６００は、形成された金属ライン６１２を有する基板６１０と、基板６１０上に形成された金属キャップ層６１５と、金属キャップ層６１５上に形成された第１の誘電体層６２０と、第１の誘電体層６２０上に形成された第１のハードマスク６２５と、第１のハードマスク６２５上に形成された第１のアモルファスカーボン層６４０と、第１のアモルファスカーボン層６４０上に形成された感光材料６４５の層とを具備する。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。
膜スタック６００がハードマスク層６２５を包含するときに、ハードマスク層６２５はハードマスクまたはＣＭＰストップ層のうちの少なくとも１つを提供することができ、第１のアモルファスカーボン層６４０は、上部ハードマスクと、
調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供することができる。
一旦感光材料６４５の層が膜スタック６００上に形成されると、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン６８０でパターニングされることができる。第１のパターン６８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図６Ｂに示すように、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して、第１のアモルファスカーボン層６４０および（オプションの）第１のハードマスク６２５に転写されることができる。エッチングプロセス（単一のプロセスまたは複数のプロセス）は、ステップを含むことができ、化学は、上記に記載されたのと同様である。その後、図６Ｃに示すように、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して第１の誘電体層６２０に転写される。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。エッチングプロセスに続いて、図６Ｄにて図示したように、感光材料６４５の残っている層は、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図６Ｅを参照して、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して金属キャップ層６１５に転写される。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。
ここで図６Ｆを参照して、アルミニウムまたは銅のような金属は、物理気相成長法（ＰＶＤ）、ＣＶＤ、ＰＥＣＶＤ、電気メッキ、またはそれらのなんらかの組合せの少なくとも１つを使用して、第１の誘電体層６２０に第１のパターン（またはビア）を埋めるように、膜スタック６００上に堆積される。一旦金属堆積が完了すると、例えば、第１のハードマスク層６２５に対しＣＭＰを使用して、金属はポリッシュされる。本実施例において、アモルファスカーボン層６４０が犠牲層として使われ、ハードマスク６２５は、ＣＭＰストップ層である。その後、第２の金属キャップ層６２６は、第１のハードマスク層６２５および金属が埋め込まれた第１のパターン（またはビア）６１３の上に形成され、第２の誘電体層６３０は、第２の金属キャップ層６２６上に形成され、第２のハードマスク層６３５は、第２の誘電体層６３０上に形成され、第２のアモルファスカーボン層６４１は、第２のハードマスク層６３５上に形成され、および、光感応材料６４６の別の層は、第２のアモルファスカーボン層６４１上に形成される。各々の層は、図１Ａに記載された膜スタック１００と、ほぼ同じ方法で準備されることができる。ハードマスク層６３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも１つを提供することができ、第２のアモルファスカーボン層６４１は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供することができる。
一旦感光材料６４６の追加の層が膜スタック６００上に形成されると、第２のパターン６９０は、マイクロリソグラフィを使用して形成される。第２のパターン６９０は、例えば、トレンチのパターンを含むことができる。図６Ｇに示すように、一旦第２のパターン６９０が感光材料６４６の層に形成されるならば、第２のパターン６９０は、例えば、ドライプラズマエッチングを使用して、第２のアモルファスカーボン層６４１、第２のハードマスク層６３５、および第２の誘電体層６３０に転写される。図６Ｈにて図示したように、なんらかの残っている感光材料６４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。その後、第２の金属キャップ層６２６は、例えば、ビア構造６５０（金属で埋められる）およびトレンチ構造６５５（金属埋め込みのために準備される）の形成を完了して、それで、取り除かれることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。１つの実施形態において、トレンチ構造６５５は、金属（例えば銅）で埋められる。本実施例において、アモルファスカーボン層６４１は、銅を平坦化するＣＭＰプロセスの犠牲層として役立つことができる。
本発明の特定の典型的な実施形態だけが上で詳述されており、当業者は、多くの変更態様が本発明の新規進歩の事項から逸脱することなく例示的実施態様で可能であると容易に理解する。したがって、全てのこのような変更態様は、本発明の範囲内に包含されることを目的とするものである。
本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。

Claims (36)

  1. 半導体基板と、
    この半導体基板の上に形成され、被処理膜を含む膜スタックと、
    アモルファスカーボン層、およびアモルファスカーボン層と被処理膜との間に配置される下層のアモルファスカーボン層を含まないハードマスク層を含むデュアルハードマスクと、
    膜スタックに形成された金属配線のためのダマシン構造とを具備する半導体デバイス。
  2. 前記アモルファスカーボン層は、前記膜スタックの前記金属配線の形成の間のリソグラフィ構造の一部である請求項１のデバイス。
  3. 前記アモルファスカーボン層は、前記ダマシン構造のためのケミカルメカニカルポリシング（ＣＭＰ）のストップ層である請求項１のデバイス。
  4. 前記アモルファスカーボン層は、反射防止コーティングである請求項１のデバイス。
  5. 前記アモルファスカーボン層は、前記膜スタックの光学的性質に実質的に整合する光学的性質を有するように構成されている請求項１のデバイス。
  6. 前記光学的性質は、屈折率と、減衰係数とのうちの少なくとも一方である請求項５のデバイス。
  7. 前記屈折率は、１．５から１．９までの範囲の値である請求項６のデバイス。
  8. 前記減衰係数は、０．１から１．０までの範囲の値である請求項６のデバイス。
  9. 前記屈折率と、前記減衰係数とのうちの少なくとも一方は、前記アモルファスカーボン層の厚さ方向に沿って傾斜付けされている請求項６のデバイス。
  10. 前記屈折率は、１．１から１．９までの範囲の値である請求項６のデバイス。
  11. 前記アモルファスカーボン層は、化学気相成長（ＣＶＤ）コーティングと、プラズマ増強ＣＶＤコーティングとのうちの少なくとも一方である請求項１のデバイス。
  12. 前記アモルファスカーボン層は、前記シングルダマシン構造の限界寸法の制御と、前記ダマシン構造の限界寸法の変化の制御とのうちの少なくとも一方を提供するように構成されている請求項１のデバイス。
  13. 前記ダマシン構造は、シングルダマシン構造である請求項１の半導体デバイス。
  14. 前記ダマシン構造は、デュアルダマシン構造である請求項１の半導体デバイス。
  15. 前記被処理膜は、ｌｏｗ―ｋ誘電体層である請求項１の半導体デバイス。
  16. 前記ハードマスク層は、窒化物である請求項１の半導体デバイス。
  17. 前記ハードマスク層は、窒化シリコン（Ｓｉ3Ｎ4）と、高融点金属と、タンタル窒化物（ＴａＮ）のような高融点金属窒化とのうちの少なくとも１つである請求項１の半導体デバイス。
  18. 前記ハードマスク層は、炭化物である請求項１の半導体デバイス。
  19. 前記ハードマスク層は、炭化珪素（ＳｉＣ）またはシリコン酸窒化物（ＳｉＣＯ）のうちの少なくとも１つである請求項１の半導体デバイス。
  20. 誘電体材料層を基板の上に形成することと、
    ハードマスク層を前記誘電体材料層の上に形成することと、
    アモルファスカーボン材料の層を前記ハードマスク層の上に形成することと、
    配線構造の形成のためのリソグラフィ構造として、デュアルハードマスクの上部層として、反射防止コーティングとして、およびケミカルメカニカルポリシング（ＣＭＰ）プロセスの犠牲層としての前記アモルファスカーボン材料の層を用いて金属配線のためのダマシン構造を形成することと、を具備し、
    前記ハードマスク層は、ＣＭＰストップ層として用いられる集積回路構造を形成するためのプロセス。
  21. 前記アモルファスカーボン材料の層の上に、前記アモルファスカーボン材料の層の光学的性質と実質的に同じ光学的性質を有する感光材料の層を形成することと、
    放射線のパターンに前記感光材料の層を露光させることとを更に具備し、
    前記アモルファスカーボン材料の層を前記形成することは、前記放射線のパターンと実質的に同様の前記感光材料の層にパターンを作成するのを容易にする請求項２０のプロセス。
  22. 前記アモルファスカーボン材料の層の前記形成は、化学気相成長（ＣＶＤ）およびプラズマ増強ＣＶＤのうちの少なくとも１つを使用して前記アモルファスカーボン材料の層を堆積させることを備えている請求項２１のプロセス。
  23. ダマシン構造を前記形成することは、シングルダマシン構造でアモルファスカーボン層を集積化することを備えている請求項２０のプロセス。
  24. ダマシン構造を前記形成することは、デュアルダマシン構造を有するアモルファスカーボン層を集積化することを備えている請求項２０のプロセス。
  25. ダマシン構造を前記形成することは、ビアファースト方法、全ビアファースト方法、ストップ層のない全ビア方法、トレンチファースト方法、および埋め込みビアマスク方法の少なくとも１つを含んでいる方法を使用して形成されるデュアルダマシン構造を有するアモルファスカーボン層を集積化することを備えている請求項２４のプロセス。
  26. 前記ハードマスク層を前記形成することは、化学気相成長（ＣＶＤ）およびプラズマ増強ＣＶＤの少なくとも１つを使用して前記ハードマスク層を堆積させることを備えている請求項２０のプロセス。
  27. 金属ラインと、
    基板上に形成された金属キャップ層と、
    前記金属キャップ層上に形成された第１の誘電体層と、
    前記第１の誘電体層上に形成された第２の誘電体層と、
    前記第２の誘電体層上に形成されたハードマスク層と、
    前記ハードマスク層上に形成された第１のアモルファスカーボン層と、
    前記第１のアモルファスカーボン層上に形成された第２のアモルファスカーボン層と、前記第２のアモルファスカーボン層上に形成された光感応材料の第１の層と、を有する、前記基板を含む膜スタックを準備することと；
    前記感光材料の第１の層に第１のパターンを形成することと；
    前記第１のパターンを前記第２のアモルファスカーボン層に転写することと；
    感光材料の第２の層を前記第２のアモルファスカーボン層上に形成することと；
    前記感光材料の第２の層に第２のパターンを形成することと；
    前記第２のパターンを前記第１のアモルファスカーボン層に転写すること；
    前記第２のパターンを前記ハードマスク層に転写することと；
    前記第２のパターンを前記第２の誘電体層に転写すること；
    前記第２のパターンを前記第１の誘電体層に転写すること；
    前記第１のパターンを前記第１のアモルファスカーボン層に転写すること；
    前記第１のパターンを前記ハードマスク層に転写すること；
    前記第１のパターンを前記第２の誘電体層に転写することと、
    前記第２のパターンを前記金属キャップ層に転写することと、を具備する配線構造を形成する方法。
  28. 前記第１のパターンを前記第２のアモルファスカーボン層に前記転写することに続き、光感応材料の前記第１の層を除去することを更に備えている請求項２７の方法。
  29. 前記第２のパターンを前記第２の誘電体層に前記転写することに続いて光感応材料の前記第２の層を除去することを更に具備する請求項２７または２８の方法。
  30. 前記エッチストップ層の上に形成される前記第２の誘電体層の前に、前記第１の誘電体層の上に形成されるエッチストップ層を有する前記膜スタックを準備することと；
    前記第２のパターンを前記エッチストップ層に転写することとを更に具備する請求項２７または２８の方法。
  31. 前記第１および第２のパターンを金属で埋めることと；
    犠牲層として前記アモルファスカーボン層の少なくとも１つを使用して、およびストップ層として前記ハードマスク層を使用して金属をケミカルメカニカルポリシングすることとを更に具備する請求項２７の方法。
  32. 金属ラインと、
    前記基板の上に形成される金属キャップ層と、
    前記金属キャップ層の上に形成される第１の誘電体層と、
    前記第１の誘電体層の上に形成されるアモルファスカーボン層と、
    前記アモルファスカーボン層の上に形成される光感応材料の第１の層と、を有する、基板を含む膜スタックを準備することと；
    感光材料の前記第１の層の第１のパターンを形成することと；
    前記第１のパターンを前記アモルファスカーボン層に転写することと；
    第２の誘電体層を前記アモルファスカーボン層および前記第１のパターンの上に形成することと；
    ハードマスクを前記第２の誘電体層の上に形成することと；
    第２のアモルファスカーボン層を前記ハードマスクの上に形成することと；
    感光材料の第２の層を前記第２のアモルファスカーボン層の上に形成することと；
    感光材料の前記第２の層の第２のパターンを形成することと；
    前記第２のパターンを前記第２のアモルファスカーボン層に転写することと；
    前記ハードマスクに前記第２のパターンを転写することと；
    前記第２のパターンを前記第２の誘電体層に転写することと；
    前記第１のパターンを前記第一誘電体層に転写することと；
    前記第１のパターンを前記金属キャップ層に転写することとを具備する配線構造を形成する方法。
  33. 前記第１および第２のパターンを金属で埋めることと；
    犠牲層として前記アモルファスカーボン層を使用していて、およびストップ層として前記ハードマスクを使用して金属をケミカルメカニカルポリシングすることとを更に具備する請求項３２の方法。
  34. 金属ラインと、
    前記基板の上に形成される金属キャップ層と、
    前記金属キャップ層の上に形成される第１の誘電体層と、
    前記第１の誘電体層の上に形成されるハードマスクと、
    前記ハードマスク層の上に形成されるアモルファスカーボン層と、
    前記アモルファスカーボン層の上に形成される光感応材料の第１の層と、を有する、基板を含む膜スタックを準備することと；
    第１のパターンを感光材料の前記第１の層に形成することと；
    前記第１のパターンを前記アモルファスカーボン層に転写することと；
    前記第１のパターンを前記ハードマスク層に転写することと；
    前記第１のパターンを前記第１の誘電体層に転写することと；
    前記第１のパターンを前記金属キャップ層に転写することと；
    前記アモルファスカーボン層を除去することと；
    前記第１の誘電体層および前記金属キャップ層の前記第１のパターンを金属で埋めることと；
    第２の金属キャップ層を前記膜スタックの上に形成することと；
    第２の誘電体層を前記第２の金属キャップ層の上に形成することと；
    第２のハードマスク層を前記第２の誘電体層の上に形成することと；
    第２のアモルファスカーボン層を前記第２のハードマスク層の上に形成することと；
    感光材料の第２の層を前記第２のアモルファスカーボン層の上に形成することと；
    第２のパターンを光感応材料の前記第２の層に形成することと；
    前記第２のパターンを前記第２のアモルファスカーボン層に転写すること；
    前記第２のパターンを前記第２のハードマスク層に転写することと；
    前記第２のパターンを前記第２の誘電体層に転写することと；
    前記第２のパターンを前記第２の金属キャップ層に転写することとを具備する配線構造を形成する方法。
  35. 前記第２のパターンを金属で埋めることと；
    ＣＭＰストップ層として犠牲層および前記第２のハードマスクとして前記第２のアモルファス層を使用して金属をケミカルメカニカルポリシングすることとを更に具備する請求項３４の方法。
  36. 前記エッチストップ層の上に形成される前記第２の誘電体層の前に、前記第１の誘電体層の上に形成されるエッチストップ層を有する前記膜スタックを準備することと；
    前記第２のパターンを前記エッチストップ層に転写することとを更に具備する請求項２９の方法。
JP2006551053A 2004-01-30 2004-12-17 アモルファスカーボン膜を含む構造およびその形成方法。 Withdrawn JP2007523034A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/766,872 US7115993B2 (en) 2004-01-30 2004-01-30 Structure comprising amorphous carbon film and method of forming thereof
PCT/US2004/039771 WO2005074449A2 (en) 2004-01-30 2004-12-17 Structure comprising amorphous carbon film and method of forming thereof

Publications (2)

Publication Number Publication Date
JP2007523034A true JP2007523034A (ja) 2007-08-16
JP2007523034A5 JP2007523034A5 (ja) 2008-01-31

Family

ID=34807608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006551053A Withdrawn JP2007523034A (ja) 2004-01-30 2004-12-17 アモルファスカーボン膜を含む構造およびその形成方法。

Country Status (4)

Country Link
US (1) US7115993B2 (ja)
JP (1) JP2007523034A (ja)
TW (1) TWI280987B (ja)
WO (1) WO2005074449A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128938A (ja) * 2005-11-01 2007-05-24 Elpida Memory Inc 半導体装置の製造方法
JP2009253245A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置の製造方法
JP2009253246A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置および半導体装置の製造方法
JP2010503218A (ja) * 2006-08-29 2010-01-28 マイクロン テクノロジー， インク． スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
JP5113830B2 (ja) * 2007-02-28 2013-01-09 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法、半導体装置の製造方法およびコンピュータ可読記憶媒体
KR20130046351A (ko) 2011-10-27 2013-05-07 도쿄엘렉트론가부시키가이샤 성막 장치 및 그 운용 방법
JP2013093526A (ja) * 2011-10-27 2013-05-16 Tokyo Electron Ltd 成膜装置及びその運用方法
US8592324B2 (en) 2010-02-05 2013-11-26 Tokyo Electron Limited Method for forming laminated structure including amorphous carbon film

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US7371461B2 (en) * 2005-01-13 2008-05-13 International Business Machines Corporation Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
US7857982B2 (en) * 2005-07-19 2010-12-28 Micron Technology, Inc. Methods of etching features into substrates
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7422975B2 (en) * 2005-08-18 2008-09-09 Sony Corporation Composite inter-level dielectric structure for an integrated circuit
US7602068B2 (en) 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
US7563688B2 (en) * 2006-02-24 2009-07-21 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US20070243714A1 (en) * 2006-04-18 2007-10-18 Applied Materials, Inc. Method of controlling silicon-containing polymer build up during etching by using a periodic cleaning step
US7867578B2 (en) * 2006-06-28 2011-01-11 Applied Materials, Inc. Method for depositing an amorphous carbon film with improved density and step coverage
US8129282B2 (en) 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US20080124912A1 (en) * 2006-08-01 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor methods
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP4237216B2 (ja) * 2006-10-05 2009-03-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP2109880A4 (en) * 2007-02-05 2012-07-04 Bae Sys Inf & Elect Sys Integ SUBSEQUENTLY SUPPORTED MICROBOLOMETER PIXEL
US7763987B2 (en) 2007-02-27 2010-07-27 Qimonda Ag Integrated circuit and methods of manufacturing a contact arrangement and an interconnection arrangement
KR20100028544A (ko) * 2007-05-03 2010-03-12 램 리써치 코포레이션 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
US7858514B2 (en) 2007-06-29 2010-12-28 Qimonda Ag Integrated circuit, intermediate structure and a method of fabricating a semiconductor structure
US8021933B2 (en) 2007-08-29 2011-09-20 Qimonda Ag Integrated circuit including structures arranged at different densities and method of forming the same
US8084862B2 (en) * 2007-09-20 2011-12-27 International Business Machines Corporation Interconnect structures with patternable low-k dielectrics and method of fabricating same
US8618663B2 (en) * 2007-09-20 2013-12-31 International Business Machines Corporation Patternable dielectric film structure with improved lithography and method of fabricating same
US7709370B2 (en) * 2007-09-20 2010-05-04 International Business Machines Corporation Spin-on antireflective coating for integration of patternable dielectric materials and interconnect structures
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
DE102008016425B4 (de) * 2008-03-31 2015-11-19 Advanced Micro Devices, Inc. Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
US20090266790A1 (en) * 2008-04-28 2009-10-29 Hamid Balamane Method of making a magnetoresistive reader structure
US9245792B2 (en) * 2008-07-25 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structures
US8227339B2 (en) 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
US8592321B2 (en) * 2011-06-08 2013-11-26 United Microelectronics Corp. Method for fabricating an aperture
US8759234B2 (en) 2011-10-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Deposited material and method of formation
US9230854B2 (en) 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9502365B2 (en) * 2013-12-31 2016-11-22 Texas Instruments Incorporated Opening in a multilayer polymeric dielectric layer without delamination
FR3018951B1 (fr) * 2014-03-18 2017-06-09 Commissariat Energie Atomique Procede de gravure d'un materiau dielectrique poreux
CN105226049B (zh) * 2014-06-26 2019-02-26 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
US9437484B2 (en) * 2014-10-17 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US9859127B1 (en) * 2016-06-10 2018-01-02 Lam Research Corporation Line edge roughness improvement with photon-assisted plasma process
US9997555B2 (en) * 2016-08-02 2018-06-12 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Fabrication method for digital etching of nanometer-scale level structures
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure
US10529586B2 (en) * 2018-05-25 2020-01-07 Nanya Technology Corporation Method of manufacturing semiconductor device
US11942371B2 (en) * 2020-09-29 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of via opening

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
JP4058327B2 (ja) * 2002-10-18 2008-03-05 富士通株式会社 半導体装置の製造方法
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007128938A (ja) * 2005-11-01 2007-05-24 Elpida Memory Inc 半導体装置の製造方法
US7767569B2 (en) 2005-11-01 2010-08-03 Elpida Memory, Inc. Method of manufacturing semiconductor device
JP4543392B2 (ja) * 2005-11-01 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
JP2010503218A (ja) * 2006-08-29 2010-01-28 マイクロン テクノロジー， インク． スタガードコンタクトを持つファインピッチアレイを含む半導体デバイスと、その設計および製造のための方法
JP5113830B2 (ja) * 2007-02-28 2013-01-09 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法、半導体装置の製造方法およびコンピュータ可読記憶媒体
JP2009253245A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置の製造方法
JP2009253246A (ja) * 2008-04-11 2009-10-29 Spansion Llc 半導体装置および半導体装置の製造方法
US8592324B2 (en) 2010-02-05 2013-11-26 Tokyo Electron Limited Method for forming laminated structure including amorphous carbon film
KR20130046351A (ko) 2011-10-27 2013-05-07 도쿄엘렉트론가부시키가이샤 성막 장치 및 그 운용 방법
JP2013093526A (ja) * 2011-10-27 2013-05-16 Tokyo Electron Ltd 成膜装置及びその運用方法
US8993456B2 (en) 2011-10-27 2015-03-31 Tokyo Electron Limited Film forming apparatus and method of operating the same
US9279183B2 (en) 2011-10-27 2016-03-08 Tokyo Electron Limited Film forming apparatus and method of operating the same

Also Published As

Publication number Publication date
TW200530422A (en) 2005-09-16
WO2005074449A3 (en) 2007-03-29
US7115993B2 (en) 2006-10-03
US20050167839A1 (en) 2005-08-04
WO2005074449A2 (en) 2005-08-18
TWI280987B (en) 2007-05-11

Similar Documents

Publication Publication Date Title
JP5269317B2 (ja) 調整可能な反射防止コーティングを含む構造およびその形成方法。
US7115993B2 (en) Structure comprising amorphous carbon film and method of forming thereof
KR101283837B1 (ko) 유전체 막의 처리 방법 및 피처 형성 방법
JP5186086B2 (ja) デュアル・ダマシン・パターニング・アプローチ
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
TWI488239B (zh) 互連線結構中之絕緣介電質的覆蓋層之移除方法
US7638440B2 (en) Method of depositing an amorphous carbon film for etch hardmask application
US20090311634A1 (en) Method of double patterning using sacrificial structure
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
TWI397108B (zh) 可顯影之抗反射塗層的雙重圖形化方法
US7767386B2 (en) Method of patterning an organic planarization layer
US6664177B1 (en) Dielectric ARC scheme to improve photo window in dual damascene process
US7883835B2 (en) Method for double patterning a thin film
US7932017B2 (en) Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
US7811747B2 (en) Method of patterning an anti-reflective coating by partial developing
EP1646083B1 (en) Alternative dual damascene patterning approach
US7858293B2 (en) Method for double imaging a developable anti-reflective coating
TWI231528B (en) Method of preventing photoresist residues

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090327