JP5269317B2 - 調整可能な反射防止コーティングを含む構造およびその形成方法。 - Google Patents

調整可能な反射防止コーティングを含む構造およびその形成方法。 Download PDF

Info

Publication number
JP5269317B2
JP5269317B2 JP2006539479A JP2006539479A JP5269317B2 JP 5269317 B2 JP5269317 B2 JP 5269317B2 JP 2006539479 A JP2006539479 A JP 2006539479A JP 2006539479 A JP2006539479 A JP 2006539479A JP 5269317 B2 JP5269317 B2 JP 5269317B2
Authority
JP
Japan
Prior art keywords
layer
pattern
tera
coating
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006539479A
Other languages
English (en)
Other versions
JP2007511906A (ja
Inventor
ウェッツェル、ジェフレイ・ティー．
ワン、デイビッド・シー．
リー、エリック・エム．
トマ、ドレル・アイアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2007511906A publication Critical patent/JP2007511906A/ja
Application granted granted Critical
Publication of JP5269317B2 publication Critical patent/JP5269317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、調整可能な（ｔｕｎａｂｌｅ）反射防止コーティング（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＡＲＣ）を含む構造、およびその構造を形成する方法に関するものであり、より詳しくは、本発明は調整可能なＡＲＣ層を含む配線工程（ｂａｃｋ−ｅｎｄ ｏｆ ｌｉｎｅ：ＢＥＯＬ）での構造、およびその構造を形成する方法に関するものである。
材料処理手順において、パターンエッチングは、基板の上面上の薄膜へのフォトレジストのような放射線感光性材料のパターン化されたマスクを適用し、エッチングによって下層の薄膜へマスクパターンを転写することを含む。一般に放射線感光性材料をパターニングすることは、基板の上面を放射線感光性材料の薄膜でコーティングすることと、そして、次に、例えば、フォトリソグラフィシステムを使用してレチクル（および、関連した光学部品）を介して放射源に放射線感光性材料の薄膜を曝す（露光する）こととを含む。それで、基剤の現像液または溶媒を使用して、放射線感光性材料の照射を受けた領域の除去がされ（ポジ型フォトレジストの場合）、または非照射領域の除去がされ（ネガ型レジストの場合）、現像プロセスは、実行される。残っている放射線感光性材料は、基板表面にエッチングを行われやすいように、パターン状に下層の基板表面を露出させる。上記の材料処理手順を実行するフォトリソグラフィシステムは、この３０年の間、半導体デバイスパターニングの主力であり、そして、６５ｎｍ若しくはより高分解能に至るまでその役割が続いていくと予想される。
フォトリソグラフィシステムの分解能（ｒ０）は、このシステムを使用して形成されることができるデバイスの最小サイズを決定する。所定のリソグラフィ定数ｋ１を有する場合、分解能は、次の式で与えられる。
Figure 0005269317
ｋは、使用可能な波長であり、ＮＡは、次の式によって与えられる開口数（ｎｕｍｅｒｉｃａｌ ａｐｅｒｔｕｒｅ）である。
Figure 0005269317
角度θｏは、システムの角度半開口（ａｎｇｕｌａｒ ｓｅｍｉ−ａｐｅｒｔｕｒｅ）であり、ｎは、システムと、パターニングされる基板との間の空間を埋めている材料の屈折率である。
従って、現在のリソグラフィの傾向は、よりさらに小さい構造をプリントするために、開口数（ＮＡ）を増加させることを含んでいる。しかしながら、増加するＮＡがより高分解能を可能にするが、感光材料に投射されるイメージの焦点深度は低下し、そして、より薄いマスク層へと至る。光感応層の厚さが薄くなると、パターニングされた光感応層は、パターンエッチングに対するマスクとしての効果が無くなり、すなわち、大部分の（光感応）マスク層は、エッチング中に消費される。エッチング選択比の劇的な改善なしに、単一層マスクは、高解像度リソグラフィに適している必要なリソグラフィおよびエッチング特性を提供することに対して不十分であるようになった。
単一層マスクのさらなる欠点は、限界寸法（ＣＤ）を制御することである。紫外線（ＵＶ）、および深紫外（ＤＵＶ）波長での基板の反射は、薄膜干渉による光感応層内の定在波を生じさせることが知られている。この干渉は、光感応層内の垂直方向に間隔をおいた光条の露光による光感応層の光強度の周期的な変化として、そしてＣＤロスとして、現れる。
次のパターンエッチング転写に対してより厚いマスクを提供するのと同じように、光感応層内の定在波の影響を打ち消すために、二層または多層マスクは、底部反射防止コーティング（ｂｏｔｔｏｍ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＢＡＲＣ）を取り入れて形成されることができる。ＢＡＲＣ層は、薄膜干渉を減少させるように、薄い吸収膜を含み、しかしながら、ＢＡＲＣ層は、スピンオン法堆積技術のため部分的に、劣った厚さ均一性を含むいくつかの限界が、依然として欠点であり得る。
別の形態として、膜の光学的性質を調整する能力を提供する気相堆積された薄膜ＡＲＣ層は、上記の特定された問題の多数を軽減するために提案されている。調整可能なエッチング耐性ＡＲＣ（ｔｕｎａｂｌｅ ｅｔｃｈ ｒｅｓｉｓｔａｎｔ ＡＲＣ：ＴＥＲＡ）層として知られているＴＥＲＡ膜は、基板の光学的性質を撮像（ｉｍａｇｉｎｇ）光感応層と整合させるように膜厚方向に沿って任意に傾斜付けされることができる調整可能な屈折率および減衰係数を有して作成されることができる；インターナショナルビジネスマシーンズ社が受けた米国特許番号６、３１６、１６７を参照。この特許にて説明されているように、ＴＥＲＡ膜は、ゲート形成のような基板工程（ｆｒｏｎｔ ｅｎｄ ｏｆ ｌｉｎｅ：ＦＥＯＬ）のオペレーションに対するリソグラフィ構造において使用され、そこにおいて、限界寸法の制御は、非常に重要である。しかしながら、本発明者は、ＴＥＲＡ膜が金属配線のような配線工程（ＢＥＯＬ）のオペレーションにおいては、おそらくこれらのオペレーションに対する限界寸法の重要性が少ないため、使用されなかったと認識していた。
本発明の一態様は、上記の問題のいずれかまたは全てを軽減するかまたは取り除くことである。
本発明の別の目的は、調整可能な反射防止コーティングを取り入れている構造を提供することであり、および、それを形成する方法を提供することである。
別の態様に係る上記の半導体デバイスは、半導体基板と；半導体基板上に形成され、構造式Ｒ：Ｃ：Ｈ：Ｘを有し、内部に調整可能な反射防止コーティングを含む膜スタックと具備し、そこにおいて、Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択され；前記膜スタック内に形成された金属配線のためのダマシン構造を更に具備する。
別の態様に係る、集積回路構造を形成するためのプロセスは、誘電体材料の層を基板上に形成することと；この誘電体材料の層上に調整可能なエッチング耐性反射防止（ＴＥＲＡ）材料の層を形成することと；配線構造と、ハードマスクと、反射防止コーティングと、ケミカルメカニカルポリシング（ＣＭＰ）ストップ層との形成のためのリソグラフィ構造のうちの少なくとも１つとしてＴＥＲＡ材料の層を使用することにより金属配線のためのダマシン構造を形成することとを具備する。
別の態様に係る上記の半導体デバイスは、半導体基板と；半導体基板上に形成された膜スタックと；この膜スタック内に形成された金属配線のためのダマシン構造で調整可能な反射防止コーティングを集積化する手段とを具備する。
上述の通り、調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングが、トランジスタデバイスのゲートの形成のような基板工程（ＦＥＯＬ）のアプリケーションにて集積化されることができ、そこにおいて、ＴＥＲＡコーティングは、６５ｎｍデバイスノードおよびより小さいノードでゲートデバイスを形成するリソグラフィ構造に実質的な改良を提供する。しかしながら、これらの膜は、金属配線のような配線工程（ＢＥＯＬ）オペレーションにて、おそらくこれらのオペレーションに対する限界寸法の重要性が低かったために、使用されなかった。本発明の発明者は、除去可能なエッチングハードマスク、犠牲層、またはケミカルメカニカルポリシング（ＣＭＰ）ストップ層と同様に調整可能なＡＲＣ層としてのＴＥＲＡ膜の使用が、金属配線のような配線工程（ＢＥＯＬ）オペレーションに対して有効な特性を提供することを認識した。本発明に係る少なくとも１つのＴＥＲＡコーティングは、膜スタック内に形成されたシングルダマシンまたはデュアルダマシン金属配線構造内のような配線工程（ＢＥＯＬ）アプリケーションによって集積化され、そこにおいて、少なくとも１つのＴＥＲＡコーティングは、配線構造と、ハードマスクと、反射防止コーティングと、犠牲層と、またはケミカルメカニカルポリシング（ＣＭＰ）ストップ層の形成のためのリソグラフィ構造とのうちの少なくとも１つを提供する。
参照番号がいくつかの図の全体にわたって同一であるか対応する一部を示すように表示されている図面をここで参照して、図１Ａから図１Ｈは、１つの実施形態に係る膜スタックの配線構造を形成する方法の概略表現を示す。方法は、第１のデュアルダマシン構造を介して複数のハードマスクにＴＥＲＡコーティングの集積化として特徴づけられることができる。ここに使用される用語「ビアファースト（ｖｉａ―ｆｉｒｓｔ）」は、トレンチのような別の形態の形成に対するエッチングの前にビアの形成に対するエッチングがなされるプロセスを示す。
図１Ａに示すように、方法は、形成された金属ライン１１２を有する基板１１０と、基板１１０上に形成された金属キャップ層１１５と、金属キャップ層１１５上に形成された第１の誘電体層１２０と、第１の誘電体層１２０上に形成されたエッチストップ層１２５と、エッチストップ層１２５上に形成された第２の誘電体層１３０と、第２の誘電体層１３０上に形成されたハードマスク層１３５と、ハードマスク層１３５上に形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティング１４０と、ＴＥＲＡコーティング１４０上に形成された感光材料１４５の層とを有する膜スタック１００を準備することで始まる。
前記膜スタック１００は、ハードマスク層１３５を含んでもよいし含まなくても良い。膜スタック１００がハードマスク層１３５を含むときに、ハードマスク層１３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、ＴＥＲＡコーティング１４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層１３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。膜スタック１００がハードマスク層１３５を含まないときに、ＴＥＲＡコーティング１４０は、シングルハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供する。膜スタック１００の感光材料１４５と接触する層としてのＴＥＲＡコーティング１４０の利用は、配線構造の限界寸法（ＣＤ）の制御、または配線構造内のＣＤ変化（ｖａｒｉａｔｉｏｎ）（例えば、光感応層１４５の層のラインエッジ粗さのための）の制御の容易にすることができる。膜スタック１００の形成は、ステップを含むことができ、層間（ｉｎｔｅｒ−ｌｅｖｅｌ）に対する例えば（絶縁）膜スタック、および内層間（ｉｎｔｒａ−ｌｅｖｅｌ）、シングルダマシンおよびデュアルダマシン構造のような（金属）配線構造を準備する当業者にとって知られている技術を利用することができる。
例えば、金属ライン１１２は、タングステン、アルミニウムまたは銅を含むことができる。加えて、例えば、金属キャップ層１１５は、窒化シリコン（Ｓｉ３Ｎ４）、または（ＳｉＣ）炭化珪素、またはシリコン炭窒化物（ＳｉＣＮ）、またはシリコン酸炭窒化物（ＳｉＣＯＮ）、またはそれらの組合せのような窒化物または炭化物材料を、または金属拡散バリアとして適切な他の膜を含むことができる。この層は、化学気相成長（ＣＶＤ）またはプラズマ増強ＣＶＤ（ＰＥＣＶＤ）を含むが、これに限られない方法を用いて、形成されてもよい。加えて、例えば、オプションの層であり得るエッチストップ層１２５（後述される）は、窒化シリコン（Ｓｉ３Ｎ４）のような窒化物材料、または炭化珪素（ＳｉＣ）またはシリコン酸炭化物（ＳｉＣＯ）のような炭化物材料、または二酸化珪素（ＳｉＯ２）のような酸化物材料、またはそれらの組合せを含むことができる。この層は、化学気相成長（ＣＶＤ）またはプラズマ増強ＣＶＤ（ＰＥＣＶＤ）を含むが、これに限られない方法を用いて、形成されてもよい。
第１の誘電体層１２０および第２の誘電体層１３０は、同じ材料組成または異材質組成を含むことができる。各々の誘電体層は、例えば、二酸化珪素、またはほぼ４（例えば、サーマル二酸化珪素に対する誘電率は、３．８から３．９の範囲であり得る）のＳｉＯ２の誘電率未満の公称誘電率（ｎｏｍｉｎａｌ ｄｉｅｌｅｃｔｒｉｃ）値を有する誘電材料を含むことができる。より詳しくは、第１および第２の誘電体層１２０，１３０は、３．７未満の誘電率、または１．６から３．７までの範囲である誘電率を有することができる。
各々の誘電体層１２０，１３０は、化学気相成長（ＣＶＤ）またはプラズマ増強化学気相成長（ＰＥＣＶＤ）技術、または、東京エレクトロン株式会社（ＴＥＬ）から市販されているＣｌｅａｎ Ｔｒａｃｋ ＡＣＴ８ ＳＯＤおよびＡＣＴ１２ ＳＯＤコーティングシステム内でそれら誘電体層が提供されるようなスピンオン法誘電体（ＳＯＤ）技術を使用して形成されることができる。Ｃｌｅａｎ Ｔｒａｃｋ ＡＣＴ８（２００ｍｍ）、およびＡＣＴ１２（３００ｍｍ）コーティングシステムは、ＳＯＤ材料に対しコーティング、ベーキング、および硬化（ｃｕｒｅ）ツールを提供する。トラックシステムは、１００ｍｍ、２００ｍｍ、３００ｍｍ、より大きい基板サイズを処理するために構成されることができる。誘電体膜を基板の上に形成する他のシステムおよび方法は、スピンオン法誘電体技術、および、ＣＶＤ誘電体技術の当業者にとって周知である。
さらにまた、第１および第２の誘電体層１２０，１３０は、例えば、低い誘電率（またはｌｏｗ−ｋ）の誘電体膜として、特徴づけられることになる。これらの誘電体層は、有機、無機、および無機−有機ハイブリッド材料の少なくとも１つを含むことができる。加えて、これらの誘電体層は、ポーラスであることができ、または無孔（ｎｏｎ−ｐｏｒｕｓ）であることができる。例えば、これらの誘電体層は、無機、ＣＶＤ技術を使用して堆積されたカーボンドーピングした酸化シリコン（または有機金属シロキサン）のようなケイ酸塩ベースの材料を含むことにできる。このような膜の実施例は、アプライドマテリアルズ株式会社から市販されているブラックダイアモンド（登録商標）ＣＶＤ有機珪酸塩ガラス（ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ：ＯＳＧ）膜、またはノベラスシステムから市販されているコーラル（登録商標）ＣＶＤ膜を含む。別の形態として、これらの誘電体層は、硬化または小さい空所（ｖｏｉｄｓ）または孔（ｐｏｒｅｓ））を生成する堆積プロセスの間、膜の完全な焼きしまり（ｄｅｎｓｉｆｉｃａｔｉｏｎ）を防止するＣＨ３結合を有する酸化シリコンベースのマトリックスのような単一の相（ｓｉｎｇｌｅ−ｐｈａｓｅ）から成るポーラス無機−有機ハイブリッド膜を含むことができる。なおあるいは、これらの誘電体層は、硬化プロセスの間、分解されかつ蒸発された有機材料の孔（例えばポロゲン（ｐｏｒｏｇｅｎ））を有するカーボンドープ酸化シリコンベースのマトリックスのような少なくとも２つの相から成るポーラス無機−有機ハイブリッド膜を含むことができる。なおあるいは、これらの誘電体層は、無機の、ＳＯＤ技術を使用して堆積された水素シルセスキオキサン（ＨＳＱ）またはメチルシルセスキオキサン（ＭＳＱ）のようなケイ酸塩ベースの材料を含むことができる。このような膜の実施例は、ダウコーニングから市販されているＦＯｘ ＨＳＱ、ダウコーニングから市販されているＸＬＫポーラスＨＳＱ、およびＪＳＲマイクロエレクトロニクスから市販されているＪＳＲ ＬＫＤ−５１０９を含む。このような膜の実施例は、ダウケミカルから市販されているＳｉＬＫ―Ｉ、ＳｉＬＫ−Ｊ、ＳｉＬＫ−Ｈ、ＳｉＬＫ−Ｄ、およびポーラスＳｉＬＫ半導体誘電体樹脂と、ハネウェルから市販されているＧＸ−３（登録商標）およびＧＸ−３Ｐ（登録商標）半導体誘電体樹脂を含む。
加えて、例えば、（オプションの）ハードマスク層１３５は、窒化シリコン（Ｓｉ３Ｎ４）のような窒化物、炭化珪素（ＳｉＣ）またはシリコン酸炭化物（ＳｉＣＯ）のような炭化物、または高融点金属またはタンタル窒化物（ＴａＮ）のような高融点金属窒化物、またはそれらの組合せを有することができる。この層は、化学気相成長（ＣＶＤ）方法、プラズマ増強化学気相成長（ＰＥＣＶＤ）方法、および物理的気相成長（ＰＶＤ）のスパッタリング方法を含むがこれに限られない方法を用いて、形成されることができる。
ＴＥＲＡコーティング１４０は、構造式Ｒ：Ｃ：Ｈ：Ｘを有し、そこにおいて、Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上の群から選択される。ＴＥＲＡコーティング１４０は、ほぼ１．４０＜ｎ＜２．６０の屈折率と、ほぼ０．０１＜ｋ＜０．７８の減衰係数との光学的範囲を示すように製造されることができる。代わりとして、屈折率および減衰係数の少なくとも一方は、ＴＥＲＡコーティング１４０の厚さ方向に沿って、傾斜付け（または変化された）されることができる。さらなる詳細は、インターナショナルビジネスマシーンズが取得した米国特許番号６，３１６、１６７号のタイトル「反射防止コーティング、ハードマスク、および、組み合わせられた反射防止コーティング／ハードマスクとしての調整可能な気相堆積された材料、および、その製造およびそのアプリケーション方法」にて提供され、その全体の内容は、ここにそれら全体として取り入れられる。さらにまた、ＴＥＲＡコーティング１４０は、２００３年８月２１日に出願の「調整可能な光学的性質、および、エッチング特性を有する材料を堆積させるための方法および装置」と題された係属中の米国特許出願でより詳細に説明されているように、ＰＥＣＶＤを使用して形成されることができる。その全体の内容は、ここにそれら全体として取り入れられる。ＴＥＲＡコーティング１４０の屈折率のような光学的性質は、下地の単層または多層の光学的性質に実質的に整合する（ｍａｔｃｈ）ように選ばれることができる。例えば、非多孔質誘電体膜のような下地層は、１．４＜ｎ＜２．６の範囲の屈折率を達成することを必要とすることができ、および、ポーラス誘電体膜のような下地層は、１．２＜ｎ＜２．６の範囲の屈折率を達成することを必要とすることができる。
加えて、例えば、感光材料１４５の層は、フォトレジストを含むことができ、そこにおいて、パターンは、マイクロリソグラフィを使用し、続いて光感応材料の照射を受けた領域（ポジ型フォトレジストの場合）または非照射領域（ネガ型レジストの場合）を現像溶媒を使用して除去することによって形成されることができる。例えば、感光材料１４５の単層（または多層）は、トラックシステムを使用して形成されることができる。トラックシステムは、２４８ｎｍレジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、ＥＵＶレジスト、（上部／下部）反射防止コーティング（ＴＡＲＣ／ＢＡＲＣ）、およびトップコートを処理するために構成されることができる。例えば、トラックシステムは、東京エレクトロン株式会社（ＴＥＬ）から市販されているＣｌｅａｎ Ｔｒａｃｋ ＡＣＴ８またはＡＣＴ１２のレジストコーティングおよび現像システムを含むことができる。フォトレジスト膜を基板上に形成する他のシステムと方法は、スピンオン法レジスト技術の当業者にとって周知である。加えて、例えば、マスクパターンは、なんらかの適切な従来のステッピングリソグラフィシステムまたはスキャンニングリソグラフィシステムを使用して形成されることができる。
光感応材料１４５の層が膜スタック１００の上に形成され、それは、上記マイクロリソグラフィ使用して第１のパターニング１８０でパターニングされることができる。第１のパターン１８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図１Ｂに示すように、第１のパターン１８０は、例えば、ドライプラズマエッチングを使用してＴＥＲＡコーティングへ転写されることができる。ドライプラズマエッチングプロセスは、酸素、弗素、塩素、臭素、水素、およびそれらの組合せからなる群から選択される少なくとも１つの種を含んでいるプラズマ化学を含むことができる。別の形態として、プラズマ化学は、窒素または希ガスのような不活性ガス（すなわちヘリウム、ネオン、アルゴン、キセノン、クリプトン、ラドン）を更に含むことができる。なお代わりとして、プラズマ化学は、ＴＥＲＡコーティングのエッチング速度と、感光材料の上に横たわっているパターン層のエッチング速度との間の高いエッチング選択比を呈するように選択される。なお代わりとしてプラズマ化学は、ＴＥＲＡコーティングのエッチング速度と、下層のハードマスク層のエッチング速度との間の高いエッチング選択比を呈するように選択される。一旦、第１のパターン１８０がＴＥＲＡコーティング１４０へ転写されたならば、下層の膜スタックをエッチングするために、ハードマスクストップ層１３５とともに利用されるとき、パターン化されたＴＥＲＡコーティング１４０は、シングルハードマスクまたは上部ハードマスクとして利用されることができる。残っている感光材料１４５は、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図１Ｃを参照して、感光材料１４６の別の層は、上で記載されている技術を使用して膜スタック１００の上に形成される。その中で、第２のパターン１９０は、マイクロリソグラフィを使用して形成される。第２のパターン１９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン１９０が感光材料１４６の層に形成されるならば、第２のパターン１９０は、ＴＥＲＡコーティング１４０に転写され、図１Ｄに示すように、第１のパターン１８０は、ハードマスク層１３５に転写される。例えば、第２のパターンおよび第１のパターンの、ＴＥＲＡコーティングおよびハードマスク層に対するそれぞれの転写は、同時に実行されることができる。
ＴＥＲＡコーティング１４０およびハードマスク層１３５にパターン転写に続いて、図１Ｅは、第２の誘電体層１３０への第１のパターン１８０の転写を示す。図１Ｅの中間のビアエッチングステップがエッチストップ層１２５で止められるので、図１Ｅの構造は、部分的なビア構造を示す。第２の誘電体層１３０への第１のパターン１８０の転写は、ドライプラズマエッチングを含むことができ、そこにおいて、プロセスは、下層のエッチストップ層１２５上のストップするように設定されている。
例えば、酸化シリコン、二酸化珪素などのような酸化物誘電体膜をエッチングするときに、あるいは、カーボンドープされた酸化シリコン材料のような無機ｌｏｗ−ｋ誘電体膜をエッチングするときに、エッチング気体組成は、一般に、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ３Ｆ６、Ｃ４Ｆ６、ＣＦ４の少なくとも１つのようなフルオロカーボンベースの化学と、不活性ガス、酸素またはＣＯの少なくとも１つとを含む。加えて、例えば、有機ｌｏｗ−ｋ誘電体膜をエッチングするときに、エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガス、または酸素含有ガスのうちの少なくとも１つを含むことができる。選択的に誘電体膜をエッチングする技術（例えば前に記載されているような）は、誘電体のエッチングプロセスの当業者にとって周知である。プラズマ化学は、エッチストップ層１２５に対する第２の誘電体層１３０のエッチングの高選択性を呈するように選ばれることができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体の）、マイクロトレンチングを防ぐために平坦なエッチングフロント、感光材料の層に対するエッチング選択比、および、ＣＭＰストップ層、および、エッチストップ層に対するエッチング選択比のどれか一つを呈するように選ばれることができる。
ここで図１Ｆを参照して、第１のパターン１８０は、エッチストップ層１２５に転写され、第２のパターン１９０は、ハードマスク層１３５に転写される。例えば、第１のパターンおよび第２のパターンのエッチストップ層およびハードマスク層に対するそれぞれの転写は、同時に実行されることができる。パターン転写は、ドライプラズマエッチングを利用することができ、そこにおいて、プラズマ化学は、ＮＦ３、ＳＦ６、ＨＢｒ、フルオロカーボンガス、ハイドロフルオロカーボンガス、または酸素含有ガスのうちの少なくとも１つを含んでいる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、感光材料の層に対するエッチング選択比、エッチング均一性（基板全体）、および、完全なハードマスク層の層およびエッチストップ層の除去のどれか１つでも呈するように選ばれることができる。
図１Ｇにおいて、第２のパターン１９０は、第２の誘電体層１３０に転写され、第１のパターン１８０は、第１の誘電体層１２０に転写される。例えば、第２のパターンおよび第１のパターンの第２の誘電体層および第１の誘電体層に対する、それぞれの転写は、同時に実行されることができ、そこにおいて、第２の誘電体層に対するエッチングプロセスは、エッチストップ層１２５で止まり、第１の誘電体層に対するエッチングプロセスは、金属キャップ層１１５で止まる。エッチングプロセスは、誘電体層に対して上記されたようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つでも呈するように選ばれることができる。なんらかの残っている感光材料１４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。
その後、図１Ｈに示すように、第１のパターン１８０は、例えば、ビア構造１５５およびトレンチ構造１５０の形成を完了する金属キャップ層１１５に転写される。
別の実施形態に係る図２Ａ〜図２Ｆは、膜スタック２００の配線構造を形成する方法の概略表現を示す。方法は、全ビアファースト（ｆｕｌｌ ｖｉａ ｆｉｒｓｔ）デュアルダマシン構造内にＴＥＲＡコーティングの集積化として特徴づけられることができる。ここで使用しているように、「全ビアファースト」用語は、ビアの完全な形成に対するエッチングが、別の形態（例えばトレンチ）の形成に対するエッチングの前になされるプロセスを言うものである。膜スタック２００は、形成された金属ライン２１２を有する基板２１０と、基板２１０上に形成された金属キャップ層２１５と、金属キャップ層２１５上に形成された第１の誘電体層２２０と、第１の誘電体層２２０上に形成されたエッチストップ層２２５と、エッチストップ層２２５上に形成された第２の誘電体層２３０と、第２の誘電体層２３０上に形成されたハードマスク層２３５と、ハードマスク層２３５上に形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティング２４０と、ＴＥＲＡコーティング２４０上に形成された感光材料２４５の層とを具備し、それは、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。膜スタック２００は、ハードマスク層２３５を含んでもよいし含まなくても良い。膜スタック２００がハードマスク層２３５を含むときに、ハードマスク層２３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、ＴＥＲＡコーティング２４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層２３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。膜スタック２００がハードマスク層２３５を含まないときに、ＴＥＲＡコーティング２４０は、シングルハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供する。
一旦、感光材料２４５の層が膜スタック２００の上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン２８０でパターニングされることができる。第１のパターン２８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図２Ｂに示すように、第１のパターン２８０は、ＴＥＲＡコーティング２４０、（オプションの）ハードマスク層２３５、第二誘電体層２３０、エッチストップ層２２５、および第１の誘電体層２２０へ、例えば、ドライプラズマエッチングを使用して転写されることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。図２Ｂの中間のビアエッチングステップが金属キャップ層２１５で止められるので、図２Ｂの構造は、全ビア構造と称される。なんらか残っている感光材料２４５でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図２Ｃを参照して、感光材料２４６の別の層は、上で記載されている技術を使用して膜スタック２００上に形成される。その中で、第２のパターン２９０は、マイクロリソグラフィを使用して形成される。第２のパターン２９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン２９０が感光材料２４６の層に形成されるならば、第２のパターン２９０は、ＴＥＲＡコーティング２４０、ハードマスク層２３５、および第２の誘電体層２３０に転写される。なんらかの残っている感光材料２４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
その後、図２Ｄに示すように、第１のパターン２８０は、例えば、ビア構造２５０およびトレンチ構造２５５の形成を完了して、それで、金属キャップ層２１５に転写される。
第１のパターン２８０のパターン転写に続いて光感応層２４５の除去の間、アッシング（またはストリッピング）プロセスがＴＥＲＡコーティング２４０の特性に影響を及ぼし得る。従って、本発明の１つの実施形態で、ＴＥＲＡコーティング２４０は、取り除かれることができ、図２Ｅに示すように、再堆積されることができる。その後、第２のパターン２９０のパターン転写は、２Ｃ図および２Ｄに示すように実行されることができる。しかしながら、このエッチングプロセスの間、ＴＥＲＡコーティング２４０は、第１の誘電体膜２２０の曝露された側壁から、完全に取り除かれることができるかまたは取り除かれることができない。従って、代わりの実施形態で、図２Ｆに示すように、ＴＥＲＡコーティング２４０は、第１のパターン転写に続いて取り除かれ、ＢＡＲＣ層材料２７０は、例えば、スピンコート技術を使用して塗布される。ビア構造２５０を埋めているＢＡＲＣ層材料２７０は、それでドライプラズマエッチングを使用して部分的に取り除かれることができるかまたはへこませることができる。エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガスまたは酸素含有ガスのうちの少なくとも１つを含むことができる。その後、第２のパターン２９０のパターン転写は、当業者にとって知られている標準の技術を使用して実行され得る。
別の実施形態に係る図３Ａ〜図３Ｆは、膜スタック３００の配線構造を形成する方法の概略表現を示す。方法は、にストップ層のない全ビアファーストデュアルダマシン構造にＴＥＲＡコーティングの集積化として特徴づけられることができる。膜スタック３００は、形成された金属ライン３１２を有する基板３１０と、基板３１０上に形成された金属キャップ層３１５と、金属キャップ層３１５上に形成された誘電体層３２０と、誘電体層３２０上に形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティング３４０と、ＴＥＲＡコーティング３４０上に形成された感光材料３４５の層とを具備し、それは、図１Ａに記載された膜スタック１００と、膜スタック３００の各々の層はほぼ同じ方法で準備されることができる。ここに、ＴＥＲＡコーティング３４０は、ＣＭＰストップ層および調整可能なＡＲＣ層を提供することができる。
一旦感光材料３４５の層が膜スタック３００上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン３８０でパターニングされることができる。第１のパターン３８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図３Ｂに示すように、第１のパターン３８０は、例えば、ドライプラズマエッチングを使用して、ＴＥＲＡコーティング３４０および誘電体層３２０へ転写されることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は上記に記載されたのと同様である。なんらかの残っている感光材料３４５でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図３Ｃを参照して、感光材料３４６の別の層は、上で記載されている技術を使用して膜スタック３００上に形成される。その中で、第２のパターン３９０は、マイクロリソグラフィを使用して形成される。第２のパターン３９０は、例えば、トレンチパターンを含むことができる。一旦第２のパターン３９０が感光材料３４６の層に形成されるならば、第２のパターン３９０は、ＴＥＲＡコーティング３４０および誘電体層３２０の上部へ転写される。第２のパターン３９０が誘電体層３２０に転写される深さは、エッチングプロセス中のエッチング時間を増加または減少させることによって調整されることができる。なんらかの残っている感光材料３４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。その後、図３Ｄに示すように、第１のパターン３８０は、例えば、ビア構造３５０およびトレンチ構造３５５の形成を完了して、それで金属キャップ層３１５に転写される。
上述の通り、第１のパターン３８０のパターン転写に続いて光感応層３４５の除去の間、アッシング（またはストリッピング）プロセスがＴＥＲＡコーティング３４０の特性に影響を及ぼし得る。従って、実施例において、ＴＥＲＡコーティング３４０は、取り除かれることができ、図３Ｅに示すように再堆積されることができる。その後、第２のパターン３９０のパターン転写は、図３Ｃおよび３Ｄに示すように実行されることができる。しかしながら、このエッチングプロセスの間、ＴＥＲＡコーティング３４０は、誘電体層３２０の曝露された側壁から、完全に取り除かれることができるかまたは取り除かれることができない。代わりの実施形態では、図３Ｆに示すように、ＴＥＲＡコーティング３４０は第１のパターン転写に引き続いて取り除かれ、ＢＡＲＣ層３７０は、例えば、スピンコート技術を使用して塗布される。ビア構造３５０を埋めているＢＡＲＣ層材料３７０は、ドライプラズマエッチングを使用して、それで部分的に取り除かれることができるかまたはへこまされることができる。エッチング気体組成は、フルオロカーボンガス、窒素含有ガス、水素含有ガス、または酸素含有ガスのうちの少なくとも１つを含むことができる。その後、第２のパターン３９０のパターン転写は、当業者にとって知られている標準の技術を使用して実行され得る。
さらにもう一つの実施形態に係る、図４Ａ〜図４Ｋは、膜スタック４００の配線構造を形成する方法の概略表現を示す。方法は、複数のハードマスクトレンチファーストデュアルダマシン構造にＴＥＲＡコーティングの集積化として特徴づけられることができる。膜スタック４００は、形成された金属ライン４１２を有する基板４１０と、基板４１０上に形成された金属キャップ層４１５と、金属キャップ層４１５上に形成された第１の誘電体層４２０と、第１の誘電体層４２０上に形成された（オプションの）エッチストップ層４２５と、（オプションの）エッチストップ層４２５上に形成された第２の誘電体層４３０と、第２の誘電体層４３０上に形成された（オプションの）ハードマスク層４３５と、（オプションの）ハードマスク層４３５上に形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティング４４０と、第１のＴＥＲＡコーティング４４０上に形成された第２のＴＥＲＡコーティング４４１と、ＴＥＲＡコーティング４４１上に形成された感光材料４４５の層とを具備し、それは、図１Ａに記載された膜スタック１００と、ほぼ同じ方法で準備されることができる。膜スタック４００は、ハードマスク層４３５を含んでもよいし含まなくても良い。膜スタック４００がハードマスク層４３５を含むときに、ハードマスク層４３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、第２のＴＥＲＡコーティング４４１は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、ハードマスク層４３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。膜スタック４００がハードマスク層４３５を含まないときに、第２のＴＥＲＡコーティング４４１は、シングルハードマスク、調整可能なＡＲＣ層、およびＣＭＰストップ層のうちの少なくとも１つを提供する。
一旦感光材料４４５の層が膜スタック４００の上に形成されるならば、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン４８０でパターニングされることができる。第１のパターン４８０は、例えば、トレンチのパターンを含むことができる。図４Ｂに示すように、第１のパターン４８０は、例えば、ドライプラズマエッチングを使用して第２のＴＥＲＡコーティング４４１へ転写されることができる。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。なんらかの残っている感光材料４４５でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。
ここで図４Ｃを参照して、感光材料４４６の別の層は、上で記載されている技術を使用して膜スタック４００上に形成される。その中で、第２のパターン４９０は、マイクロリソグラフィを使用して形成される。第２のパターン４９０は、例えば、ビアパターンを含むことができる。図４Ｄに示すように、一旦第２のパターン４９０が感光材料４４５の層に形成されるならば、第２のパターン４９０は、第１のＴＥＲＡコーティング４４０および（オプションの）ハードマスク層４３５に転写される。
その後、図４Ｅに示すように、第２のパターン４９０は、第２の誘電体層４３０に転写される。図４Ｆを、ここで参照する。なんらかの残っている感光材料４４６でも、それで、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
図４Ｇにおいて、第１のパターン４８０は、第１のＴＥＲＡコーティングへ転写され、第２のパターン４９０は、（オプションの）エッチストップ層４２５に転写される。第１のパターンおよび第２のパターンの第１のＴＥＲＡコーティングおよび（オプションの）エッチストップ層に対するそれぞれの転写は、同時に実行されることができ、そこにおいて、第１のＴＥＲＡコーティングのエッチングプロセスは、ハードマスク層４３５に止まり、および、（オプションの）エッチストップ層のエッチングプロセスは、第１の誘電体層４２０で止まる。エッチングプロセスは、誘電体層に対する上記のようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つを呈するように選ばれることができる。
ここで図４Ｈを参照して、第１のパターン４８０は、ハードマスク層４３５に転写され、第２のパターン４９０は、第一誘電体層４２０に部分的に転写される。その後、図４１に示すように、第１のパターン４８０は、第２の誘電体層４３０に転写され、第２のパターン４９０は、第１の誘電体層４２０に転写される。第１のパターンおよび第２のパターンの第２の誘電体層および第１の誘電体層に対するそれぞれの転写は、同時に実行されることができ、そこにおいて、第２の誘電体層のエッチングプロセスは、エッチストップ層４２５で止まり、第１の誘電体層のエッチングプロセスは、金属キャップ層４１５で止まる。エッチングプロセスは、誘電体層に対して上記のようなプラズマ化学を利用するドライプラズマエッチングを含むことができる。エッチングプロセスは、形状および限界寸法（ＣＤ）制御、エッチング均一性（基板全体に）、マイクロトレンチングを防ぐ平坦なエッチングフロント、および第１のパターン／第２のパターンコーナー選択性のどれか１つでも呈するように選ばれることができる。
その後、図４Ｊに示すように、第２のパターン４９０は、例えば、ビア構造４５５およびトレンチ構造４５０の形成を完了して、それで金属キャップ層４１５に転写される。
別の実施形態に係る図５Ａ〜図５Ｄは、膜スタック５００の配線構造を形成する方法の概略表現を示す。方法は、埋込み型ビアマスクデュアルダマシン構造でＴＥＲＡコーティングの集積化として特徴づけられることができる。膜スタック５００は、形成された金属ライン５１２を有する基板５１０と、基板５１０上に形成された金属キャップ層５１５と、金属キャップ層５１５上に形成された第１の誘電体層５２０と、第１の誘電体層５２０上に形成された第１の調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティング５４０と、第１のＴＥＲＡコーティング５４０上に形成された感光材料５４５の層とを具備する。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。
一旦光感応材料５４５の層が膜スタック５００の上に形成されると、それは、上記の通り、マイクロリソグラフィを使用して第１のパターニング５８０でパターニングされることができる。第１のパターン５８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図５Ｂに示すように、第１のパターン５８０は、例えば、ドライプラズマエッチングを使用して、第１のＴＥＲＡコーティング５４０へ転写されることができる。第１のＴＥＲＡ層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したものと同様である。エッチングプロセスに続き、感光材料５４５の残っている層は、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図５Ｃを参照して、第２の誘電体層５３０は、パターン化された第１のＴＥＲＡコーティング５４０上に形成され、ハードマスク層５３５は、第２の誘電体層５３０上に形成され、第２のＴＥＲＡコーティング５４２は、ハードマスク層５３５上に形成され、感光材料５４６の別の層は、第２のＴＥＲＡコーティング５４２上に形成される。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。膜スタック５００は、ハードマスク層５３５を含んでもよいし含まなくても良い。膜スタック５００がハードマスク層５３５を含むときに、ハードマスク層５３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、ＴＥＲＡコーティング５４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層と、およびハードマスク層５３５がデュアルダマシン構造のＣＭＰストップ層として利用されるときの犠牲層とのうちの少なくとも１つを提供することができる。膜スタック５００がハードマスク層５３５を含まないときに、ＴＥＲＡコーティング５４０は、シングルハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供する。
一旦感光材料５４６の追加の層が膜スタック５００上に形成されると、第２のパターン５９０は、マイクロリソグラフィを使用して形成される。第２のパターン５９０は、例えば、トレンチのパターンを含むことができる。図５Ｄに示すように、一旦第２のパターン５９０が感光材料５４６の層に形成されるならば、第２のパターン５９０は、例えば、ドライプラズマエッチングを使用して、第２のＴＥＲＡコーティング５４２、（オプションの）ハードマスク層５３５、および第２の誘電体層５３０に転写される。第１のＴＥＲＡコーティング５４０がエッチストップ層として役立つとともに、第１のパターン５８０は、例えば、ドライプラズマエッチングを使用して第１の誘電体層５２０に転写される。何らかの残っている感光材料５４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。その後、金属キャップ層５１５は、例えば、ビア構造５５０およびトレンチ構造５５５の形成を完了して、それで取り除かれることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載したのと同様である。
別の実施形態に係る図６Ａ〜図６Ｉは、膜スタック６００の配線構造を形成する方法の概略表現を示す。方法は、シングルダマシン構造でＴＥＲＡコーティングの集積化として特徴づけられることができる。膜スタック６００は、形成された金属ライン６１２を有する基板６１０と、基板６１０上に形成された金属キャップ層６１５と、金属キャップ層６１５上に形成された第１の誘電体層６２０と、第１の誘電体層６２０上に形成された（オプションの）第１のハードマスク６２５と、第１の（オプションの）ハードマスク６２５上に形成された第１のＴＥＲＡコーティング６４０と、第１のＴＥＲＡコーティング６４０上に形成された感光材料６４５の層とを具備する。各々の層は、図１Ａに記載された膜スタック１００とほぼ同じ方法で準備されることができる。
前記膜スタック６００は、ハードマスク層６２５を含んでもよいし含まなくても良い。膜スタック６００がハードマスク層６２５を含むときに、ハードマスク層６２５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、ＴＥＲＡコーティング６４０は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供することができる。膜スタック６００がハードマスク層６２５を含まないときに、ＴＥＲＡコーティング６４０は、シングルハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供する。
一旦感光材料６４５の層が膜スタック６００上に形成されると、上記の通り、それは、マイクロリソグラフィを使用して第１のパターン６８０でパターニングされることができる。第１のパターン６８０は、例えば、ビアまたはコンタクトのパターンを含むことができる。図６Ｂに示すように、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して、第１のＴＥＲＡコーティング６４０および（オプションの）第１のハードマスク６２５に転写されることができる。エッチングプロセス（単一のプロセスまたは複数のプロセス）は、ステップを含むことができ、化学は、上記に記載されたのと同様である。その後、図６Ｃに示すように、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して第１の誘電体層６２０に転写される。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。エッチングプロセスに続いて、図６Ｄにて図示したように、感光材料６４５の残っている層は、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれる。
ここで図６Ｅを参照して、第１のパターン６８０は、例えば、ドライプラズマエッチングを使用して金属キャップ層６１５に転写される。エッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。
ここで図６Ｆを参照して、アルミニウムまたは銅のような金属は、物理気相成長法（ＰＶＤ）、ＣＶＤ、ＰＥＣＶＤ、電気メッキ、またはそれらのなんらかの組合せの少なくとも１つを使用して、第１の誘電体層６２０に第１のパターン（またはビア）を埋めるように、膜スタック６００上に堆積される。一旦金属堆積が完了すると、例えば、第１のハードマスク層６２５に対しＣＭＰを使用して、金属はポリッシュされる。その後、第２の金属キャップ層６２６は、第１の（オプションの）ハードマスク層６２５および金属が埋め込まれた第１のパターン（またはビア）６１３の上に形成され、第２の誘電体層６３０は、第２の金属キャップ層６２６上に形成され、第２の（オプションの）ハードマスク層６３５は、第２の誘電体層６３０上に形成され、第２のＴＥＲＡコーティング６４１は、第２の（オプションの）ハードマスク層６３５上に形成され、および、光感応材料６４６の別の層は、第２のＴＥＲＡコーティング６４１上に形成される。各々の層は、図１Ａに記載された膜スタック１００と、ほぼ同じ方法で準備されることができる。膜スタック６００は、第２のハードマスク層６３５を含んでもよいし含まなくても良い。膜スタック６００がハードマスク層６３５を含むときに、ハードマスク層６３５は、ハードマスクまたはＣＭＰストップ層のうちの少なくとも一方を提供することができ、ＴＥＲＡコーティング６４１は、上部ハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供することができる。膜スタック６００がハードマスク層６３５を含まないときに、ＴＥＲＡコーティング６４０は、シングルハードマスクと、調整可能なＡＲＣ層と、ＣＭＰストップ層とのうちの少なくとも１つを提供する。
一旦感光材料６４６の追加の層が膜スタック６００上に形成されると、第２のパターン６９０は、マイクロリソグラフィを使用して形成される。第２のパターン６９０は、例えば、トレンチのパターンを含むことができる。図６Ｇに示すように、一旦第２のパターン６９０が感光材料６４６の層に形成されるならば、第２のパターン６９０は、例えば、ドライプラズマエッチングを使用して、第２のＴＥＲＡコーティング６４１、第２の（オプションの）ハードマスク層６３５、および第２の誘電体層６３０に転写される。図６Ｈにて図示したように、なんらかの残っている感光材料６４６でも、当業者にとって知られているプラズマまたは他の化学的技術を使用して取り除かれることができる。その後、第２の金属キャップ層６２６は、例えば、ビア構造６５０（金属で埋められる）およびトレンチ構造６５５（金属埋め込みのために準備される）の形成を完了して、それで、取り除かれることができる。各々の層のエッチングプロセスは、ステップを含むことができ、化学は、上記に記載されたのと同様である。
本発明の特定の典型的な実施形態だけが上で詳述されており、当業者は、多くの変更態様が本発明の新規進歩の事項から逸脱することなく例示的実施態様で可能であると容易に理解する。したがって、全てのこのような変更態様は、本発明の範囲内に包含されることを目的とするものである。
本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。 本発明の別の実施形態に係る配線構造を形成する方法の簡略化された概略表現を示す図である。

Claims (32)

  1. 半導体基板と、
    前記半導体基板上に形成され、ハードマスク層および前記ハードマスク層上に構造式Ｒ：Ｃ：Ｈ：Ｘを有して形成された少なくとも1つの調整可能なエッチング耐性反射防止コーティング（ＴＥＲＡ膜）を備えた多層ハードマスクを内部に含む膜スタックとを具備し、
    前記Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、
    前記Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択されており、
    前記ＴＥＲＡ膜は、膜厚方向に沿って傾斜付けされる屈折率および減衰係数を有しており、
    前記膜スタック内に形成される金属配線のためのダマシン構造を更に具備する半導体デバイス。
  2. 前記調整可能な反射防止コーティングは、前記膜スタックの前記金属配線の形成の間のリソグラフィ構造の一部である請求項１のデバイス。
  3. 前記調整可能な反射防止コーティングは、前記ダマシン構造のためのケミカルメカニカルポリシング（ＣＭＰ）のストップ層である請求項１のデバイス。
  4. 前記調整可能な反射防止コーティングは、シングルハードマスクと、複数の層のハードマスクの上部層と、反射防止コーティングとのうちの少なくとも１つを含んでいる請求項１のデバイス。
  5. 前記調整可能な反射防止コーティングは、前記膜スタックの光学的性質に実質的に整合する光学的性質を有するように構成されている請求項１のデバイス。
  6. 前記光学的性質は、屈折率と、減衰係数とのうちの少なくとも一方である請求項５のデバイス。
  7. 前記屈折率は、１．４から２．６までの範囲の値である請求項６のデバイス。
  8. 前記減衰係数は、０．０１から０．７８までの範囲の値である請求項６のデバイス。
  9. 前記屈折率と、前記減衰係数とのうちの少なくとも一方は、前記調整可能な反射防止コーティングの厚さ方向に沿って傾斜付けされている請求項６のデバイス。
  10. 前記屈折率は、１．２から２．６までの範囲の値である請求項６のデバイス。
  11. 前記調整可能な反射防止コーティングは、化学気相成長（ＣＶＤ）コーティングと、プラズマ増強ＣＶＤコーティングとのうちの少なくとも一方である請求項１のデバイス。
  12. 前記調整可能な反射防止コーティングは、前記シングルダマシン構造の限界寸法の制御と、前記ダマシン構造の限界寸法の変化の制御とのうちの少なくとも一方を提供するように構成されている請求項１のデバイス。
  13. 前記ダマシン構造は、シングルダマシン構造である請求項１の半導体デバイス。
  14. 前記ダマシン構造は、デュアルダマシン構造である請求項１の半導体デバイス。
  15. 前記膜スタックは、ｌｏｗ―ｋ誘電体層を更に含んでいる請求項１の半導体デバイス。
  16. 基板上に誘電体材料層を形成することと、
    この誘電体材料層上に多層ハードマスクを形成するようにハードマスク層および前記ハードマスク層上に構造式Ｒ：Ｃ：Ｈ：Ｘを有して形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）材料の少なくとも1つの層を形成することと、
    配線構造と、ハードマスクと、反射防止コーティングと、ケミカルメカニカルポリシング（ＣＭＰ）のストップ層との形成のためのリソグラフィ構造のうちの少なくとも１つに前記ＴＥＲＡ材料の層を使用することにより金属配線のためのデュアルダマシン構造を形成することとを具備し、
    前記Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、
    前記Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択されており、
    前記ＴＥＲＡ材料の層は、膜厚方向に沿って傾斜付けされる屈折率および減衰係数を有している、集積回路構造を形成するためのプロセス。
  17. 前記ＴＥＲＡ材料の層の上に、前記ＴＥＲＡ材料の層の光学的性質と実質的に同じ光学的性質を有する感光材料の層を形成することと、
    放射線のパターンに前記感光材料の層を露光させることとを更に具備し、
    前記ＴＥＲＡ材料の層を前記形成することは、前記放射線のパターンと実質的に同様の前記感光材料の層にパターンを作成するのを容易にする請求項１６のプロセス。
  18. 前記ＴＥＲＡ材料の層を前記形成することは、デバイス構造に対する金属配線の形成のためのリソグラフィ構造の一部を提供することを有している請求項１７のプロセス。
  19. 前記ＴＥＲＡ材料の層を前記形成することは、化学気相成長（ＣＶＤ）と、プラズマ増強ＣＶＤとのうちの少なくとも一方を使用して前記ＴＥＲＡ材料の層を堆積させることを有している請求項１７のプロセス。
  20. ダマシン構造を前記形成することは、シングルダマシン構造で調整可能な反射防止コーティングを集積化することを有している請求項１６のプロセス。
  21. ダマシン構造を前記形成することは、デュアルダマシン構造で調整可能な反射防止コーティングを集積化することを有している請求項１６のプロセス。
  22. ダマシン構造を前記形成することは、ビアファースト方法と、全ビアファースト方法と、ストップ層の無い全ビア方法と、トレンチファースト方法と、埋込みビアマスク方法とのうちの少なくとも１つを有する方法を使用して形成されたデュアルダマシン構造で調整可能な反射防止コーティングを集積化することを有している請求項２１のプロセス。
  23. 金属ラインと、
    基板上に形成された金属キャップ層と、
    前記金属キャップ層上に形成された第１の誘電体層と、
    前記第１の誘電体層上に形成された第２の誘電体層と、
    前記誘電体層上に形成されたハードマスク層および前記ハードマスク層上に形成され、構造式Ｒ：Ｃ：Ｈ：Ｘを有して形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングを含む多層ハードマスクと、
    前記ＴＥＲＡコーティング上に形成された光感応材料の第１の層と、を有する、前記基板を含む膜スタックを準備することと；
    前記感光材料の第１の層に第１のパターンを形成することと；
    前記第１のパターンを前記ＴＥＲＡコーティングに転写することと；
    感光材料の第２の層を前記ＴＥＲＡコーティング上に形成することと；
    前記感光材料の第２の層に第２のパターンを形成することと；
    前記第２のパターンを前記ＴＥＲＡコーティングに転写すること；
    前記第１のパターンを前記ハードマスク層に転写することと；
    前記第１のパターンを前記第２の誘電体層に転写すること；
    前記第２のパターンを前記ハードマスク層に転写すること；
    前記第２のパターンを前記第２の誘電体層に転写すること；
    前記第１のパターンを前記第１の誘電体層に転写すること；
    前記第１のパターンを前記金属キャップ層に転写することを具備し、
    前記Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、
    前記Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択されており、
    前記ＴＥＲＡ膜は、膜厚方向に沿って傾斜付けされる屈折率および減衰係数を有している、配線構造を形成する方法。
  24. 前記感光材料の第１の層を取り除くことを更に具備する請求項２３の方法。
  25. 前記感光材料の第２の層を取り除くことを更に具備する請求項２３の方法。
  26. 前記エッチストップ層上に形成される前記第２の誘電体層の前に、前記第１の誘電体層上に形成されるエッチストップ層を有する前記膜スタックを準備することと；
    前記第１のパターンを前記エッチストップ層に転写することとを更に具備する請求項２３の方法。
  27. 前記ＴＥＲＡコーティング上に下部の反射防止コーティング（ＢＡＲＣ）層を形成することと；
    前記ＢＡＲＣ層を取り除くこととを更に具備する請求項２３の方法。
  28. 金属ラインと、
    基板上に形成された金属キャップ層と、
    前記金属キャップ層上に形成された第１の誘電体層と、
    前記第１の誘電体層上に形成された第２の誘電体層と、
    前記誘電体層上に形成されたハードマスク層、前記ハードマスク層上に形成された第１の調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングおよび前記第１のＴＥＲＡコーティング上に形成された第２のＴＥＲＡコーティングを含む多層ハードマスクと、
    前記ＴＥＲＡコーティング上に形成された光感応材料の第１の層と、を有する、前記基板を含む膜スタックを準備することと；
    前記感光材料の第１の層に第１のパターンを形成することと；
    前記第１のパターンを前記第２のＴＥＲＡコーティングに転写することと；
    感光材料の第２の層を前記ＴＥＲＡコーティング上に形成することと；
    前記感光材料の第２の層に第２のパターンを形成することと；
    前記第２のパターンを前記第１のＴＥＲＡコーティングに転写することと；
    前記第２のパターンを前記ハードマスク層に転写することと；
    前記第２のパターンを前記第２の誘電体層に転写することと；
    前記第２のパターンを前記第１の誘電体層に転写することと；
    前記第１のパターンを前記第１のＴＥＲＡコーティングに転写することと；
    前記第１のパターンを前記ハードマスク層に転写することと；
    前記第１のパターンを前記第２の誘電体層に転写することと；
    前記第２のパターンを前記金属キャップ層に転写することとを具備し、
    前記ＴＥＲＡコーティングは、構造式Ｒ：Ｃ：Ｈ：Ｘを有しており、
    前記Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、
    前記Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択されており、
    前記ＴＥＲＡコーティングは、膜厚方向に沿って傾斜付けされる屈折率および減衰係数を有している、配線構造を形成する方法。
  29. 前記第２のＴＥＲＡコーティングに前記第１のパターンを前記転写した後に、前記光感応材料の第１の層を取り除くことを更に具備する請求項２８の方法。
  30. 前記第２の誘電体層に前記第２のパターンを前記転写した後に、前記光感応材料の第２の層を取り除くことを更に具備する請求項２８または２９の方法。
  31. 前記エッチストップ層上に形成される前記第２の誘電体層の前に、前記第１の誘電体層上に形成されるエッチストップ層を有する前記膜スタックを準備することと；
    前記第２のパターンを前記エッチストップ層に転写することとを更に具備する請求項２８，２９または３０の方法。
  32. 金属ラインと、
    基板上に形成された金属キャップ層と、
    前記金属キャップ層上に形成された第１の誘電体層と、
    前記第１の誘電体層上に形成されたハードマスクおよび前記ハードマスク層上に形成された調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングを含む第１の多層ハードマスクと、
    前記ＴＥＲＡコーティング上に形成された光感応材料の第１の層と、を有する、前記基板を含む膜スタックを準備することと；
    前記感光材料の第１の層に第１のパターンを形成することと；
    前記第１のパターンを前記ＴＥＲＡコーティングに転写することと；
    前記第１のパターンを前記ハードマスク層に転写することと；
    前記第１のパターンを前記第１の誘電体層に転写することと；
    前記第１のパターンを前記金属キャップ層に転写することと；
    前記ＴＥＲＡコーティングを取り除くことと；
    前記第１の誘電体層および前記金属キャップ層の前記第１のパターンを金属で埋めることと；
    第２の金属キャップ層を前記膜スタック上に形成することと；
    第２の誘電体層を前記第２の金属キャップ層上に形成することと；
    第２の多層ハードマスクを形成するように第２のハードマスク層を前記第２の誘電体層上に形成し、第２のＴＥＲＡコーティングを前記第２のハードマスク層上に形成することと；
    感光材料の第２の層を前記第２のＴＥＲＡコーティング上に形成することと；
    前記感光材料の第２の層に第２のパターンを形成することと；
    前記第２のパターンを前記第２のＴＥＲＡコーティングに転写することと；
    前記第２のパターンを前記第２のハードマスク層に転写することと；
    前記第２のパターンを前記第２の誘電体層に転写することと；
    前記第２のパターンを前記第２の金属キャップ層に転写することとを具備し、
    前記ＴＥＲＡコーティングは、構造式Ｒ：Ｃ：Ｈ：Ｘを有しており、
    前記Ｒは、Ｓｉ、Ｇｅ、Ｂ、Ｓｎ、Ｆｅ、Ｔｉ、およびそれらの組合せからなる群から選択され、
    前記Ｘは、存在しないかまたはＯ、Ｎ、Ｓ、およびＦの１つ以上からなる群から選択されており、
    前記ＴＥＲＡコーティングは、膜厚方向に沿って傾斜付けされる屈折率および減衰係数を有している、配線構造を形成する方法。
JP2006539479A 2003-11-14 2004-10-12 調整可能な反射防止コーティングを含む構造およびその形成方法。 Expired - Fee Related JP5269317B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/706,968 2003-11-14
US10/706,968 US7199046B2 (en) 2003-11-14 2003-11-14 Structure comprising tunable anti-reflective coating and method of forming thereof
PCT/US2004/030915 WO2005053011A1 (en) 2003-11-14 2004-10-12 Structure comprising tunable anti-reflective coating and method of forming thereof

Publications (2)

Publication Number Publication Date
JP2007511906A JP2007511906A (ja) 2007-05-10
JP5269317B2 true JP5269317B2 (ja) 2013-08-21

Family

ID=34573418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006539479A Expired - Fee Related JP5269317B2 (ja) 2003-11-14 2004-10-12 調整可能な反射防止コーティングを含む構造およびその形成方法。

Country Status (5)

Country Link
US (2) US7199046B2 (ja)
JP (1) JP5269317B2 (ja)
KR (1) KR101044984B1 (ja)
TW (1) TWI307544B (ja)
WO (1) WO2005053011A1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
KR100743745B1 (ko) * 2004-01-13 2007-07-27 동경 엘렉트론 주식회사 반도체장치의 제조방법 및 성막시스템
US7497959B2 (en) * 2004-05-11 2009-03-03 International Business Machines Corporation Methods and structures for protecting one area while processing another area on a chip
US7504727B2 (en) * 2004-05-14 2009-03-17 International Business Machines Corporation Semiconductor interconnect structure utilizing a porous dielectric material as an etch stop layer between adjacent non-porous dielectric materials
US20060049139A1 (en) * 2004-08-26 2006-03-09 Tokyo Electron Limited Method and system for etching a gate stack
US7067435B2 (en) * 2004-09-29 2006-06-27 Texas Instruments Incorporated Method for etch-stop layer etching during damascene dielectric etching with low polymerization
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
US7371684B2 (en) * 2005-05-16 2008-05-13 International Business Machines Corporation Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
US7682516B2 (en) * 2005-10-05 2010-03-23 Lam Research Corporation Vertical profile fixing
US7514347B2 (en) * 2005-10-13 2009-04-07 United Microelectronics Corp. Interconnect structure and fabricating method thereof
US7485573B2 (en) * 2006-02-17 2009-02-03 International Business Machines Corporation Process of making a semiconductor device using multiple antireflective materials
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
US20070218681A1 (en) * 2006-03-16 2007-09-20 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
KR100781422B1 (ko) * 2006-05-24 2007-12-03 동부일렉트로닉스 주식회사 듀얼 다마신 패턴 형성 방법
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
US8618663B2 (en) * 2007-09-20 2013-12-31 International Business Machines Corporation Patternable dielectric film structure with improved lithography and method of fabricating same
DE102007052048A1 (de) * 2007-10-31 2009-05-14 Advanced Micro Devices, Inc., Sunnyvale Doppelintegrationsschema für Metallschicht mit geringem Widerstand
KR100907890B1 (ko) * 2007-12-03 2009-07-15 주식회사 동부하이텍 반도체 소자의 제조 방법
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
EP2306498A1 (en) * 2008-06-17 2011-04-06 Ulvac, Inc. Method for manufacturing multistep substrate
US8597531B2 (en) 2009-04-02 2013-12-03 Infineon Technologies Ag Method for manufacturing a device on a substrate
US20110151222A1 (en) * 2009-12-22 2011-06-23 Agc Flat Glass North America, Inc. Anti-reflective coatings and methods of making the same
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US8298954B1 (en) * 2011-05-06 2012-10-30 International Business Machines Corporation Sidewall image transfer process employing a cap material layer for a metal nitride layer
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6132525B2 (ja) 2012-11-30 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2014134124A1 (en) * 2013-03-01 2014-09-04 Kleptsyn Vladimir Anti-reflective coating
US8809185B1 (en) * 2013-07-29 2014-08-19 Tokyo Electron Limited Dry etching method for metallization pattern profiling
CN108122822B (zh) * 2016-11-29 2021-04-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
JP6945385B2 (ja) * 2017-08-14 2021-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN110718506A (zh) * 2019-09-30 2020-01-21 上海华力集成电路制造有限公司 一种制作14nm节点后段制程32nm线宽金属的方法
CN113161284A (zh) * 2020-01-07 2021-07-23 台湾积体电路制造股份有限公司 用于制造互连结构的方法
WO2021173421A1 (en) * 2020-02-25 2021-09-02 Tokyo Electron Limited Dielectric etch stop layer for reactive ion etch (rie) lag reduction and chamfer corner protection

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117619A (en) * 1998-01-05 2000-09-12 Micron Technology, Inc. Low temperature anti-reflective coating for IC lithography
TW392324B (en) * 1998-01-23 2000-06-01 United Microelectronics Corp Dual damascene process
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
JP2001068455A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 半導体装置の製造方法
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
US20010051420A1 (en) * 2000-01-19 2001-12-13 Besser Paul R. Dielectric formation to seal porosity of low dielectic constant (low k) materials after etch
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
US6441491B1 (en) * 2000-10-25 2002-08-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device containing the same
US6500773B1 (en) * 2000-11-27 2002-12-31 Applied Materials, Inc. Method of depositing organosilicate layers
KR100837100B1 (ko) * 2001-01-03 2008-06-13 다우 코닝 코포레이션 금속 이온 확산 차단층을 포함하는 집적회로 및 금속 이온 이동 억제방법
US6309955B1 (en) * 2001-02-16 2001-10-30 Advanced Micro Devices, Inc. Method for using a CVD organic barc as a hard mask during via etch
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
US6486059B2 (en) * 2001-04-19 2002-11-26 Silicon Intergrated Systems Corp. Dual damascene process using an oxide liner for a dielectric barrier layer
US6777171B2 (en) * 2001-04-20 2004-08-17 Applied Materials, Inc. Fluorine-containing layers for damascene structures
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
JP4085648B2 (ja) * 2002-02-22 2008-05-14 ソニー株式会社 半導体装置の製造方法
US7105460B2 (en) * 2002-07-11 2006-09-12 Applied Materials Nitrogen-free dielectric anti-reflective coating and hardmask
US6903023B2 (en) * 2002-09-16 2005-06-07 International Business Machines Corporation In-situ plasma etch for TERA hard mask materials
US6803313B2 (en) * 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
US6853043B2 (en) * 2002-11-04 2005-02-08 Applied Materials, Inc. Nitrogen-free antireflective coating for use with photolithographic patterning
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6869542B2 (en) * 2003-03-12 2005-03-22 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials
US20050062164A1 (en) * 2003-09-23 2005-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving time dependent dielectric breakdown lifetimes
US7553769B2 (en) * 2003-10-10 2009-06-30 Tokyo Electron Limited Method for treating a dielectric film
US7611758B2 (en) * 2003-11-06 2009-11-03 Tokyo Electron Limited Method of improving post-develop photoresist profile on a deposited dielectric film

Also Published As

Publication number Publication date
KR20070005912A (ko) 2007-01-10
US7199046B2 (en) 2007-04-03
US20050104150A1 (en) 2005-05-19
JP2007511906A (ja) 2007-05-10
WO2005053011A1 (en) 2005-06-09
TWI307544B (en) 2009-03-11
TW200527164A (en) 2005-08-16
US20050230677A1 (en) 2005-10-20
KR101044984B1 (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
JP5269317B2 (ja) 調整可能な反射防止コーティングを含む構造およびその形成方法。
US7115993B2 (en) Structure comprising amorphous carbon film and method of forming thereof
US7795148B2 (en) Method for removing damaged dielectric material
TWI488239B (zh) 互連線結構中之絕緣介電質的覆蓋層之移除方法
US20090311634A1 (en) Method of double patterning using sacrificial structure
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
JP5186086B2 (ja) デュアル・ダマシン・パターニング・アプローチ
US7432191B1 (en) Method of forming a dual damascene structure utilizing a developable anti-reflective coating
US7723237B2 (en) Method for selective removal of damaged multi-stack bilayer films
US20070283883A1 (en) System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
US20040087164A1 (en) Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US6306769B1 (en) Use of dual patterning masks for printing holes of small dimensions
US7767386B2 (en) Method of patterning an organic planarization layer
US7862985B2 (en) Method for double patterning a developable anti-reflective coating
US20080073321A1 (en) Method of patterning an anti-reflective coating by partial etching
US7883835B2 (en) Method for double patterning a thin film
US7932017B2 (en) Method of double patterning a thin film using a developable anti-reflective coating and a developable organic planarization layer
US7811747B2 (en) Method of patterning an anti-reflective coating by partial developing
US7858293B2 (en) Method for double imaging a developable anti-reflective coating
TWI231528B (en) Method of preventing photoresist residues

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120529

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees