KR100781422B1 - 듀얼 다마신 패턴 형성 방법 - Google Patents

듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100781422B1
KR100781422B1 KR1020060046606A KR20060046606A KR100781422B1 KR 100781422 B1 KR100781422 B1 KR 100781422B1 KR 1020060046606 A KR1020060046606 A KR 1020060046606A KR 20060046606 A KR20060046606 A KR 20060046606A KR 100781422 B1 KR100781422 B1 KR 100781422B1
Authority
KR
South Korea
Prior art keywords
via hole
trench
pattern
insulating film
mask
Prior art date
Application number
KR1020060046606A
Other languages
English (en)
Other versions
KR20070112977A (ko
Inventor
황상일
임현주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060046606A priority Critical patent/KR100781422B1/ko
Priority to US11/752,625 priority patent/US7662711B2/en
Publication of KR20070112977A publication Critical patent/KR20070112977A/ko
Application granted granted Critical
Publication of KR100781422B1 publication Critical patent/KR100781422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명에 따른 듀얼 다마신 패턴을 형성 방법은, 하부 배선이 형성된 반도체 기판의 구조물에 식각 정지막, 제 1 절연막 및 제 2 절연막을 순차적으로 형성하는 단계와, 제 2 절연막의 상부에 비아홀 영역을 정의하는 비아홀용 마스크막 패턴을 형성하는 단계와, 비아홀용 마스크막 패턴을 식각 마스크로 하여 제 2 절연막을 제거함과 더불어 제 1 절연막의 일부를 제거한 후 비아홀용 마스크막 패턴을 제거하는 단계와, 제 2 절연막의 상부에 트렌치 영역을 정의하는 트렌치용 마스크막 패턴을 형성하는 단계와, 트렌치용 마스크막 패턴을 식각 마스크로 하여 제 1, 2 절연막 상에 트렌치를 형성함과 더불어 비아홀 영역에 잔존하는 제 1 절연막을 식각 정지막이 드러나도록 제거하여 비아홀을 형성하는 단계와, 트렌치용 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이와 같이, 본 발명은 비아홀용 마스크막 패턴을 이용하여 비아홀 영역에 대응되는 절연막 식각 시 일부만을 식각함으로서, 이후 노볼릭 물질을 갭필하는 공정과 리세스 공정을 생략할 수 있어 공정을 단순화시킬 수 있는 잇점이 있다.
듀얼 다마신, 리세스, 반도체

Description

듀얼 다마신 패턴 형성 방법{METHOD FOR FABRICATING A DUAL DAMASCENE PATTERN}
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 듀얼 다마신 배선 형성 방법을 설명하기 위한 공정 순서도이며,
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 듀얼 다마신 패턴 형성을 통한 금속 배선 제조 과정을 도시한 공정 순서도이다.
＜도면의 주요부분에 대한 부호의 설명＞
200 : 하부 절연막 210 : 제 1 금속 배선막
220 : 식각 정지막 230a, 230b : 제 1, 2 절연막
240 : 비아홀용 마스크막 패턴 250 : 트렌치용 마스크막 패턴
260 : 트렌치 270 : 비아홀
280 : 제 2 금속 배선막
본 발명은 듀얼 다마신 패턴 형성 방법에 관한 것으로서, 특히 금속 배선의 듀얼 다마신(dual damascene) 공정을 단순화시킬 수 있는 듀얼 다마신 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다. 금속 배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 고집적화된 반도체 소자에는 보다 전기적 특성이 우수한 금속 물질의 사용이 요구되고 있다. 이에 따라 비저항이 낮으면서 일렉트로마이그레이션(electromigration) 및 스트레스마이그레이션(stressmigration) 등의 신뢰성이 우수한 금속 물질로서, 구리가 주목받고 있다. 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄; 660℃, 텅스텐; 3400℃), 비저항은 1.7
Figure 112006036407741-pat00001
㎝로서(알루미늄;2.7
Figure 112006036407741-pat00002
㎝, 텅스텐; 5.6
Figure 112006036407741-pat00003
㎝) 매우 낮기 때문이다. 구리와 비슷한 금속 배선 재료로 순수 구리에 비하여 비저항이 크게 높지 않으면서 신뢰성과 내식성이 우수한 구리 합금이 있다.
하지만, 구리는 휘발성이 강한 화합물의 형성이 어려워 건식 식각 공정으로 패터닝하기 어렵기 때문에 다마신(damascene) 공정으로 제조하고 있다. 다마신 공정이란, 먼저 층간 절연막을 증착하고 포토리소그래피 공정을 통해 층간 절연막을 식각하여 배선 영역인 트렌치를 형성하고 트렌치에 구리를 갭필하고 이를 화학적기계적연마(CMP) 공정으로 평탄화하는 것이다. 현재 다층 배선 구조를 위하여 비아(via)와 금속 배선을 동시에 형성하는 듀얼 다마신도 널리 사용되고 있다.
도 1a 내지 도 1g는 종래 기술에 의한 반도체 소자의 듀얼 다마신 배선 형성 방법을 설명하기 위한 공정 순서도이다.
도 1a에 도시된 바와 같이, 먼저 하부 절연막(100) 내에 배치되는 제 1 금속 배선막(110) 상부 위에 식각 정지막(120)으로서 실리콘 탄화막(SiC)을 형성한 후 제 1 절연막(130a) 및 제 2 절연막(130b)을 순차적으로 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 소정의 마스크막 패턴, 예들 들면 포토레지스트 패턴(미도시)을 이용하여 식각 공정으로 제 1, 2 절연막(130a, 130b)을 관통하여 식각 정지막(120)을 노출시키는 비아홀(140)을 형성한다. 비아홀(140) 형성 후에 스트리핑 공정을 통해 마스크막 패턴을 제거한다.
도 1c에 도시된 바와 같이, 비아홀(140) 내부에 이후 공정에서 트렌치 형성 시 비아홀(140)을 보호하기 위한 희생막(150)을 채우고, 희생막(150) 상부 일부를 제거하는 리세스(recess) 공정을 수행한다. 여기서, 희생막(150)은 노볼락(Novolac) 갭필 물질을 이용하며, 비아홀(140) 표면으로부터 일정 깊이까지 노볼락 갭필 물질을 리세스시킨다.
도 1d에 도시된 바와 같이, 제 2 절연막(130b) 상부에 트렌치 형성용 마스크막 패턴(160)을 형성하고, 트렌치 형성용 마스크막 패턴(160)을 식각 마스크로 한 식각 공정으로 트렌치(170)를 형성한다.
이후, 도 1e에 도시된 바와 같이, 트렌치 형성용 마스크막 패턴(160)을 에슁 공정으로 제거하는데, 이때 비아홀(140) 내에 잔존하는 희생막(150)도 함께 제거한다.
그런 다음, 도 1f 및 도 1g에 도시된 바와 같이, 비아홀(140)을 통해 노출되 는 식각 정지막(120)을 제거한 후 비아홀(140) 및 트렌치(170) 내부를 구리로 갭필함으로서, 제 1 금속 배선막(110)에 컨택되는 제 2 금속 배선막(180)을 형성한다. 여기서, 구리를 비아홀(140) 및 트렌치에 갭필하기 전, 장벽 금속막(barrier metal), 예를 들어, 탄탈륨/탄탈륨 질화막(Ta/TaN)을 얇게 추가 증착할 수 있다.
그리고 나서, 통상의 평탄화 공정, 즉 금속간 절연막(130)이 드러날 때까지 구리( 및 장벽 금속막)를 화학적기계적연마(CMP) 공정으로 평탄화하여 금속간 절연막(130) 위의 구리(및 장벽 금속막)를 제거함으로써 제 1 금속 배선막(110)과 수직으로 연결되는 제 2 금속 배선막(180)을 형성한다.
그러나, 종래 기술에 의한 듀얼 다마신을 이용한 금속 배선 제조 공정은 비아홀을 형성하고 비아홀에 갭필 물질을 채운 후에 갭필 물질을 일정 높이까지 리세스시키는 공정을 수행하여 금속 배선을 위한 트렌치 식각시 비아홀을 보호하지만, 비아홀에 갭필된 갭필 물질을 리세스하고 이후 제거해야하는 공정을 수행해야 하기 때문에 반도체 제조 공정이 복잡해지는 문제점이 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비아홀 형성을 위한 식각 공정 시 층간 절연막의 일부만을 식각한 후 트렌치 형성을 위한 식각 공정 시 트렌치 형성과 더불어 비아홀 영역에 잔존하는 층간 절연막을 식각함으로서, 반도체 제조 공정을 간소화할 수 있는 듀얼 다마신 패턴 형성 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 듀얼 다마신 패턴을 형성 방법은, 하부 배선이 형성된 반도체 기판의 구조물에 식각 정지막, 제 1 절연막 및 제 2 절연막을 순차적으로 형성하는 단계와, 상기 제 2 절연막의 상부에 비아홀 영역을 정의하는 비아홀용 마스크막 패턴을 형성하는 단계와, 상기 비아홀용 마스크막 패턴을 식각 마스크로 하여 상기 제 2 절연막을 제거함과 더불어 상기 제 1 절연막의 일부를 제거한 후 상기 비아홀용 마스크막 패턴을 제거하는 단계와, 상기 제 2 절연막의 상부에 트렌치 영역을 정의하는 트렌치용 마스크막 패턴을 형성하는 단계와, 상기 트렌치용 마스크막 패턴을 식각 마스크로 하여 상기 제 1, 2 절연막 상에 트렌치를 형성함과 더불어 상기 비아홀 영역에 잔존하는 상기 제 1 절연막을 상기 식각 정지막이 드러나도록 제거하여 비아홀을 형성하는 단계와, 상기 트렌치용 마스크막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 비아홀용 마스크막 패턴을 이용하여 비아홀 영역 내 절연막의 일부를 식각하는 공정은, 상기 비아홀용 마스크막 패턴을 식각 마스크로 하여 상기 트렌치의 깊이만큼 상기 제 1 절연막이 남도록 상기 제 1, 2 절연막을 제거하는 것이 바람직하다.
또한, 본 발명에서 상기 제 1 절연막은, BD 또는 3.0 이하의 유전율을 갖는 절연막을 이용하여 형성되는 것이 바람직하다.
본 발명에서 상기 제 2 절연막은, TEOS막 또는 3.0 이하의 유전율을 갖는 절연막을 이용하여 형성되는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하 기로 한다. 그러나, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시 예들로 인해 한정되어지는 것으로 해석되어서는 안된다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 듀얼 다마신 패턴 형성을 통한 금속 배선 제조 과정을 도시한 공정 순서도이다.
도 2a에 도시된 바와 같이, 먼저 하부 절연막(200) 내에 배치되는 제 1 금속 배선막(210) 상부에 식각 정지막(220)으로서 실리콘 탄화막(SiC)을 형성한 후 그 상부에 층간 절연막으로서 제 1 절연막(230a) 및 제 2 절연막(230b)을 순차 형성한다. 여기서 제 1 절연막(230a)으로는, 예컨대 저유전율을 갖는 BD(Black Diamond) 또는 유전율이 3.0 이하의 물질을 이용할 수 있으며, 제 2 절연막(230b)으로는 제 1 절연막(230a)과 마찬가지로, 예컨대 저유전율을 갖는 TEOS(tetra ethyl orthosillcate)막 또는 3.0 이하의 유전율을 갖는 물질을 이용할 수 있다.
제 1 절연막(230a) 형성에 이용되는 BD는 Si 산화막을 베이스로 탄소(C)를 드롭한 막으로서, 유전율이 약 2.7 정도이며, 유기 폴리머에 비해서 강도가 강하다는 것이 특징이다. 이러한 특징으로 인하여 평탄화를 위한 연마(CMP) 공정 시 BD는 연마 공정에 의해 거의 영향을 받지 않을 뿐만 아니라 연마 공정 후에도 유전율에 큰 변화가 없다
제 1 금속 배선막(210)의 형성 과정에 대해 설명하면, 먼저 반도체 기판의 하부 구조물에 화학적기상증착(CVD)등의 공정으로 하부 절연막(200)을 증착하고 이를 건식 또는 습식 식각하여 하부 배선 영역을 정의하는 트렌치를 형성한다. 전기 도금 또는 물리적기상증착(PVD)공정 등으로 트렌치에 구리(Cu) 등을 갭필하고 이를 화학적기계적연마(CMP) 공정등을 통해 평탄화하여 제 1 금속 배선막(210)을 형성한다.
그런 다음, 도 2b 및 도 2c에 도시된 바와 같이, 건식 식각 공정(예를 들면, 반응성 이온 식각(RIE : Reactive Ion Etching))을 진행하여 비아홀 영역을 정의하기 위한 비아홀용 마스크막 패턴(240)에 의해 드러난 제 2 절연막(230b)을 식각함과 더불어 제 1 절연막(230a)의 일부를 제거한 후 에슁 공정을 통해 비아홀용 마스크막 패턴(240)을 제거한다. 즉, 비아홀용 마스크막 패턴(240)을 이용한 식각 공정 시 절연막들을 모두 제거하지 않고 일부 남김으로서, 이후 노볼락 물질의 갭필과 리세스 공정을 생략할 수 있다. 이때, 비아홀용 마스크막 패턴(240)은 비아홀 영역의 절연막의 일부만을 식각하기 위한 것으로 종래 기술에 비해 얇은 두께로 형성된다.
도 2d에 도시된 바와 같이, 비아홀 영역 내에 절연막 일부를 남긴 상태에서 제2 절연막(230b)의 상부에 트렌치용 마스크막 패턴(250)을 형성한다.
도 2e에 도시된 바와 같이, 건식 식각 공정(예를 들면, 반응성 이온 식각(RIE : Reactive Ion Etching))을 진행하여 트렌치용 마스크막 패턴(250)에 의해 오픈된 제 2 절연막(230b) 및 제 1 절연막(230a)의 일부를 식각하여 트렌치(260)를 형성함과 더불어 비아홀 영역에 잔존하는 제 1 절연막(230a)을 식각함으로서 비아홀(270)을 형성한다.
그런 다음, 도 2f에 도시된 바와 같이, 에슁 공정을 실시하여 트렌치용 마스 크막 패턴(250)을 제거한다.
이후, 도 2g에 도시된 바와 같이, 비아홀(270)을 통해 노출되는 식각 정지막(220)을 제거한 후 비아홀(270) 및 트렌치(260) 내부를 구리로 갭필함으로서, 제 1 금속 배선막(210)에 컨택되는 제 2 금속 배선막(280)을 형성한다. 여기서, 구리는 무전해 또는 전기 도금법을 사용하여 형성되며, 비아홀(270) 및 트렌치(260)에 구리를 갭필하기 전, 장벽 금속막(barrier metal), 예를 들어, 탄탈륨/탄탈륨 질화막(Ta/TaN)을 얇게 추가 증착할 수 있다.
그리고나서, 통상의 평탄화 공정, 즉 제 2 절연막(230b)이 드러날 때까지 구리(및 장벽 금속막)를 화학적기계적연마(CMP) 공정으로 평탄화하여 제 2 절연막(130) 위의 구리(및 장벽 금속막)를 제거함으로써 제 1 금속 배선막(210)과 수직으로 연결되는 제 2 금속 배선막(280)을 형성한다.
본 발명에 따르면, 비아홀용 마스크막 패턴을 이용하여 비아홀 영역에 대응되는 절연막 식각 시 일부만을 식각함으로서, 이후 노볼릭 물질을 갭필하는 공정과 리세스 공정을 생략할 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 비아홀용 마스크막 패턴을 이용하여 비아 홀 영역에 대응되는 절연막 식각 시 일부만을 식각함으로서, 이후 노볼릭 물질을 갭필하는 공정과 리세스 공정을 생략할 수 있어 공정을 단순화시킬 수 있는 잇점이 있다.
또한, 본 발명은 비아홀 영역의 절연막 식각 시 비아홀 영역의 절연막 일부만을 식각하기 때문에 종래에 비해 얇은 두께를 갖는 비아홀용 마스크막 패턴을 이용할 수 있는 잇점이 있다.

Claims (5)

  1. 듀얼 다마신 패턴을 형성하는 방법으로서,
    a) 하부 배선이 형성된 반도체 기판의 구조물에 식각 정지막 및 층간 절연막을 순차적으로 형성하는 단계와,
    b) 상기 층간 절연막의 상부에 비아홀 영역을 정의하는 비아홀용 마스크막 패턴을 형성하는 단계와,
    c) 상기 비아홀용 마스크막 패턴을 식각 마스크로 하여 상기 층간 절연막의 일부를 제거한 후 상기 비아홀용 마스크막 패턴을 제거하는 단계와,
    d) 상기 층간 절연막의 상부에 트렌치 영역을 정의하는 트렌치용 마스크막 패턴을 형성하는 단계와,
    e) 상기 트렌치용 마스크막 패턴을 식각 마스크로 하여 상기 층간 절연막 상에 트렌치를 형성함과 더불어 상기 비아홀 영역에 대응되는 상기 층간 절연막을 상기 식각 정지막이 드러나도록 제거하여 비아홀을 형성하는 단계와,
    f) 상기 트렌치용 마스크막 패턴을 제거하는 단계
    를 포함하는 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 b) 단계는, 상기 비아홀용 마스크막 패턴을 식각 마스크로 하여 상기 트렌치의 깊이만큼 상기 층간 절연막이 남도록 상기 층간 절연막을 제거하는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 층간 절연막은, 제 1 절연막과 제 2 절연막으로 형성되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 제 1 절연막은, BD 또는 3.0 이하의 유전율을 갖는 절연막을 이용하여 형성되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
  5. 제 3 항에 있어서,
    상기 제 2 절연막은, TEOS막 또는 3.0 이하의 유전율을 갖는 절연막을 이용하여 형성되는 것을 특징으로 하는 듀얼 다마신 패턴 형성 방법.
KR1020060046606A 2006-05-24 2006-05-24 듀얼 다마신 패턴 형성 방법 KR100781422B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060046606A KR100781422B1 (ko) 2006-05-24 2006-05-24 듀얼 다마신 패턴 형성 방법
US11/752,625 US7662711B2 (en) 2006-05-24 2007-05-23 Method of forming dual damascene pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046606A KR100781422B1 (ko) 2006-05-24 2006-05-24 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20070112977A KR20070112977A (ko) 2007-11-28
KR100781422B1 true KR100781422B1 (ko) 2007-12-03

Family

ID=38748776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046606A KR100781422B1 (ko) 2006-05-24 2006-05-24 듀얼 다마신 패턴 형성 방법

Country Status (2)

Country Link
US (1) US7662711B2 (ko)
KR (1) KR100781422B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029260B2 (en) * 2011-06-16 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Gap filling method for dual damascene process
US9343400B2 (en) * 2013-03-13 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene gap filling process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057517A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
TW368741B (en) * 1998-02-26 1999-09-01 United Microelectronics Corp Manufacturing method for dual damascene
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6312874B1 (en) * 1998-11-06 2001-11-06 Advanced Micro Devices, Inc. Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials
US6153514A (en) * 1999-01-04 2000-11-28 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6265319B1 (en) * 1999-09-01 2001-07-24 Taiwan Semiconductor Manufacturing Company Dual damascene method employing spin-on polymer (SOP) etch stop layer
US6429119B1 (en) * 1999-09-27 2002-08-06 Taiwan Semiconductor Manufacturing Company Dual damascene process to reduce etch barrier thickness
US6319821B1 (en) * 2000-04-24 2001-11-20 Taiwan Semiconductor Manufacturing Company Dual damascene approach for small geometry dimension
US6372635B1 (en) * 2001-02-06 2002-04-16 Advanced Micro Devices, Inc. Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6309955B1 (en) * 2001-02-16 2001-10-30 Advanced Micro Devices, Inc. Method for using a CVD organic barc as a hard mask during via etch
US6995087B2 (en) * 2002-12-23 2006-02-07 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with simultaneous fabrication of dual damascene via and trench
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US7241682B2 (en) * 2004-02-27 2007-07-10 Taiwan Seminconductor Manufacturing Co., Ltd. Method of forming a dual damascene structure
US7129159B2 (en) * 2004-08-17 2006-10-31 International Business Machines Corporation Integrated dual damascene RIE process with organic patterning layer
KR100698089B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 커패시터를 갖는 반도체 소자 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057517A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
US7662711B2 (en) 2010-02-16
US20070273027A1 (en) 2007-11-29
KR20070112977A (ko) 2007-11-28

Similar Documents

Publication Publication Date Title
JP5089575B2 (ja) 相互接続構造体及びその製造方法
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
JP4162241B2 (ja) 犠牲無機ポリマ金属間誘電体を用いたダマシン配線およびビア・ライナ
US7550822B2 (en) Dual-damascene metal wiring patterns for integrated circuit devices
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
JP3870031B2 (ja) キャパシタ構造およびその製造方法
JP5528027B2 (ja) 配線構造の製造方法
US20100051578A1 (en) Method for fabricating an integrated circuit
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
KR20100122701A (ko) 반도체 소자의 제조방법
KR100881517B1 (ko) 반도체 소자의 구리배선 형성 방법
JP2006032864A (ja) 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
JP2006019480A (ja) 半導体装置の製造方法
JP4231055B2 (ja) 半導体装置及びその製造方法
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
TWI269403B (en) Sacrificial metal liner for copper
KR100781422B1 (ko) 듀얼 다마신 패턴 형성 방법
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006114724A (ja) 半導体装置及びその製造方法
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR100772252B1 (ko) 구리 배선의 제조 방법
US8772936B2 (en) Semiconductor device with a copper line and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161013

Year of fee payment: 10