JP4085648B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4085648B2 JP4085648B2 JP2002045603A JP2002045603A JP4085648B2 JP 4085648 B2 JP4085648 B2 JP 4085648B2 JP 2002045603 A JP2002045603 A JP 2002045603A JP 2002045603 A JP2002045603 A JP 2002045603A JP 4085648 B2 JP4085648 B2 JP 4085648B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist pattern
- etching
- connection hole
- stopper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特には埋め込み配線構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置の高集積化および高機能化に伴い、配線の微細化、配線ピッチの縮小化が進んでいる。配線幅の微細化、配線ピッチの縮小化は、配線および配線間スペースのアスペクト比を大きくする。この結果、レジストパターンをマスクに用いた配線のパターンエッチングが困難になり、配線形成のプロセスが複雑になると同時にプロセスの数の増大を招いている。
【0003】
そこで、層間絶縁膜に形成された溝パターンや、溝パターンの底面に形成された接続孔とを金属(Al、Cuなど)のメッキなどで埋め込み、CMPにより表面の金属を研磨する埋め込み配線形成技術(いわゆるダマシンプロセス、デュアルダマシンプロセス)が開発された。このような埋め込み配線技術においては、高アスペクト比の金属配線をエッチングで形成する必要がないため、大幅にプロセス数を減らすことが可能であり、配線アスペクト比が高くなるほど、また配線総数が増大するほど、トータルコストの削減に大きく寄与するようになる。
【0004】
【発明が解決しようとする課題】
ところで、配線構造の微細化が進展した半導体装置の低消費電力化および高速化を進展させるためには、層間絶縁膜の低誘電率化および配線の低抵抗化が必要になってくる。特にロジック系のデバイスでは、微細化による配線の抵抗上昇や配線間容量および配線層間容量の増加がデバイスのスピード劣化につながるため、層間絶縁膜の低誘電率化による配線間容量および配線層間容量の低減、および配線の低抵抗化は必須である。
【0005】
このうち、配線の低抵抗化に関しては、抵抗値の低いCu配線の形成によって実現することが可能である。これに対して、層間絶縁膜の低誘電率化に関しては、有機膜材料を用いることで、比誘電率3.0以下の膜(いわゆる低誘電率膜)を実現できる。
【0006】
ところが、有機膜材料を層間絶縁膜として用いた場合には次のような問題が生じる。すなわち、この層間絶縁膜に配線溝や接続孔を形成する際には、レジストパターンをマスクにしたパターンエッチングを行っているが、このパターンエッチングを行った後には、層間絶縁膜上からレジストパターンを除去する必要がある。しかし、レジストパターンは有機材料からなるものであるため、このレジストパターンを除去する工程においては、有機材料からなる層間絶縁膜も露出面部分から除去され、配線溝や接続孔の側壁形状が変形するという問題が生じている。これは、配線溝や接続孔の寸法精度を低下させるため、素子構造の微細化を妨げる要因になる。
【0007】
そこで本発明は、有機材料を用いた層間絶縁膜に対して精度良く配線溝や接続孔を形成することが可能で、これにより配線間容量を低く抑えつつも微細化が可能な半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
以上の目的を達成するための本発明は、絶縁膜の表面層に形成した配線溝および当該配線溝の底部に形成した接続孔との内部に、導電性材料を埋め込んでなる配線を設けた半導体装置の製造方法であり、次のように行うことを特徴としている。
【0009】
先ず、第1の製造方法は、基板上に、有機絶縁膜、第1絶縁膜、および無機ストッパ層をこの順に形成した後、第1のレジストパターンをマスクにしたエッチングによって、無機ストッパ層および第1絶縁膜に接続孔パターンを形成する。さらに第1のレジストパターン上から有機絶縁膜をエッチングすることで、有機絶縁膜に前記基板に達する接続孔を形成する。この際、無機ストッパ層上の第1のレジストパターンを完全に除去する。
【0010】
その後、接続孔内を埋め込む状態で前記無機ストッパ層上に第2絶縁膜を形成し、第2のレジストパターンをマスクにしたエッチングによって、接続孔内に当該第2絶縁膜を残した状態で無機ストッパ層上の第2絶縁膜部分をパターニングする。次に、第2絶縁膜から露出する無機ストッパ層部分をエッチング除去し、また第2のレジストパターンを除去し、次いで、無機ストッパ層をマスクにして第1絶縁膜および第2絶縁膜をエッチング除去することで、第1絶縁膜に配線溝を形成する。
【0011】
このような第1の方法では、第1絶縁膜下の有機絶縁膜をエッチングする際、同時にレジストパターンもエッチング除去して接続孔を形成する構成ことで、接続孔形成に用いたレジストパターン除去のための特別な工程を行う必要はない。つまり、有機絶縁膜に対して影響を及ぼすレジストパターンのアッシング除去を、接続孔の内壁に有機絶縁膜を露出させた状態で行う必要がないのである。したがって、有機絶縁膜を構成材料とした層間絶縁膜に接続孔を形成し、この接続孔の形状精度を保った状態で、当該接続孔形成のために用いたレジストパターンを除去することができる。
【0012】
また、接続孔の内部に第2絶縁膜を埋め込んだ状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン12が除去される。これにより、第1絶縁膜と第2絶縁膜とで有機絶縁膜を覆った状態で、第2のレジストパターンの除去が行われることになり、第2のレジストパターン除去の影響が有機絶縁膜に及ぼされることはない。しかも、第2のレジストパターンを除去した後に、無機ストッパ層をマスクにしたエッチングによって配線溝を形成するため、配線溝形成後にも、有機絶縁膜に対するレジストパターン除去の影響を排除することができる。したがって、有機絶縁膜を用いて構成された層間絶縁膜の接続孔および配線溝の形状精度が保持される。
【0013】
また第2の製造方法は、基板上に、有機絶縁膜、絶縁膜、および無機ストッパ層をこの順に形成し、第1のレジストパターンをマスクにしたエッチングによって無機ストッパ層に配線溝パターンを形成した後、第1のレジストパターンを除去する。次いで、第2のレジストパターンをマスクにしたエッチングによって、絶縁膜をパターニングし、さらに有機絶縁膜をエッチングすることで、有機絶縁膜に接続孔を形成すると共に、第2のレジストパターンを完全に除去する。
【0014】
その後、パターニングされた無機ストッパ層をマスクにして、有機絶縁膜に対して選択的に絶縁膜をエッチング除去し、当該絶縁膜に接続孔に重なる配線溝を形成する。
【0015】
このような方法では、有機絶縁膜上を絶縁膜で覆った状態で、配線溝パターン形成のマスクに用いた第1のレジストパターンが除去される。これにより、第1のレジストパターン除去の影響が有機絶縁膜に及ぼされることはない。また、接続孔を形成する際の絶縁膜下の有機絶縁膜のエッチングでは、同時にレジストパターンもエッチング除去される。したがって、接続孔の形状精度を保った状態で、当該接続孔形成のために用いたレジストパターンが除去される。
【0016】
さらに、配線溝は、無機ストッパ層をマスクにしたエッチングによって形成されるため、配線溝形成後にレジストパターン除去を行う必要はない。したがって、第1の方法と同様に、有機絶縁膜を用いて構成された層間絶縁膜の接続孔および配線溝の形状精度が保持される。
【0017】
そして、第3の方法は、基板上に、第1絶縁膜、有機絶縁膜、および無機ストッパ層をこの順に形成し、第1のレジストパターンをマスクにしたエッチングによって無機ストッパ層に接続孔パターンを形成した後、第1のレジストパターン上からのエッチングによって、前記有機絶縁膜を除去すると共に当該第1のレジストパターンを完全に除去する。その後、無機ストッパ層をマスクにして第1絶縁膜をパターニングし、基板に達する接続孔を形成する。
【0018】
その後、接続孔内を埋め込む状態で第2絶縁膜を形成し、第2のレジストパターンをマスクにしたエッチングによって、接続孔内に当該第2絶縁膜を残した状態で無機ストッパ層上の第2絶縁膜部分をパターニングする。次いで、第2のレジストパターンを除去し、また第2絶縁膜をマスクにして無機ストッパ層をパターニングした後、第2絶縁膜を除去し、さらに無機ストッパ層をマスクにしたエッチングによって有機絶縁膜に配線溝を形成する。
【0019】
このような方法では、無機ストッパ層下の有機絶縁膜をエッチングする際、同時にレジストパターンもエッチング除去して接続孔を形成する構成としたことで、接続孔形成に用いたレジストパターン除去のための特別な工程を行う必要はない。また、接続孔の内部に第2絶縁膜を埋め込んだ状態で、配線溝パターン形成のマスクに用いた第2のレジストパターンが除去される。これにより、無機ストッパ層と第2絶縁膜とで有機絶縁膜を覆った状態で、第2のレジストパターンの除去が行われることになり、第2のレジストパターン除去の影響が有機絶縁膜に及ぼされることはない。しかも、第2のレジストパターンを除去した後に、無機ストッパ層をマスクにしたエッチングによって配線溝を形成するため、配線溝形成後にも、有機絶縁膜に対するレジストパターン除去の影響を排除することができる。したがって、上述した方法と同様に、有機絶縁膜を用いて構成された層間絶縁膜の接続孔および配線溝の形状精度が保持される。
【0020】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施形態を図面に基づいて詳細に説明する。
【0021】
<第1実施形態>
ここでは本発明の第1実施形態の製造方法を、図1〜図3の断面工程図に基づいて説明する。
【0022】
先ず、図1(1)に示すように、トランジスタ(図示省略)が形成された下地基板1を用意する。ここでの図示は省略したが、この下地基板1には、トランジスタの表面を覆う状態で、例えば酸化シリコンからなる絶縁膜が形成され、この絶縁膜内には、トランジスタに接続された状態でプラグ(例えばタングステンプラグ)が設けられており、リソグラフィ技術、エッチング技術、CVD(chemical vapor deposition)法および研磨技術などを適用した公知の手順にしたがって形成されている。
【0023】
このような構成の下地基板1上に、例えば酸化シリコンからなる絶縁膜2を形成し、この絶縁膜2に埋め込まれた状態で第1配線3を形成する。第1配線3の形成は、例えば通常の埋め込み配線形成技術(いわゆるダマシンプロセス)によって行われることとする。
【0024】
そして、この絶縁膜2の表面が疎水性などの状態であって、次の工程で形成する有機絶縁膜との密着性が悪い場合、あるいは第1配線3が銅からなりこの拡散を防止する必要がある場合には、図示したように絶縁膜2上に下地膜4を形成する。この下地膜4は、炭化シリコン、酸化シリコン、窒化酸化シリコン、窒化炭化シリコン、炭化酸窒化シリコンあるいは、窒化シリコンで構成されることとする。
【0025】
このうち、酸化シリコンからなる下地膜4であれば、例えばスピンコート法を用い、市販の無機SOG(シラノールあるいはシラノールを含むポリマーを主成分とする)を約30nm〜100nm形成する。この際、スピンコート後は、ベークを150℃〜200℃で1分程度、キュアを350℃〜450℃で30分〜1時間程度行う。また、酸化シリコンからなる下地膜4は、市販のプラズマCVD装置をもちいて、プラズマCVD法を用いて形成してもよい。ただし、この際は、銅からなる第1配線3を極力酸化させないために、酸化剤としてN2Oガスを用い、シリコン源としてシラン(モノシラン、ジシラン、トリシランなど)を用い、基板温度300℃〜400℃、プラズマパワー350W、圧力1kPa程度の条件で成膜する。
【0026】
さらに、窒化酸化シリコンからなる下地膜4であれば、アミノ基を有する市販の無機SOGをスピンコート法で成膜しても構わないが、好ましくは、プラズマCVD法を用いて成膜する。プラズマCVD法を適用する場合には、シリコン源としてシラン(モノシラン、ジシラン、トリシランなど)、窒化剤として、アンモニア、ヒドラジンなどを用い、酸化剤としてN2Oガスを用い、キャリアガスとして窒素、ヘリウム、アルゴンなどを用い、基板温度300℃〜400℃、プラズマパワー350W、圧力1kPa程度の条件で成膜する。
【0027】
また、窒化シリコンからなる下地膜4の場合も同様で、アミノ基を有する市販の無機SOGをスピンコート法で成膜しても構わないが、好ましくは、プラズマCVD法を用いて成膜する。プラズマCVD法を適用する場合には、シリコン源としてシラン(モノシラン、ジシラン、トリシランなど)、窒化剤として、アンモニア、ヒドラジンなどを用い、キャリアガスとして窒素、ヘリウム、アルゴンなどを用い、基板温度300℃〜400℃、プラズマパワー350W、圧力1kPa程度の条件で成膜する。
【0028】
そして、炭化シリコンからなる下地膜4であれば、並行平板型のプラズマCVD装置を用いた成膜が行われ、シリコン源としてたとえばメチルシランを用い、基板温度300〜400℃、プラズマパワー150W〜350W、圧力100Pa〜1000Paという条件で成膜する。
【0029】
このような下地膜4を絶縁膜2上に形成した場合には、下地基板1〜下地膜4までが請求項に示す基板に相当することになる。そして、本第1実施形態においては、先ず、このような基板(下地膜4)上に、有機絶縁膜5、第1絶縁膜6、および無機ストッパ層7をこの順に形成する。以下に、これらの各膜5〜7の詳細を説明する。
【0030】
先ず、有機絶縁膜5は、比誘電率2.5程度の絶縁性有機材料を用いて構成される。このような絶縁性有機材料としては、例えばボリアリールエーテルと総称される有機ポリマーが用いられ、具体的には商品名:アライドシグナル社製FLARE、ダウケミカル社製SiLK、またはシューマッカー製VELOXが用いられる。絶縁性有機材料としては、この他にも、BCB(ベンゾシクロブテン)膜、ポリイミド膜、アモルファスカーボン膜、フッ素樹脂膜環状フッ素樹脂、PTFE(ポリテトラフルオロエチレン)、アモルファステフロン(登録商標)、フッ化アリールエーテル、フッ化ボリイミドなどが用いられる。
【0031】
このような絶縁性有機材料からなる有機絶縁膜5を形成する場合には、たとえば、前駆体をスピンコーターで基板上に成膜し、その後、300℃から450℃でキュア(焼成)する。
【0032】
また、第1絶縁膜6は、有機絶縁膜5に対して選択的なエッチングが可能な材料を用いることとし、この中でも比誘電率が3以下、好ましくは2.5以下である材料を用いることが好ましい。このような材料としては、酸化シリコン、フッ化酸化シリコン、リン酸化シリコン、さらにはMSQ(メチルシリシスキオキサン)やHSQ(ハイドロシリシスキオキサン)等の有機SOG、ポーラスシリカ(キセルゲル)等、いわゆるシリカ系材料が用いられる。
【0033】
そして特に比誘電率の観点から、ポーラスシリカ(比誘電率2.5程度)が好適に用いられる。ポーラスシリカは、多くの材料メーカーから材料が提供されているが、ポーラスシリカからなる第1絶縁膜6は、例えばボリメチルシランに、揮発性の高い炭化水素ポリマーを混合させ、塗布後にベーク(150℃から300℃)、キュア(350℃から450℃)する事によって得ることが出来る。
【0034】
この他にも、ポーラスシリカからなる第1絶縁膜6は、CVD法によっても形成することができ、この場合の原料ガスとしては、メチルシラン、環状メチルシロキサン等を用い、酸化性ガスとして、酸素あるいは一酸化二窒素(N2O)を用いることができる。この場合の具体例としては、プラズマCVD装置で、メチルシラン10〜200sccm、N2O100〜1000sccm、キャリアガスとして窒素を1000〜3000sccmを流し、チェンバー温度350〜450℃、圧力1〜10Torr、プラズマパワー100〜300Wで成膜される。尚、sccmは、標準状態におけるガス流量でありstandard cubic centimeter /minutes(cm3/min)であることとし、以下において同様に用いることとする。
【0035】
そして、無機ストッパ層7は、少なくとも第1絶縁膜6をエッチグする際にマスクとして用いることが出来る材料からなることとし、窒化シリコン、炭化シリコン、窒化炭化シリコン、酸化炭化シリコン、窒化チタン、窒化タンタルなどで構成される。この中でも特に、透明性が高くエッチングが容易な窒化シリコンまたは炭化シリコンが好適に用いられる。
【0036】
以上のようにして、有機絶縁膜5、第1絶縁膜6、および無機ストッパ層7を順次積層形成した後、図1(2)に示すように、無機ストッパ層7上に第1のレジストパターン8を形成する。この第1のレジストパターン8は、第1配線3上に重なる接続孔パターン8aを有して形成される。
【0037】
そして、図1(3)に示すように、第1のレジストパターン8をマスクに用いたエッチングによって、無機ストッパ層7および第1絶縁膜6をパターニングする。
【0038】
このようなエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて行われる。この際のエッチング条件の一例としては、先ず無機ストッパ層7を対象として、エッチングガスにCHF3(5sccm)、O2(5sccm)、Ar(20sccm)を用い、RFプラズマ600Wに設定したエッチングが行われる。またこれに引き続き、第1絶縁膜6(例えばポーラスシリカ)を対象として、エッチングガスにC4F8(10sccm)、CO(150sccm)、Ar(200sccm)を用い、RFプラズマ1600Wに設定したエッチングが行われる。
【0039】
次いで、図1(4)に示すように、第1のレジストパターン8上からのエッチングによって有機絶縁膜5をパターニングし、下地膜4に達する接続孔10を形成する。このエッチングにおいては、第1のレジストパターン8が有機絶縁膜5のマスクとなる。また、第1のレジストパターン8も有機材料からなるために同時に除去されるが、特に無機ストッパ層7上の第1のレジストパターン8が完全に除去されるまでエッチングを行うことが重要である。このため、エッチングの最終段階では、無機ストッパ層7上の第1のレジストパターン8が完全に除去された後、無機ストッパ層7をマスクにして有機絶縁膜5の残りの層がエッチング除去されるように、第1のレジストパターン8の膜厚が調整されることとする。
【0040】
このようなエッチングは、第1絶縁膜6のエッチングに引き続いて異方的に行われ、エッチング条件の一例としては、エッチングガスにNH3(100sccm)、H2(50sccm)、およびAr(200sccm)を用い、RFプラズマ500Wに設定される。
【0041】
以上の後、図2(1)に示すように、接続孔10内を埋め込む状態で無機ストッパ層7上に、第2絶縁膜11を形成する。第2絶縁膜11は、第1絶縁膜6と同様の材料で構成されるが、特に接続孔10内を十分に埋め込むことが可能であるように、塗布形成可能な膜であること好ましく、一般に市販されているSOG(シラノール薬液、あるいは、シラザン溶液)を用いて塗布形成され、例えば東京応化製WPE−7が用いられる。また、次の工程でレジストパターンを形成することを考慮した場合、好ましくは、有機SOG膜に紫外線を吸収するハイドロカーボンボリマーを混合あるいは重合して、リソグラフィー工程で反射防止効果を持つ特性を有するものを用いる。
【0042】
また、第2絶縁膜11は、塗布形成後に除去しやすいように、通常のSOG成膜工程で用いている400℃以上のキュアは行わなず、350℃以下、好ましくは300℃以下の熱処理だけを数分間施す。これにより、SOGポリマーの架橋反応の進行を防止し、エッチングレート(特にフッ酸溶液に対する)の低下を抑えて除去効率を確保する。
【0043】
次に、図2(2)に示すように、第2絶縁膜11上に、第2のレジストパターン12を形成する。この第2のレジストパターン12は、接続孔10に重なる配線溝パターン12aを有して形成される。
【0044】
そして、図2(3)に示すように、第2のレジストパターン12をマスクにしたエッチングによって、第2絶縁膜11の一部および無機ストッパ層7をエッチングする。これにより、接続孔10内に第2絶縁膜11を残した状態で当該無機ストッパ層7をパターニングし、有機絶縁膜5を露出させないことが重要である。
【0045】
例えば第2絶縁膜11のエッチングには、酸化シリコンのエッチングで一般的な方法が適用され、例えばエッチングガスにC4F8(10sccm)、CO(150sccm)、およびAr(200sccm)を用い、RFプラズマ1600Wに設定したエッチングが行われる。
【0046】
また、無機ストッパ層7のエッチングには、一般的な方法、たとえば、エッチングガスにCHF3(5sccm)、O2(5sccm)、およびAr(20sccm)を用いて、RFプラズマ600Wに設定したエッチングが行われる。
【0047】
次に、図2(4)に示すように、第2のレジストパターン12を第2絶縁膜11上から除去する。ここでは、通常のレジストアッシャーを用いても構わないが、レジストアッシャーは、誘電率の低いシリカ系材料からなる第1絶縁膜6にダメージを与える可能性がある。このため、好ましくは、アンモニアガスを用いた有機膜のエッチング条件で、第2のレジストパターン12をエッチング除去する。
【0048】
その後、図3(1)に示すように、無機ストッパ層7をマスクに用い、有機絶縁膜5に対して選択的に第1絶縁膜6をエッチングする。これにより、この第1絶縁膜6に配線溝14を形成する。この際のエッチング条件は、図1(3)を用いた第1絶縁膜6のエッチングと同様に行われる。このエッチングにおいては、第2絶縁膜11のエッチングも進められる。
【0049】
次に、図3(2)に示すように、接続孔10および無機ストッパ層7上に残った第2絶縁膜(11)をエッチング除去する。ここでは、エッチング溶液として、フッ化アンモニウム溶液、BHF(バッファードフッ酸)、DHF(希フヅ酸)のいずれかを用いたウェットエッチングを行うことが好ましい。特にフッ化アンモニウム溶液を用いた場合には、エッチング残渣も除去することができる。
【0050】
次いで、図3(3)に示すように、無機ストッパ層7および、接続孔10底面の下地膜4を除去し、接続孔10の底面に第1配線3を露出させる。
【0051】
その後、図3(4)に示すように、接続孔10および配線溝14内に導電性材料としてバリアメタルを介してCuを埋め込み、CMP(Chemical Mechanical Polishing)法によって第1絶縁膜6上の余分な導電性材料を除去し、第1配線3に接続されたビア15bおよび第2配線15bを形成する。
【0052】
以上説明した第1実施形態の方法によれば、図1(4)を用いて説明したように、接続孔10を形成する際の有機絶縁膜5のエッチングにおいて、同時に第1のレジストパターン8もエッチング除去される。これにより、接続孔10形成のマスクとして用いた第1のレジストパターン8を除去するために、特別な工程を行う必要はない。つまり、有機絶縁膜5に対して影響を及ぼすレジストパターンのアッシング除去を、接続孔10の内壁に有機絶縁膜5を露出させた状態で行う必要がないのである。したがって、有機絶縁膜5を構成材料とした層間絶縁膜に接続孔10を形成し、この接続孔10の形状精度を保った状態で、当該接続孔10形成のために用いたレジストパターン8を除去することができる。
【0053】
また、接続孔10形成後には、図2(4)に示すように、接続孔10の内部に第2絶縁膜11を埋め込んだ状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン12が除去される。これにより、第1絶縁膜6と第2絶縁膜11とで有機絶縁膜7を覆った状態で、第2のレジストパターン12の除去が行われることになり、第2のレジストパターン12除去の影響が有機絶縁膜7に及ぼされることはない。したがって、接続孔10の形状精度を保った状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン12を除去することができる。
【0054】
さらに、第2のレジストパターン12を除去した後に、無機ストッパ層7をマスクにしたエッチングによって配線溝14を形成するため、配線溝14形成後にも、有機絶縁膜5に対するレジストパターン12除去の影響を排除することができる。したがって、配線溝14の形状精度を確保することができる。
【0055】
この結果、有機絶縁膜5を用いて構成された層間絶縁膜に、形状精度の良好な接続孔10および配線溝14を形成することができるため、これにより低誘電率の有機絶縁膜を層間絶縁膜に用いることで配線間容量を低く抑えつつも、接続孔10および配線溝14を精度良好に形成することで微細化を図ることが可能な半導体装置を得ることができる。
【0056】
<第2実施形態>
ここでは本発明の第2実施形態の製造方法を、図4の断面工程図に基づいて説明する。本第2実施形態は、第1実施形態の変形例であり、先ず第1実施形態において図1(1)〜図2(2)を用いて説明した工程までを上述したと同様に行い、図2(2)に示すように第2絶縁膜11上に第2のレジストパターン12を形成する。
【0057】
その後、図4(1)に示すように、第2のレジストパターン12をマスクにしたエッチングによって、無機ストッパ層7上の第2絶縁膜11部分をパターンニングする。この際、無機ストッパ層7をエッチングストッパにすることで、接続孔10内に第2絶縁膜11を残すことが重要になる。第2絶縁膜11のエッチングは、図2(3)を用いて説明した第2絶縁膜のエッチングと同様に行われる。
【0058】
次いで、図4(2)に示すように、第2絶縁膜11上から第2のレジストパターン12を除去する。ここでは、第1実施形態において図2(4)を用いて説明したと同様に第2のレジストパターン12を除去する。
【0059】
その後、図4(3)に示すように、第2絶縁膜11をマスクにしたエッチングによって、無機ストッパ層7をパターニングする。この際のエッチング条件の一例としては、エッチングガスにCHF3(5sccm)、O2(5sccm)、Ar(20sccm)を用い、RFプラズマ600Wに設定したエッチングが行われる。
【0060】
その後は、第1実施形態において、図3(1)〜図3(4)を用いて説明したと同様に行うことで、第1配線3に接続するビアおよび第2配線を形成する。
【0061】
以上説明した第2実施形態の方法によれば、図1(4)を用いて説明した工程を第1実施形態と同様に行うため、接続孔10の形状精度を保った状態で、接続孔10形成のために用いたレジストパターン8を除去することができる。
【0062】
また、接続孔10形成後には、図4(2)を用いて説明したように、接続孔10の内部に第2絶縁膜11を埋め込んだ状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン12が除去される。これにより、第1実施形態と同様に接続孔10の形状精度を保った状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン12を除去することができる。
【0063】
さらに、第2のレジストパターン12を除去した後に、無機ストッパ層7をマスクにしたエッチングによって配線溝14を形成するため、配線溝14形成後にも、有機絶縁膜5に対するレジストパターン12除去の影響を排除することができる。したがって、配線溝14の形状精度を確保することができる。
【0064】
この結果、第1実施形態と同様に、低誘電率の有機絶縁膜を層間絶縁膜に用いることで配線間容量を低く抑えつつも、接続孔10および配線溝14を精度良好に形成することで微細化を図ることが可能な半導体装置を得ることができる。
【0065】
また、図4(2)で説明した第2のレジストパターン12を除去する場合に、第1絶縁膜6が無機ストッパ層7で覆われている。このため、上述した第1実施形態と同様の効果に加え、第1絶縁膜11が酸化に対して非常に弱い材料からなる場合に、第1絶縁膜11の酸化による比誘電率の上昇を抑えることが可能である。
【0066】
<第3実施形態>
ここでは本発明の第3実施形態の製造方法を、図5の断面工程図に基づいて説明する。本第3実施形態で説明する製造方法は、第1実施形態および第2実施形態とは逆に、配線溝パターンを形成した後に接続孔パターンを形成する方法である。
【0067】
先ず、第1実施形態で図1(1)を用いて説明したと同様に、下地膜4上に有機絶縁膜5、第1絶縁膜6、および無機ストッパ層7をこの順に積層形成する。
【0068】
その後、図5(1)に示すように、無機ストッパ層7上に第1のレジストパターン31を形成する。この第1のレジストパターン31は、配線溝パターン31aを有して形成される。次いで、この第1のレジストパターン31をマスクにして無機ストッパ層7をエッチングすることによって、この無機ストッパ層7に配線溝パターン7aを形成する。
【0069】
以上の後、図5(2)に示すように、第1のレジストパターン31を除去する。第1のレジストパターン31の除去は、第1実施形態において図2(4)を用いて説明したと第2のレジストパターン(12)の除去と同様に行われる。
【0070】
次に、図5(3)に示すように、配線溝パターン7aが形成された無機ストッパ層7を覆う状態で、第1絶縁膜6上に第2のレジストパターン32を形成する。この第2のレジストパターン32は、配線溝パターン7aに重なる接続孔パターン32aを備えて形成される。
【0071】
次いで、第2のレジストパターン32をマスクにして、第1絶縁膜6および有機絶縁膜5をエッチングし、これらの第1絶縁膜6および有機絶縁膜5に、下地膜4に達する接続孔32を形成する。このエッチングにおいて有機絶縁膜5をエッチングする際には、マスクとして用いた第2のレジストパターン32も有機材料からなるために同時に除去されるが、特にこの第2のレジストパターン32が完全に除去されるまでエッチングを行うことが重要である。このため、エッチングの最終段階では、第2のレジストパターン32が完全に除去された後、無機ストッパ層7をマスクにして有機絶縁膜5の残りの層がエッチング除去されるように、第2のレジストパターン32の膜厚が調整されることとする。尚、このエッチングは、第1実施形態において図1(3)および図1(4)を用いて説明した第1絶縁膜6および有機絶縁膜5のエッチングと同様に行われる。
【0072】
以上の後、図5(4)に示すように、パターニングされた無機ストッパ層7をマスクにして、有機絶縁膜5に対して選択的に第1絶縁膜6をエッチング除去し、第1絶縁膜6に接続孔33に重なる配線溝34を形成する。このエッチングは、第1実施形態において図3(1)を用いて説明した第1絶縁膜6のエッチングと同様に行われる。
【0073】
またここでの図示は省略したが、引き続き、第1実施形態で図3(3)および図3(4)を用いて説明したと同様の工程を行うことで、第1配線3に接続するビアおよび第2配線を形成する。
【0074】
以上説明した第3実施形態の方法によれば、図5(2)に示すように、有機絶縁膜5上を第1絶縁膜6で覆った状態で第1のレジストパターン31が除去される。これにより、配線溝パターン形成のマスクに用いた第1のレジストパターン31除去の影響が有機絶縁膜7に及ぼされることはない。
【0075】
また、図5(3)を用いて説明したように、接続孔33を形成する際の有機絶縁膜5のエッチングにおいて、同時に第2のレジストパターン32もエッチング除去される。したがって、第1実施形態と同様に、接続孔33の形状精度を保った状態で、当該接続孔33形成のために用いたレジストパターン32を除去することができる。
【0076】
また、図5(4)を用いて説明したように、配線溝34は、無機ストッパ層7をマスクにしたエッチングによって形成されるため、配線溝34形成後にレジストパターン除去を行う必要はなく、有機絶縁膜5を用いて構成された層間絶縁膜に、形状精度の良好な接続孔33および配線溝34を形成することができる。したがって、第1実施形態と同様に、低誘電率の有機絶縁膜を層間絶縁膜に用いることで配線間容量を低く抑えつつも、接続孔10および配線溝14を精度良好に形成することで微細化を図ることが可能な半導体装置を得ることができる。
【0077】
<第4実施形態>
ここでは本発明の第4実施形態の製造方法を、図6〜図8の断面工程図に基づいて説明する。
【0078】
先ず、図6(1)に示すように、例えば第1実施形態で図1(1)を用いて説明したと同様の、下地基板1上の酸化膜2および第1配線3上を覆う下地膜4上に、第1絶縁膜51、有機絶縁膜52、キャップ絶縁膜53、および無機ストッパ層54をこの順に形成する。第1絶縁膜51およびキャップ絶縁膜53は、第1実施形態で説明した第1絶縁膜(6)と同様の材料が用いられるが、ポーラスシリカを用いる場合には、強度が不足する場合があるので、CMP等の膜にストレスが加わる工程においては過度のストレスが入らない様に条件を設定する。また、有機絶縁膜52は、第1実施形態で説明した有機絶縁膜(5)と同様の材料が用いられる。さらに、無機ストッパ層54は、第1実施形態で説明した無機ストッパ層(7)と同様の材料が用いられる。
【0079】
その後、図6(2)に示すように、無機ストッパ層54上に第1のレジストパターン55を形成する。この第1のレジストパターン55は、第1配線3上に重なる接続孔パターン55aを有して形成される。
【0080】
そして、図6(3)に示すように、第1のレジストパターン55をマスクに用いたエッチングによって、無機ストッパ層54およびキャップ絶縁膜53をパターニングする。このエッチングは、第1実施形態において図1(3)を用いて説明した無機ストッパ層(7)と第1の無機絶縁(6)のエッチングと同様に行われる。
【0081】
次に、図6(4)に示すように、第1のレジストパターン55上からのエッチングによって有機絶縁膜52をパターニングする。このエッチングにおいては、第1のレジストパターン55が有機絶縁膜52のマスクとなる。また、第1のレジストパターン55も有機材料からなるために同時に除去されるが、特に無機ストッパ層54上の第1のレジストパターン55が完全に除去されるまでエッチングを行うことが重要である。このため、エッチングの最終段階では、無機ストッパ層54上の第1のレジストパターン55が完全に除去された後、無機ストッパ層54をマスクにして有機絶縁膜52の残りの層がエッチング除去されるように、第1のレジストパターン55の膜厚が調整されることとする。
【0082】
その後、図7(1)に示すように、無機ストッパ層54をマスクにして第1絶縁膜51をパターニングし、下地膜4に達する接続孔56を形成する。このエッチングは、例えば第1実施形態において図3(1)を用いて説明した第1絶縁膜(6)のエッチングと同様に行われる。
【0083】
次いで、図7(2)に示すように、接続孔56内を埋め込む状態で、無機ストッパ層54上に第2絶縁膜57を形成する。第2絶縁膜57は、第1実施形態で用いた第2絶縁膜(11)と同様に形成される。
【0084】
次に、図7(3)に示すように、第2絶縁膜57上に、第2のレジストパターン58を形成する。この第2のレジストパターン58は、接続孔56に重なる配線溝パターン58aを有して形成される。
【0085】
その後、図7(4)に示すように、第2のレジストパターン58をマスクにしたエッチングによって、無機ストッパ層54上の第2絶縁膜57部分をパターンニングする。この際、無機ストッパ層54をエッチングストッパにすることで、接続孔56内に第2絶縁膜57を残すことが重要になる。このエッチングは、第1実施形態において図2(3)を用いて説明した第2絶縁膜(11)のエッチングと同様に行われる。
【0086】
次いで、図8(1)に示すように、第2絶縁膜57上から第2のレジストパターン58を除去する。第2のレジストパターン58の除去は、第1実施形態において図2(4)を用いて説明したと同様に、通常のレジストアッシャーを用いた除去またはアンモニアガスを用いた有機膜のエッチング条件で行う。
【0087】
その後、図8(2)に示すように、第2絶縁膜57をマスクにしたエッチングによって、無機ストッパ層54をパターニングする。ここでは、第2実施形態で図4(3)を用いて説明した無機ストッパ層(7)のエッチングと同様に無機ストッパ層54のエッチングを行う。
【0088】
次に、図8(3)に示すように、第2絶縁膜(57)を除去する。ここでは、エッチング溶液として、フッ化アンモニウム溶液、BHF(バッファードフッ酸)、DHF(希フヅ酸)のいずれかを用いたウェットエッチングを行うことが好ましい。特にフッ化アンモニウム溶液を用いた場合には、エッチング残渣も除去することができる。
【0089】
そして、図8(4)に示すように、無機ストッパ層54をマスクにして、第1絶縁膜51に対して選択的に有機絶縁膜52をエッチング除去し、当該無機絶縁膜52に接続孔56に重なる配線溝58を形成する。この際のエッチング条件の一例としては、エッチングガスにNH3(100sccm)、H2(50sccm)、およびAr(200sccm)を用い、RFプラズマ500Wに設定される。
【0090】
以降、またここでの図示は省略したが、引き続き、第1実施形態で図3(3)および図3(4)を用いて説明したと同様の工程を行うことで、第1配線3に接続するビアおよび第2配線を形成する。
【0091】
このような第4実施形態の製造方法では、図6(4)を用いて説明したように、接続孔56を形成する際の有機絶縁膜52のエッチングにおいて、同時に第1のレジストパターン55もエッチング除去される。これにより、第1実施形態と同様に、接続孔56の形状精度を保った状態で、当該接続孔56形成のために用いたレジストパターン55を除去することができる。
【0092】
そして、接続孔56形成後には、図8(1)を用いて説明したように、この接続孔56の内部に第2絶縁膜57を埋め込んだ状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン58が除去される。したがって、第1実施形態と同様に、接続孔56の形状精度を保った状態で、配線溝パターン形成のマスクに用いた第2のレジストパターン58を除去することができる。
【0093】
そして、第2のレジストパターン58を除去した後に、無機ストッパ層54をマスクにしたエッチングによって配線溝59を形成するため、第1実施形態と同様に、配線溝14の形状精度を確保することができる。
【0094】
この結果、第1実施形態と同様に、低誘電率の有機絶縁膜を層間絶縁膜に用いることで配線間容量を低く抑えつつも、接続孔10および配線溝14を精度良好に形成することで微細化を図ることが可能な半導体装置を得ることができる。
【0095】
尚、上述した第1実施形態〜第4実施形態の方法では、各レジストパターンは、有機絶縁膜を他の膜で覆われた状態で形成される。このため、これらのレジストパターンが、下地パターンに対してズレを生じていた場合、これらのレジストパターンを除去して再生することが可能になる。つまり、有機絶縁膜が露出した状態であれば、有機絶縁膜に影響を及ぼすことなくレジストパターンを除去することが不可能であるため、レジストパターンを再生することはできないのである。このようにレジストパターンの再生が可能になったことにより、半導体装置の製造コストを削減することも可能である。
【0096】
また、第1実施形態〜第4実施形態の方法では、積層した絶縁膜に貫通させて接続孔を形成する構成としたことで、配線溝と接続孔とに合わせズレが生じた場合であっても、接続孔を完全に開口させることが可能である。
【0097】
そして、第1実施形態、第2実施形態、および第4実施形態の方法では、先ず、接続孔を形成した後、この接続孔に重ね合わせて配線溝パターンを形成しているため、下地パターン(第1配線)に対して直接、接続孔パターンの合わせを行うことが可能である。このため、配線溝パターンを形成した後に、この配線溝パターンを介して間接的に、下地パターンに対して接続孔パターンを合わせる場合と比較して、下地パターンに対する接続孔パターンの合わせマージンを大きくすることが可能になる。
【0098】
【発明の効果】
以上説明したように本発明の半導体装置の製造方法によれば、有機絶縁膜を用いて構成された層間絶縁膜に、形状精度の良好に接続孔および配線溝を形成することができるため、これにより配線間容量を低く抑えつつも微細化が可能な半導体装置の製造が可能になる。
【図面の簡単な説明】
【図1】第1実施形態の製造方法を説明する断面工程図(その1)である。
【図2】第1実施形態の製造方法を説明する断面工程図(その2)である。
【図3】第1実施形態の製造方法を説明する断面工程図(その3)である。
【図4】第2実施形態の製造方法を説明する断面工程図である。
【図5】第3実施形態の製造方法を説明する断面工程図である。
【図6】第4実施形態の製造方法を説明する断面工程図(その1)である。
【図7】第4実施形態の製造方法を説明する断面工程図(その2)である。
【図8】第4実施形態の製造方法を説明する断面工程図(その3)である。
【符号の説明】
5…有機絶縁膜、6…第1絶縁膜、7…無機ストッパ層、7a…配線溝パターン、8…第1のレジストパターン、10…接続孔、11…第2絶縁膜、12…第2のレジストパターン、12a…配線溝パターン、14…配線溝、31…第1のレジストパターン、32…第2のレジストパターン、32a…接続孔パターン、33…接続孔、34…配線溝、51…第1絶縁膜、52…有機絶縁膜、54…無機ストッパ層、55…第1のレジストパターン、56…接続孔、57…第2絶縁膜、58…第2のレジストパターン、58a…配線溝パターン、59…配線溝
Claims (5)
- 絶縁膜の表面層に形成した配線溝および当該配線溝の底部に形成した接続孔との内部に、導電性材料を埋め込んでなる配線を設けた半導体装置の製造方法であって、
基板上に、有機絶縁膜、当該有機絶縁膜に対して選択的なエッチングが可能な第1絶縁膜、および無機ストッパ層をこの順に形成する工程と、
前記無機ストッパ層上に第1のレジストパターンを形成し、これをマスクにしたエッチングによって、当該無機ストッパ層および第1絶縁膜に接続孔パターンを形成する工程と、
前記第1のレジストパターン上から前記有機絶縁膜をエッチングすることで、当該有機絶縁膜に前記基板に達する接続孔を形成すると共に、当該第1のレジストパターンを完全に除去する工程と、
前記接続孔内を埋め込む状態で前記無機ストッパ層上に前記有機絶縁膜に対して選択的にエッチングが可能な第2絶縁膜を形成する工程と、
前記接続孔に重なる配線溝パターンを備えた第2のレジストパターンを前記第2絶縁膜上に形成し、これをマスクにしたエッチングによって前記接続孔内に当該第2絶縁膜を残した状態で前記無機ストッパ層上の第2絶縁膜をパターニングする工程と、
前記第2絶縁膜から露出する前記無機ストッパ層部分をエッチング除去する工程と、
前記第2のレジストパターンを除去する工程と、
前記無機ストッパ層をマスクにして前記有機絶縁膜に対して選択的に前記第1絶縁膜および第2絶縁膜をエッチング除去することで、当該第1絶縁膜に前記接続孔に重なる配線溝を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。 - 絶縁膜の表面層に形成した配線溝および当該配線溝の底部に形成した接続孔との内部に、導電性材料を埋め込んでなる配線を設けた半導体装置の製造方法であって、
基板上に、有機絶縁膜、当該有機絶縁膜に対して選択的なエッチングが可能な絶縁膜、および無機ストッパ層をこの順に形成する工程と、
前記無機ストッパ層上に第1のレジストパターンを形成し、これマスクにしたエッチングによって当該無機ストッパ層に配線溝パターンを形成する工程と、
前記第1のレジストパターンを除去する工程と、
前記配線溝パターンに重なる接続孔パターンを備えた第2のレジストパターンを前記無機ストッパ層上に形成し、これをマスクにしたエッチングによって前記絶縁膜をパターニングする工程と、
前記第2のレジストパターン上から前記有機絶縁膜をエッチングすることで、当該有機絶縁膜に前記基板に達する接続孔を形成すると共に、当該第2のレジストパターンを完全に除去する工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項2記載の半導体装置の製造方法において、
前記パターニングされた無機ストッパ層をマスクにして、前記有機絶縁膜に対して選択的に前記絶縁膜をエッチング除去し、当該絶縁膜に前記接続孔に重なる配線溝を形成する工程を行う
ことを特徴とする半導体装置の製造方法。 - 絶縁膜の表面層に形成した配線溝および当該配線溝の底部に形成した接続孔との内部に、導電性材料を埋め込んでなる配線を設けた半導体装置の製造方法であって、
基板上に、第1絶縁膜、当該第1絶縁膜に対して選択的なエッチングが可能な有機絶縁膜、および無機ストッパ層をこの順に形成する工程と、
前記無機ストッパ層上に第1のレジストパターンを形成し、これをマスクにしたエッチングによって、当該無機ストッパ層に接続孔パターンを形成する工程と、
前記第1のレジストパターン上からのエッチングによって、前記有機絶縁膜を除去すると共に当該第1のレジストパターンを完全に除去する工程と、
前記無機ストッパ層をマスクにして前記第1絶縁膜をパターニングし、前記基板に達する接続孔を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。 - 請求項4記載の半導体装置の製造方法において、
前記接続孔内を埋め込む状態で前記無機ストッパ層上に前記有機絶縁膜に対して選択的なエッチングが可能な第2絶縁膜を形成する工程と、
前記接続孔に重なる配線溝パターンを備えた第2のレジストパターンを前記第2絶縁膜上に形成し、これをマスクにしたエッチングによって前記接続孔内に当該第2絶縁膜を残した状態で前記無機ストッパ上における当該第2絶縁膜をパターニングする工程と、
前記第2のレジストパターンを除去する工程と、
前記第2絶縁膜をマスクにしたエッチングによって前記無機ストッパ層をパターニングする工程と、
前記第2絶縁膜を除去し、さらに前記無機ストッパ層をマスクにしたエッチングによって前記第1絶縁膜に対して選択的に前記有機絶縁膜をエッチング除去し、当該有機絶縁膜に前記接続孔に重なる配線溝を形成する工程とを行う
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045603A JP4085648B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045603A JP4085648B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003243501A JP2003243501A (ja) | 2003-08-29 |
JP4085648B2 true JP4085648B2 (ja) | 2008-05-14 |
Family
ID=27784373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045603A Expired - Fee Related JP4085648B2 (ja) | 2002-02-22 | 2002-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4085648B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7199046B2 (en) * | 2003-11-14 | 2007-04-03 | Tokyo Electron Ltd. | Structure comprising tunable anti-reflective coating and method of forming thereof |
WO2008120369A1 (ja) * | 2007-03-29 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
WO2010145712A1 (en) * | 2009-06-19 | 2010-12-23 | Imec | Crack reduction at metal/organic dielectric interface |
-
2002
- 2002-02-22 JP JP2002045603A patent/JP4085648B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003243501A (ja) | 2003-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7811924B2 (en) | Air gap formation and integration using a patterning cap | |
KR100598705B1 (ko) | 저유전율막을 가지는 반도체 장치 및 그 제조 방법 | |
US6265321B1 (en) | Air bridge process for forming air gaps | |
JP2001077196A (ja) | 半導体装置の製造方法 | |
JP3436221B2 (ja) | 半導体装置の製造方法 | |
WO2003081665A1 (fr) | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur | |
US7015144B2 (en) | Compositions including perhydro-polysilazane used in a semiconductor manufacturing process and methods of manufacturing semiconductor devices using the same | |
KR100717695B1 (ko) | 반도체 장치 제조 방법 | |
KR19990088401A (ko) | 반도체장치및그제조방법 | |
KR100382376B1 (ko) | 반도체 장치 및 그의 제조방법 | |
US7022582B2 (en) | Microelectronic process and structure | |
JP2001223269A (ja) | 半導体装置およびその製造方法 | |
US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
JP4207303B2 (ja) | 半導体装置およびその製造方法 | |
JP4085648B2 (ja) | 半導体装置の製造方法 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
WO2000054328A1 (fr) | Systeme de fabrication de dispositif semi-conducteur | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
JP2002222860A (ja) | 半導体装置の作成方法 | |
JP4067357B2 (ja) | エッチング方法 | |
TW556312B (en) | Process for producing semiconductor device | |
KR100585082B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
TW202236450A (zh) | 半導體裝置 | |
JP2000349151A (ja) | 半導体装置およびその製造方法 | |
KR100403617B1 (ko) | Sog막 패터닝 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |