KR100585082B1 - 반도체 장치의 콘택홀 형성방법 - Google Patents

반도체 장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100585082B1
KR100585082B1 KR1020000010383A KR20000010383A KR100585082B1 KR 100585082 B1 KR100585082 B1 KR 100585082B1 KR 1020000010383 A KR1020000010383 A KR 1020000010383A KR 20000010383 A KR20000010383 A KR 20000010383A KR 100585082 B1 KR100585082 B1 KR 100585082B1
Authority
KR
South Korea
Prior art keywords
contact hole
interlayer insulating
insulating film
film
forming
Prior art date
Application number
KR1020000010383A
Other languages
English (en)
Other versions
KR20010086687A (ko
Inventor
한재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000010383A priority Critical patent/KR100585082B1/ko
Publication of KR20010086687A publication Critical patent/KR20010086687A/ko
Application granted granted Critical
Publication of KR100585082B1 publication Critical patent/KR100585082B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 콘택홀 형성방법에 관해 개시되어 있다. 저유전막을 포함하는 층간 절연막에 콘택홀을 형성하기 위해, 폴리머 생성이 많은 식각가스를 사용하여 상기 층간 절연막에 콘택홀을 형성한 다음, 그 결과물을 습식식각하여 상기 콘택홀의 상기 저유전막의 측벽에서 만곡부를 제거하되, 상기 층간 절연막을 구성하는 각 절연막의 식각 선택비를 고려한 식각액을 사용하여 습식식각한다. 이렇게 함으로써, 상기 콘택홀 측벽의 만곡된 부분이 제거되어 결과적으로 상기 층간 절연막에 측벽이 만곡되지 않은 양호한 프로화일을 갖는 콘택홀이 형성된다. 따라서, 콘택홀을 채우는 도전층의 스텝 커버리지 및 부착 상태가 개선된다.

Description

반도체 장치의 콘택홀 형성방법{Method for forming a contact hole of a semiconductor device}
도 1은 종래 기술에 의한 반도체 장치의 콘택홀 형성방법에서 나타나는 문제점을 나타낸 단면도이다.
도 2 내지 도 6은 본 발명의 실시예에 의한 반도체 장치의 콘택홀 형성방법을 단계별로 나타낸 단면도들이다.
*도면의 주요 부분에 대한 부호설명*
40:기판 42:층간 절연막
44, 46, 48:제1 내지 제3 절연막
50:감광막 패턴 h1, h2:제1 및 제2 콘택홀
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 자세하게는 반도체 장치의 저유전막을 포함하는 층간 절연막에 콘택홀을 형성하는 방법에 관한 것이다.
반도체 장치가 고집적화에 의해 배선간의 간격이 좁아지면서 배선과 배선사이에 채워지는 절연막으로 이루어지는 기생 커패시터의 커패시턴스(Cp)가 증가된다. 이에 따라, 반도체 장치에 저항(R)과 기생 커패시터의 존재에 의해 신호의 전달이 지연(RCp delay)된다.
이를 해소하기 위해, Nipel P. Hacker는 MRS Bulletin, p33-p37에 "Organic and Inorganic spin-On Polymer for Low Dielectric-Constant applications"라는 제목으로 저유전율(k<3.0)을 갖는 물질막을 층간 절연막으로 사용하는 방안을 제시하였으며, 상기 저유전율을 갖는 물질막으로 박막내에 낮은 편광성을 갖는 성분을 포함하거나 다공질(porosity)이 커서 밀도가 낮은 물질막, 예컨대 MSSQ(Methyl silsesquioxane)를 제시한 바 있다.
MSSQ는 메틸기(CH3-)의 양에 따라 그 유전율이 2.5∼3.0 사이에서 변한다. MSSQ를 이루는 기본 결합은 실리콘-산소(Si-O)결합이다. 따라서, 실리콘 산화막(SiO2)에 적용되는 공정 조건이 쉽게 MSSQ 가공 조건에 적용될 수 있는 잇점이 있으나, 그 구조가 새장(cage) 구조이기 때문에 단위 부피당 밀도가 작고, 또 탄소를 함유하고 있어, 실리콘 산화막에 적용된 공정 조건을 MSSQ 가공 공정 조건에 그대로 적용하기에는 무리가 있다.
예컨대, 논문(T.E.F.M. Standaert, et al., "Patterning of fluorine-, hydrogen-, and carbon-containing SiO2-like low dielectric constant materials in high-density fluorocarbon plasma", J.Vac.sci.tech. A17, 741(1999))을 참조하면, 실리콘 산화막에 콘택홀을 형성하기 위해 사용되는 일반적인 건식 식각 공정으로 MSSQ에 콘택홀이 형성되는 경우, 콘택홀 측벽의 만곡(bow)을 조절하기 어려워 진다는 것을 알 수 있다.
또, 미국 특허(USP5,453,157,by Jeng, Shin-puu, 발명의 명칭:Low temperature anisotropic ashing of resist for semiconductor fabrication, 1995.9.25)를 참조하면, MSSQ와 같은 저유전율을 갖는 물질막에 콘택홀 형성한 다음, 마스크로 사용된 포토레지스트막을 제거하기 위한 에싱 공정에서 콘택홀 측벽이 만곡되는 것을 알 수 있고, 이를 해소하기 위해 저온과 바이어스(bias)를 이용한 방법을 제시하고 있지만, 이 방법으로도 콘택홀 측벽의 만곡이 제거되지 않음을 알 수 있다.
이와 같이, 현재까지 알려진 방법에 따라 저유전막에 콘택홀이 형성되는 경우, 도 1에 도시된 바와 같이, 저유전막(12)에 형성되는 콘택홀(14)의 측벽(16)은 만곡된 상태가 된다. 도 1에서 참조번호 10은 반도체 기판을 나타낸다.
MSSQ의 기본 결합이 실리콘-산소결합이기는 하지만, 실리콘 산화막에 콘택홀을 형성하기 위해 적용된 종래의 건식 식각 공정으로 MSSQ에 온전한 프로화일(profile)의 콘택홀을 형성하기 어렵고, 그에 사용된 마스크를 제거하기 위한 종래의 에싱 공정도 콘택홀에 손상을 주지 않으면서 그대로 적용하기 어렵다. 이것은 콘택홀의 프로화일이 불량해짐을 의미한다. 콘택홀 매립이 스퍼터링 방식으로 이루어지는 점을 감안할 때, 콘택홀의 프로화일이 불량하면 콘택홀을 채우는 도전층의 스텝 커버리지가 불량해지고, 부착력도 떨어진다.
따라서, 본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술이 갖는 문 제점을 해소하기 위한 것으로써, 저유전율을 층간 절연막으로 사용함에 있어 층간 절연막에 형성되는 콘택홀 측벽이 만곡(bow)되는 것을 방지하여 콘택홀의 프로화일을 개선하고, 아울러 후속 공정의 안정성을 도모할 수 있는 반도체 장치의 콘택홀 형성 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 저유전막을 포함하는 층간 절연막을 형성하는 단계와 상기 층간 절연막 상에 층간 절연막의 소정 영역을 노출시키는 감광막 패턴을 형성하는 단계와 상기 감광막 패턴을 식각 마스크로 사용하여 상기 층간 절연막에 상기 기판을 노출시키는 콘택홀을 형성하는 단계와 상기 콘택홀의 저유전막 측벽 프로화일을 변형시키는 단계와 상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법을 제공한다.
이 과정에서, 상기 층간 절연막은 제1 내지 제3 절연막으로 형성한다. 상기 제1 절연막은 제1 산화막 또는 실리콘 나이트라이드막으로 형성하고, 상기 제2 절연막은 저 유전막으로 형성하며, 상기 제3 절연막은 제2 산화막으로 형성한다. 또한, 상기 층간 절연막은 저유전막 및 산화막이 순차적으로 형성된 복층으로 형성할 수도 있다. 상기 제1 산화막 또는 제2 산화막은 화학 기상 증착(Chemical Vapor Deposition, 이하 'CVD'라 함) 산화막으로 형성하거나 열 산화막으로 형성하는 것이 바람직하다. 이때, 상기 제2 산화막은 적어도 500Å정도의 두께로 형성하는 것이 바람직하다.
상기 콘택홀의 저유전막 측벽 프로화일을 변형시키는 단계는 상기 콘택홀이 형성된 결과물을 습식식각하는 단계를 포함한다. 이때, 상기 습식식각용 에쳔터로써 희석 불산(HF)을 사용한다. 희석 불산 용액에서 불산의 농도는 0.1%∼20% 정도이다.
상기 감광막 패턴을 제거하는 단계는 산소의 절대량이 상기 저유전막에 손상을 주지 않을 정도로 압력이 낮고 상기 저유전막에 포함된 물질, 예컨대 탄소와 상기 감광막 패턴을 제거하는데 사용되는 에싱가스의 반응을 억제할 수 있을 정도로 낮은 온도, 예컨대 10℃이하에서 실시하는 것이 바람직하다. 따라서, 상기 감광막 패턴을 제거하기 위해 에싱 가스로는 산소가 포함되지 않은 포밍 가스(forming gas) 혹은 이와 같은 포밍 가스에 사 불화 탄소(CF4)가 포함된 혼합 기체를 사용하는 것이 바람직하다. 이때, 상기 포밍 가스로써 N2/H2가스를 사용하되, 질소가스(N2) 비율은 80%∼99%정도가 되게 하는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따르면, 상기 층간 절연막에 대한 손상없이 상기 감광막 패턴을 제거할 수 있는 경우, 상기 감광막 패턴을 먼저 제거한 다음, 상기 콘택홀의 프로화일을 변형시켜도 무방하다.
상기 층간 절연막 상에 콘택홀을 완전히 형성한 다음, 상기 콘택홀을 통해 상기 기판과 연결되는 도전층을 형성한다.
이와 같이, 본 발명은 폴리머 생성이 많은 식각가스를 사용하여 층간 절연막에 콘택홀을 형성한 다음, 그 결과물을 습식식각하는 방법으로 상기 콘택홀의 프로 화일을 변형하되, 상기 층간 절연막을 구성하는 각 절연막의 식각 선택비를 고려한 식각액을 사용한다. 이 결과, 콘택홀 측벽이 바우잉(bowing)되는 것을 해소할 수 있으므로, 콘택홀을 채우는 도전층의 스텝 커버리지 및 부착 문제가 해소된다.
이하, 본 발명의 실시예에 의한 반도체 장치의 콘택홀 형성방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 또한, 도면상에서 동일한 부호는 동일한 요소를 지칭한다.
도 2를 참조하면, 기판(40) 상에 콘택홀을 형성할 층간 절연막(42)을 형성한다. 상기 기판(40)은 금속층 또는 반도체 기판이다. 상기 기판(40)을 금속층으로 형성하는 경우, 단층 또는 복층으로 형성하는 것이 가능하다. 예컨대, 상기 기판(40)을 복층 금속층으로 형성하는 경우, 제1 내지 제3 금속층으로 형성할 수 있다. 이때, 상기 제1 내지 제3 금속층은 각각 알루미늄층(Al), 티타늄층(Ti), 티타늄 나이트라이드층(TiN)으로 형성한다. 상기 기판(40)이 금속층으로 형성되는 경우, 그 아래에는 반도체 기판과 상기 층간 절연막(42)과 동일하거나 다른 층간 절연막이 순차적으로 형성되어 있을 수 있다. 상기 층간 절연막(42)은 복수개의 절연막으로 형성한다. 예를 들면, 상기 기판(40) 상에 제1 내지 제3 절연막(44, 46, 48)을 순차적으로 형성한다. 상기 제1 절연막(44)은 제1 산화막 또는 실리콘 나이트라이드막으로 형성하는 것이 바람직하고, 상기 제2 절연막(46)은 저 유전막으로 형성하는 것이 바람직하며, 상기 제3 절연막(48)은 제2 산화막으로 형성하는 것이 바람직하다. 또한, 상기 층간 절연막은 저유전막 및 산화막이 순차적으로 형성된 복층으로 형성할 수도 있다. 이때, 상기 제1 산화막 또는 제2 산화막은 TEOS 또는 실란(SiH4)을 소오스 가스로 사용하는 화학 기상 증착(Chemical Vapor Deposition) 산화막으로 형성하거나 열산화막으로 형성하는 것이 바람직하다. 또한, 상기 제2 산화막은 500Å이상으로 형성하는 것이 바람직하다. 상기 저유전막은 실리콘 산화막에 메틸기(-CH3) 또는 에틸기(C2H5-) 등과 같은 탄소(C)를 포함하는 MSSQ(methyl silsesquioxane)막으로 형성하는 것이 바람직하다. 또한, 상기 저 유전막은 CVD막으로 형성하는 것이 바람직하다.
계속해서, 상기 층간 절연막(40) 상에 상기 제3 절연막(48)의 소정 영역을 노출시키는 감광막 패턴(50)을 형성한다. 상기 감광막 패턴(50)은 포토레지스트막 패턴이다. 상기 제3 절연막(48)의 노출된 영역(48a)은 콘택홀이 형성될 영역이다. 상기 감광막 패턴(50)을 식각 마스크로 사용하여 상기 층간 절연막(42)을 상기 기판(40)이 노출될 때 까지 식각한다. 상기 층간 절연막(42)은 건식식각 방식으로 식각하는 것이 바람직하다. 이때, 상기 건식식각용 가스는 식각과정에서 콘택홀의 측벽이 손상되는 것을 방지하기 위해 폴리머(polymer) 생성이 많은 가스를 사용하는 것이 바람직하다. 따라서, 상기 건식식각용 가스로써 C4F8, C2F6, C5F8, CH2F2, CHF3, CH3F, C3F8, C2F4 및 C3F6로 이루어진 군중 선택된 적어도 어느 하나와 같이 탄소/불소(C/F)비가 큰 불화 탄소가스를 사용하는 것이 바람직하다. 그리고 폴리머 양을 조절하기 어려울 경우, 그 양을 적절하게 조절하기 위하여 상기 선택된 식각가스에 CF4, HF, CO, O2, H2, Ar 및 N2로 이루어진 군중 선택된 적어도 어느 하나를 섞어 사 용할 수 있다. 예컨대, (1) 상기 선택된 어느 하나와 알곤가스 또는 질소 가스와 같은 불활성 가스를 포함하는 혼합 가스를 상기 건식 식각용 가스로 사용할 수 있고, (2) 상기 선택된 어느 하나와 일산화 탄소(CO) 또는 산소가스(O2)와 같이 산소를 포함하는 가스를 포함하는 혼합 가스를 사용할 수 있으며, (3) 상기(1) 및 (2)의 혼합 가스에 불산(HF)이나 불소가스(F2)와 같이 불소를 포함하는 기체를 섞은 혼합가스를 사용할 수 있다.
도 3을 참조하면, 상기 건식 식각에 의해 상기 층간 절연막(42)에 상기 기판(40)을 노출시키는 제1 홀(h1)이 형성된다.
상기 기판(40)이 금속층으로 형성되는 경우, 상기 층간 절연막(42)에 형성되는 상기 제1 홀(h1)은 비어(via)홀이지만, 이하 제1 콘택홀(h1)이라 칭한다.
상기 제1 콘택홀(h1)을 형성하기 위한 상기 건식 식각은 상기한 바와 같이 식각 과정에서 폴리머 생성이 많은 식각 가스를 사용하고, 폴리머 생성 양을 조절할 수 있는 가스를 부가적으로 사용하여 폴리머 생성 양을 적절하게 조절함으로써 상기 제1 콘택홀(h1)의 측벽이 홀 바깥으로 만곡(bow)되는 것을 방지할 수 있다.
그러나, 상기한 바와 같은 조건하에서 상기 건식 식각을 실시하더라도 도 3에 도시한 바와 같이 상기 제1 콘택홀(h1) 측벽, 즉 저유전막으로 형성된 상기 제2 절연막(46)의 측벽이 홀 바깥으로 만곡될 수 있다. 이때는 상기 제1 콘택홀(h1)에서 만곡부(C)를 제거하기 위한 후속 공정을 다음과 같이 실시한다. 상기 후속 공정에 따라 본 발명을 제1 및 제2 실시예로 구분하여 설명한다.
<제1 실시예>
구체적으로, 상기 제1 콘택홀(h1)을 형성한 다음, 그 결과물을 식각액이 담긴 식각조(bath)에 소정의 시간(예컨대 약 3초) 동안 담궈 습식식각한다. 상기 제1 콘택홀(h1) 측벽의 만곡부(C)는 제2 절연막(46) 측벽에 형성되어 있으므로, 상기 습식 식각에서 상기 제2 절연막(46)의 식각률은 낮게 하고 상기 제1 및 제3 절연막(44, 48)의 식각률은 높게 하는 것이 바람직하다. 이에 따라, 상기 습식 식각에서 상기 제2 절연막(46)에 대한 식각률은 낮은 대신 상기 제1 및 제3 절연막(44, 48)에 대한 식각률이 상기 제2 절연막(46)에 대한 식각율보다 높은 식각액을 사용하는 것이 바람직하다.
예컨대, 상기 제2 절연막(46)이 MSSQ층이고, 상기 제1 및 제3 절연막(44, 48)이 실리콘 산화막인 경우, 상기 식각액으로 희석된 불산(HF)을 사용하는 것이 바람직하다. 상기 희석된 불산에서 불산의 농도는 0.1%∼50%정도까지 허용되나 0.1%∼20%정도가 바람직하다.
상기 습식 식각에서 상기 제1 및 제3 절연막(44, 48)의 식각률은 상기 제2 절연막(46)에 비해 높으므로, 상기 제1 콘택홀(h1) 측벽에 형성된 상기 만곡부(C)가 제거된다. 이 결과, 도 4에 도시한 바와 같이, 측벽에 만곡부를 갖지 않은 양호한 프로화일(profile)을 갖는 제2 콘택홀(h2)이 상기 층간 절연막(42)에 형성된다.
이어서, 상기 감광막 패턴(50)을 에싱(ashing)하고 스트립(strip)하여 제거함으로써 도 5에 도시한 바와 같이 상기 층간 절연막(42)에 상기 기판(40)을 노출시키는 완전한 형태의 제2 콘택홀(h2)이 형성된다. 상기 감광막 패턴(50)의 에싱은 상기 층간 절연막(42)의 손상, 예컨대 측벽 만곡이나 유전율 상승과 같은 상기 제2 절연막(46)의 손상을 방지할 수 있는 조건하에서 실시하는 것이 바람직하다.
예컨대, 상기 감광막 패턴(50)의 에싱은 에싱가스에 의해 상기 층간 절연막(42)이 손상되는 것을 방지할 수 있을 정도로 상기 에싱 가스의 절대량을 작게 할 수 있는 압력, 예컨대 1-30밀리 토르(mtorr)정도의 압력과 상기 에싱 가스와 상기 층간 절연막(42)에 포함된 물질의 반응을 억제할 수 있을 정도로 낮은 온도(예컨대, 10℃이하)에서 실시하는 것이 바람직하다. 상기 에싱 가스 및 층간 절연막(42)에 포함된 물질은 각각 산소가스(O2) 및 탄소(C)이다.
한편, 상기 에싱가스로써 산소를 포함하지 않는 포밍 가스(forming gas) 혹은 상기 포밍가스에 사 불화 탄소(CF4)가 포함된 혼합가스를 사용할 수도 있다. 여기서, 상기 포밍가스는 질소가스(N2)와 수소가스(H2)로 이루어지는 혼합가스이다. 상기 포밍가스에서 질소가스 함량은 80%∼99%이다. 따라서, 상기 포밍가스의 대부분은 질소가스임을 알 수 있다.
계속해서, 도 6에 도시한 바와 같이, 상기 층간 절연막(42) 상에 상기 제2 콘택홀(h2)을 채우는 도전층(52)을 형성한다.
<제2 실시예>
도 3에 도시한 바와 같이, 감광막 패턴(50)을 식각마스크로 하여 층간 절연막(42)에 제1 콘택홀(h1)을 형성한 다음, 상기 감광막 패턴(50)을 먼저 제거하고, 상기 제1 콘택홀(h1) 측벽의 만곡부(C)를 제거하기 위한 후속 공정을 실시한다. 이 때, 상기 감광막 패턴(50)을 제거하기 위한 에싱 공정은 상기 제1 콘택홀(h1) 및 제1 콘택홀(h1)이 형성된 상기 층간 절연막(42)이 손상되는 것을 방지하면서 실시하는 것이 바람직하다. 상기 후속 공정은 제1 실시예에서 설명한 상기 제1 콘택홀(h1)의 만곡부(C)를 제거하기 위한 공정에 따라 진행하는 것이 바람직하다.
이상에서 설명한 저유전막, 예컨대 MSSQ막 가공 공정은 실리콘-산소-탄소-수소(Si-O-C-H)를 구성요소로 하여 구성되고 스핀 도포방식 또는 CVD방식으로 증착되는 모든 막질에 적용할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기 설명에 언급하지 않은 다양한 저유전막질에 본 발명의 기술적 사상을 적용할 수 있을 것이며 상기 층간 절연막(42)에 복수개의 저유전막이 서로 다른 층에 형성된 경우에도 본 발명의 기술적 사상을 적용할 수 있을 것이다.
상술한 바와 같이, 본 발명은 저유전막을 포함하는 층간 절연막에 콘택홀을 형성하기 위해, 폴리머 생성이 많은 식각가스를 사용하여 상기 층간 절연막에 콘택홀을 형성한 다음, 그 결과물을 습식식각하여 상기 콘택홀의 프로화일을 변형하되, 상기 층간 절연막을 구성하는 각 절연막의 식각 선택비를 고려한 식각액을 사용하여 습식식각한다. 이렇게 함으로써, 상기 콘택홀 측벽의 만곡된 부분이 제거되어 결과적으로 상기 층간 절연막에 측벽이 만곡되지 않은 양호한 프로화일을 갖는 콘 택홀이 형성된다. 따라서, 상기 콘택홀에 도전층을 채우는 공정에서 도전층의 스텝 커버리지 및 부착 문제를 모두 해소할 수 있고, 후속 공정의 안정을 도모할 수 있다.

Claims (3)

  1. 기판 상에 저유전막을 포함하는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 층간 절연막의 소정 영역을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 사용하여 상기 층간 절연막에 상기 기판을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀의 상기 저유전막의 측벽에서 만곡부를 제거하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  2. 제 1 항에 있어서, 상기 만곡부는 불산(HF)의 농도가 0.1%-50% 정도가 되도록 희석된 불산을 사용하여 상기 콘택홀이 형성된 결과물을 습식식각하여 제거하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  3. 제 1 항에 있어서, 상기 감광막 패턴은 산소의 절대량이 상기 층간 절연막에 손상을 주지 않을 정도로 낮은 1-30mtorr의 압력과 상기 층간 절연막에 포함된 물질과 상기 감광막 패턴을 제거하는데 사용되는 에싱가스의 반응을 억제할 수 있을 정도로 낮은 10℃이하의 온도에서 제거하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
KR1020000010383A 2000-03-02 2000-03-02 반도체 장치의 콘택홀 형성방법 KR100585082B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000010383A KR100585082B1 (ko) 2000-03-02 2000-03-02 반도체 장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000010383A KR100585082B1 (ko) 2000-03-02 2000-03-02 반도체 장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR20010086687A KR20010086687A (ko) 2001-09-15
KR100585082B1 true KR100585082B1 (ko) 2006-05-30

Family

ID=19651521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000010383A KR100585082B1 (ko) 2000-03-02 2000-03-02 반도체 장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100585082B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780616B1 (ko) * 2001-12-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101883327B1 (ko) 2012-03-28 2018-07-30 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
KR20010086687A (ko) 2001-09-15

Similar Documents

Publication Publication Date Title
US6890865B2 (en) Low k film application for interlevel dielectric and method of cleaning etched features
US7378343B2 (en) Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content
US20070042598A1 (en) Dielectric with sidewall passivating layer
US6007733A (en) Hard masking method for forming oxygen containing plasma etchable layer
US6019906A (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
US20070148965A1 (en) Method and composition for plasma etching of a self-aligned contact opening
JP4057972B2 (ja) 半導体装置の製造方法
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US20060128141A1 (en) Semiconductor device and method for fabricating the same
US6114253A (en) Via patterning for poly(arylene ether) used as an inter-metal dielectric
US6492276B1 (en) Hard masking method for forming residue free oxygen containing plasma etched layer
US6620741B1 (en) Method for controlling etch bias of carbon doped oxide films
KR100404479B1 (ko) 듀얼 다마신 배선 형성방법
US7192531B1 (en) In-situ plug fill
KR100585082B1 (ko) 반도체 장치의 콘택홀 형성방법
US7172965B2 (en) Method for manufacturing semiconductor device
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR19990057932A (ko) 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
KR19990009557A (ko) 배선 형성 방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH05206083A (ja) 半導体装置の製造方法
JP2000349151A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee