JPH10335592A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10335592A JPH10335592A JP14736697A JP14736697A JPH10335592A JP H10335592 A JPH10335592 A JP H10335592A JP 14736697 A JP14736697 A JP 14736697A JP 14736697 A JP14736697 A JP 14736697A JP H10335592 A JPH10335592 A JP H10335592A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous carbon
- semiconductor device
- manufacturing
- wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 寄生容量が少なく、高周波特性に優れたイン
ダクター等を少ない工程数で形成できる半導体装置の製
造方法を提供する。 【解決手段】 導電体１７の上面及び下面が絶縁膜１
１、１９に接しており、該導電体１７の相互間を中空と
する半導体装置の製造方法であって、該中空とする部分
にアモルファスカーボンを形成する工程と、該アモルフ
ァスカーボンの上に通気性のある絶縁膜１９を形成する
工程と、該アモルファスカーボンを酸素雰囲気中で熱処
理を行うことにより、該アモルファスカーボンを除去す
る工程と、を具備することを特徴とする。
ダクター等を少ない工程数で形成できる半導体装置の製
造方法を提供する。 【解決手段】 導電体１７の上面及び下面が絶縁膜１
１、１９に接しており、該導電体１７の相互間を中空と
する半導体装置の製造方法であって、該中空とする部分
にアモルファスカーボンを形成する工程と、該アモルフ
ァスカーボンの上に通気性のある絶縁膜１９を形成する
工程と、該アモルファスカーボンを酸素雰囲気中で熱処
理を行うことにより、該アモルファスカーボンを除去す
る工程と、を具備することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、インダクター、薄
膜インダクター、薄膜磁気ヘッドコイル等の電子部品、
基板上にインダクターを有する半導体装置の製造方法に
関する。特には、寄生容量が少なく、高周波特性に優れ
たインダクター等を少ない工程数で形成できる半導体装
置の製造方法に関する。
膜インダクター、薄膜磁気ヘッドコイル等の電子部品、
基板上にインダクターを有する半導体装置の製造方法に
関する。特には、寄生容量が少なく、高周波特性に優れ
たインダクター等を少ない工程数で形成できる半導体装
置の製造方法に関する。
【０００２】
【従来の技術】現在、インダクターは、電子回路技術的
に受動素子として多く使われている。また、最近では、
半導体基板上に形成した多層配線を利用してインダクタ
ーを構成し、ＯｎＣhip 化する例が報告されている。た
だし、半導体チップ上に形成した場合は、限られたスペ
ースにおいてレイアウト（Ｌayout ）する必要性から、
寄生容量や直列抵抗を抑制することは困難で、高周波領
域において特性の低下が生じることが多かった。
に受動素子として多く使われている。また、最近では、
半導体基板上に形成した多層配線を利用してインダクタ
ーを構成し、ＯｎＣhip 化する例が報告されている。た
だし、半導体チップ上に形成した場合は、限られたスペ
ースにおいてレイアウト（Ｌayout ）する必要性から、
寄生容量や直列抵抗を抑制することは困難で、高周波領
域において特性の低下が生じることが多かった。
【０００３】この問題を解決するために、配線間、層
間、対基板間の寄生容量を低減する方法が報告されてい
る。しかし、この方法では、プロセスステップ数の大幅
な増加やデバイス構造の大幅な変更が必要となり、多く
の種類の半導体デバイスに適用するのは困難であった。
間、対基板間の寄生容量を低減する方法が報告されてい
る。しかし、この方法では、プロセスステップ数の大幅
な増加やデバイス構造の大幅な変更が必要となり、多く
の種類の半導体デバイスに適用するのは困難であった。
【０００４】
【発明が解決しようとする課題】上述したように従来の
半導体装置の製造方法では、半導体チップ上にインダク
ターを形成する場合、配線間、層間、対基板間の寄生容
量を低減する方法を用いると、プロセスステップ数が大
幅に増加してしまうという問題がある。
半導体装置の製造方法では、半導体チップ上にインダク
ターを形成する場合、配線間、層間、対基板間の寄生容
量を低減する方法を用いると、プロセスステップ数が大
幅に増加してしまうという問題がある。
【０００５】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、寄生容量が少なく、高周
波特性に優れたインダクター等を少ない工程数で形成で
きる半導体装置の製造方法を提供することにある。
れたものであり、その目的は、寄生容量が少なく、高周
波特性に優れたインダクター等を少ない工程数で形成で
きる半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第１態様に係る半導体装置の製造方法は、
導電体の上面及び下面が絶縁膜に接しており、該導電体
の相互間を中空とする半導体装置の製造方法であって、
該中空とする部分にアモルファスカーボンを形成する工
程と、該アモルファスカーボンの上に通気性のある絶縁
膜を形成する工程と、該アモルファスカーボンを酸素雰
囲気中で熱処理を行うことにより、該アモルファスカー
ボンを除去する工程と、を具備することを特徴とする。
また、上記アモルファスカーボンを形成する工程の該ア
モルファスカーボンの形成方法が、スパッタによるもの
であることが好ましい。また、上記通気性のある絶縁膜
がスパッタにより堆積したシリコン酸化膜であることが
好ましい。また、上記導電体がインダクターを構成する
ものであることが好ましい。
め、本発明の第１態様に係る半導体装置の製造方法は、
導電体の上面及び下面が絶縁膜に接しており、該導電体
の相互間を中空とする半導体装置の製造方法であって、
該中空とする部分にアモルファスカーボンを形成する工
程と、該アモルファスカーボンの上に通気性のある絶縁
膜を形成する工程と、該アモルファスカーボンを酸素雰
囲気中で熱処理を行うことにより、該アモルファスカー
ボンを除去する工程と、を具備することを特徴とする。
また、上記アモルファスカーボンを形成する工程の該ア
モルファスカーボンの形成方法が、スパッタによるもの
であることが好ましい。また、上記通気性のある絶縁膜
がスパッタにより堆積したシリコン酸化膜であることが
好ましい。また、上記導電体がインダクターを構成する
ものであることが好ましい。
【０００７】第１態様に係る半導体装置の製造方法で
は、導電体の相互間にアモルファスカーボンを形成し、
このアモルファスカーボンを酸素雰囲気中で熱処理する
ことにより、アモルファスカーボンを酸素と反応させ、
二酸化炭素としてガス化し、その結果、アモルファスカ
ーボンを導電体の相互間から除去する。これにより、導
電体の相互間を空気（Ａir）によって絶縁した半導体装
置を形成できる。このように誘電体が空気の場合は、例
えば絶縁材をＳｉＯ2 にした場合に比べて比誘電率が約
１／４となる。したがって、寄生容量も非常に低い値と
することができ、寄生容量の少ない高周波特性に優れた
高性能のインダクター等を少ない工程数で形成できる。
は、導電体の相互間にアモルファスカーボンを形成し、
このアモルファスカーボンを酸素雰囲気中で熱処理する
ことにより、アモルファスカーボンを酸素と反応させ、
二酸化炭素としてガス化し、その結果、アモルファスカ
ーボンを導電体の相互間から除去する。これにより、導
電体の相互間を空気（Ａir）によって絶縁した半導体装
置を形成できる。このように誘電体が空気の場合は、例
えば絶縁材をＳｉＯ2 にした場合に比べて比誘電率が約
１／４となる。したがって、寄生容量も非常に低い値と
することができ、寄生容量の少ない高周波特性に優れた
高性能のインダクター等を少ない工程数で形成できる。
【０００８】本発明の第２態様に係る半導体装置の製造
方法は、上面及び下面が絶縁膜に接し且つ相互間を中空
とする第１の導電層と、上面及び下面が絶縁膜に接し且
つ相互間を中空とする第２の導電層と、該第１及び第２
の導電層を接続する接続部とを含む半導体装置の製造方
法であって、該中空とする部分にアモルファスカーボン
を形成する工程と、該アモルファスカーボンの上に通気
性のある絶縁膜を形成する工程と、該アモルファスカー
ボンを酸素雰囲気中で熱処理を行うことにより、該アモ
ルファスカーボンを除去する工程と、を具備することを
特徴とする。また、上記アモルファスカーボンを形成す
る工程の該アモルファスカーボンの形成方法が、スパッ
タによるものであることが好ましい。また、上記通気性
のある絶縁膜がスパッタにより堆積したシリコン酸化膜
であることが好ましい。また、上記第１及び第２の導電
層がインダクターを構成するものであることが好まし
い。
方法は、上面及び下面が絶縁膜に接し且つ相互間を中空
とする第１の導電層と、上面及び下面が絶縁膜に接し且
つ相互間を中空とする第２の導電層と、該第１及び第２
の導電層を接続する接続部とを含む半導体装置の製造方
法であって、該中空とする部分にアモルファスカーボン
を形成する工程と、該アモルファスカーボンの上に通気
性のある絶縁膜を形成する工程と、該アモルファスカー
ボンを酸素雰囲気中で熱処理を行うことにより、該アモ
ルファスカーボンを除去する工程と、を具備することを
特徴とする。また、上記アモルファスカーボンを形成す
る工程の該アモルファスカーボンの形成方法が、スパッ
タによるものであることが好ましい。また、上記通気性
のある絶縁膜がスパッタにより堆積したシリコン酸化膜
であることが好ましい。また、上記第１及び第２の導電
層がインダクターを構成するものであることが好まし
い。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１〜図６は、本発明の第１の実
施の形態による半導体装置の製造方法を示す断面図であ
り、図７は、この方法で製造された単層の配線にてイン
ダクターを構成したものを示す平面図である。
施の形態を説明する。図１〜図６は、本発明の第１の実
施の形態による半導体装置の製造方法を示す断面図であ
り、図７は、この方法で製造された単層の配線にてイン
ダクターを構成したものを示す平面図である。
【００１０】先ず、図１に示すように、絶縁膜１１の上
にはスパッタ（Ｓputter）により厚さが５００nm〜１．
５μm 程度のスペーサー（Ｓpacer ）としてのアモルフ
ァスカーボン膜１３が堆積される。尚、絶縁膜１１は、
図示せぬ半導体基板の上に形成されている。
にはスパッタ（Ｓputter）により厚さが５００nm〜１．
５μm 程度のスペーサー（Ｓpacer ）としてのアモルフ
ァスカーボン膜１３が堆積される。尚、絶縁膜１１は、
図示せぬ半導体基板の上に形成されている。
【００１１】この後、図２に示すように、アモルファス
カーボン膜１３には、フォトリソとＤryＥtching技術に
よりインダクターとなる配線部分にコイル状の溝１５が
形成される。この溝１５の平面形状は図７に示す配線
（Ｍetal、導電体）１７の平面形状と同様である。
カーボン膜１３には、フォトリソとＤryＥtching技術に
よりインダクターとなる配線部分にコイル状の溝１５が
形成される。この溝１５の平面形状は図７に示す配線
（Ｍetal、導電体）１７の平面形状と同様である。
【００１２】次に、図３に示すように、コイル状の溝１
５内及びアモルファスカーボン膜１３上には、Ｓputter
あるいはＣＶＤ(Chemical Vapor Deposition）法などに
よりＡｌ、Ａｌ合金、Ｃｕ、Ｗなどの配線材（Ｍetal）
１７が堆積される。
５内及びアモルファスカーボン膜１３上には、Ｓputter
あるいはＣＶＤ(Chemical Vapor Deposition）法などに
よりＡｌ、Ａｌ合金、Ｃｕ、Ｗなどの配線材（Ｍetal）
１７が堆積される。
【００１３】この後、図４に示すように、この配線材１
７にＤryＥtch などによるＥtch Ｂack あるいはＣＭＰ
（Chemical Mechanical Polishing ）などを行うことに
より、アモルファスカーボン膜１３上の配線材１７が除
去され、上記コイル状の溝１５内のみに配線材１７が残
される。これにより、絶縁膜１１の上には、図７に示す
コイル状の配線（Ｍetal）１７が形成される。
７にＤryＥtch などによるＥtch Ｂack あるいはＣＭＰ
（Chemical Mechanical Polishing ）などを行うことに
より、アモルファスカーボン膜１３上の配線材１７が除
去され、上記コイル状の溝１５内のみに配線材１７が残
される。これにより、絶縁膜１１の上には、図７に示す
コイル状の配線（Ｍetal）１７が形成される。
【００１４】次に、図５に示すように、配線材１７及び
アモルファスカーボン膜１３の上には、例えばＳputter
により厚さが５０〜３００nm程度の通気性を有するＳｉ
Ｏ2からなる絶縁膜１９が堆積される。
アモルファスカーボン膜１３の上には、例えばＳputter
により厚さが５０〜３００nm程度の通気性を有するＳｉ
Ｏ2からなる絶縁膜１９が堆積される。
【００１５】この後、図６に示すように、配線材１７は
３５０℃〜５００℃程度の酸素雰囲気中に放置される。
これにより、アモルファスカーボン膜１３は通気性のあ
る絶縁膜１９を通過した酸素（Ｏ2 ）と反応し、二酸化
炭素（ＣＯ2 ）となってガス化する。その結果、アモル
ファスカーボン膜１３は配線材１７の相互間から取り除
かれる。これにより、空気（Ａir）が配線材１７の相互
間を絶縁する絶縁材となる。また、コイル状に形成され
た配線（Ｍetal）１７を上方から見た場合の形状が図７
に示されている。この配線１７のコイルの中心１７ａか
ら引き出しを多層配線技術を用いた他の配線によって形
成すれば、インダクターを形成できる。
３５０℃〜５００℃程度の酸素雰囲気中に放置される。
これにより、アモルファスカーボン膜１３は通気性のあ
る絶縁膜１９を通過した酸素（Ｏ2 ）と反応し、二酸化
炭素（ＣＯ2 ）となってガス化する。その結果、アモル
ファスカーボン膜１３は配線材１７の相互間から取り除
かれる。これにより、空気（Ａir）が配線材１７の相互
間を絶縁する絶縁材となる。また、コイル状に形成され
た配線（Ｍetal）１７を上方から見た場合の形状が図７
に示されている。この配線１７のコイルの中心１７ａか
ら引き出しを多層配線技術を用いた他の配線によって形
成すれば、インダクターを形成できる。
【００１６】上記第１の実施の形態によれば、配線（Ｍ
etal）１７でインダクターを形成し、配線１７の相互間
にアモルファスカーボン膜１３を形成し、このアモルフ
ァスカーボン膜１３を３５０℃〜５００℃程度の酸素雰
囲気中に放置することにより、アモルファスカーボン膜
１３を酸素と反応させ、二酸化炭素としてガス化し、そ
の結果、アモルファスカーボン膜１３を配線１７の相互
間から取り除く。これにより、配線１７の相互間を空気
（Ａir）によって絶縁している。このように誘電体が空
気の場合は、例えば絶縁材をＳｉＯ2 にした場合に比べ
て比誘電率が約１／４となる。したがって、寄生容量も
非常に低い値とすることができ、寄生容量の少ない高周
波特性に優れた高性能のインダクターを得ることができ
る。また、工程数も少なくでき、高歩留まりの実現も容
易である。
etal）１７でインダクターを形成し、配線１７の相互間
にアモルファスカーボン膜１３を形成し、このアモルフ
ァスカーボン膜１３を３５０℃〜５００℃程度の酸素雰
囲気中に放置することにより、アモルファスカーボン膜
１３を酸素と反応させ、二酸化炭素としてガス化し、そ
の結果、アモルファスカーボン膜１３を配線１７の相互
間から取り除く。これにより、配線１７の相互間を空気
（Ａir）によって絶縁している。このように誘電体が空
気の場合は、例えば絶縁材をＳｉＯ2 にした場合に比べ
て比誘電率が約１／４となる。したがって、寄生容量も
非常に低い値とすることができ、寄生容量の少ない高周
波特性に優れた高性能のインダクターを得ることができ
る。また、工程数も少なくでき、高歩留まりの実現も容
易である。
【００１７】また、上記半導体装置の製造方法では、基
板上に周辺回路を先に形成しておき、その後に上記イン
ダクターを同一基板上に形成することも可能であり、ひ
いては、Ｃhip のＬowＣost 化、Ｃhip 面積の縮小化を
図ることができ、高密度、高集積、高信頼性で高歩留ま
りの素子を含む半導体装置の製造を実現でき、高性能、
高密度、高集積、高信頼性のＬＳＩデバイスの製造を実
現できる。
板上に周辺回路を先に形成しておき、その後に上記イン
ダクターを同一基板上に形成することも可能であり、ひ
いては、Ｃhip のＬowＣost 化、Ｃhip 面積の縮小化を
図ることができ、高密度、高集積、高信頼性で高歩留ま
りの素子を含む半導体装置の製造を実現でき、高性能、
高密度、高集積、高信頼性のＬＳＩデバイスの製造を実
現できる。
【００１８】図８〜図１２は、本発明の第２の実施の形
態による半導体装置の製造方法を示すものであって、多
層配線によってインダクターを形成した例を示す断面図
である。図１３は、この方法で製造された多層配線を用
いたインダクターを構成したものを示す平面図である。
態による半導体装置の製造方法を示すものであって、多
層配線によってインダクターを形成した例を示す断面図
である。図１３は、この方法で製造された多層配線を用
いたインダクターを構成したものを示す平面図である。
【００１９】先ず、図８に示すように、半導体基板（シ
リコン基板）３１の上には厚さが２００nm〜１．５μm
程度の絶縁膜３３が形成される。
リコン基板）３１の上には厚さが２００nm〜１．５μm
程度の絶縁膜３３が形成される。
【００２０】この後、この絶縁膜３３の上にはＳputter
により厚さが５００nm〜１．５μm程度のＳpacer とし
ての図示せぬ第１のアモルファスカーボン膜が堆積され
る。次に、この第１のアモルファスカーボン膜には、フ
ォトリソとＤryＥtching技術により第１の配線（Ｍetal
-1、導電体）３５が埋め込まれる部分に配線溝が形成さ
れる。この配線溝の平面形状は図１３に示す第１の配線
（Ｍetal-1）３５の平面形状と同様である。
により厚さが５００nm〜１．５μm程度のＳpacer とし
ての図示せぬ第１のアモルファスカーボン膜が堆積され
る。次に、この第１のアモルファスカーボン膜には、フ
ォトリソとＤryＥtching技術により第１の配線（Ｍetal
-1、導電体）３５が埋め込まれる部分に配線溝が形成さ
れる。この配線溝の平面形状は図１３に示す第１の配線
（Ｍetal-1）３５の平面形状と同様である。
【００２１】次に、この溝内及び第１のアモルファスカ
ーボン膜上には、ＳputterあるいはＣＶＤ法などにより
Ａｌ、Ａｌ合金、Ｃｕ、Ｗなどの配線材（Ｍetal-1）３
５が堆積される。
ーボン膜上には、ＳputterあるいはＣＶＤ法などにより
Ａｌ、Ａｌ合金、Ｃｕ、Ｗなどの配線材（Ｍetal-1）３
５が堆積される。
【００２２】この後、この配線材３５にＤryＥtch など
によるＥtch Ｂack あるいはＣＭＰなどを行うことによ
り、第１のアモルファスカーボン膜上の配線材３５が除
去され、上記溝内のみに配線材３５が残される。
によるＥtch Ｂack あるいはＣＭＰなどを行うことによ
り、第１のアモルファスカーボン膜上の配線材３５が除
去され、上記溝内のみに配線材３５が残される。
【００２３】次に、配線材３５及び第１のアモルファス
カーボン膜の上には、例えばＳputterにより厚さが５０
〜３００nm程度の通気性を有するＳｉＯ2 からなる絶縁
膜３７が堆積される。
カーボン膜の上には、例えばＳputterにより厚さが５０
〜３００nm程度の通気性を有するＳｉＯ2 からなる絶縁
膜３７が堆積される。
【００２４】この後、配線材３５は３５０℃〜５００℃
程度の酸素雰囲気中に放置される。これにより、第１の
アモルファスカーボン膜は通気性のある絶縁膜３７を通
過した酸素（Ｏ2 ）と反応し、二酸化炭素（ＣＯ2 ）と
なってガス化する。その結果、第１のアモルファスカー
ボン膜は配線材３５の相互間から取り除かれる。これに
より、空気（Ａir）が第１の配線３５の相互間を絶縁す
る絶縁材となる。このようにして絶縁膜３３の上には、
図１３に示す平面形状を有する第１の配線（Ｍetal-1）
３５が形成される。
程度の酸素雰囲気中に放置される。これにより、第１の
アモルファスカーボン膜は通気性のある絶縁膜３７を通
過した酸素（Ｏ2 ）と反応し、二酸化炭素（ＣＯ2 ）と
なってガス化する。その結果、第１のアモルファスカー
ボン膜は配線材３５の相互間から取り除かれる。これに
より、空気（Ａir）が第１の配線３５の相互間を絶縁す
る絶縁材となる。このようにして絶縁膜３３の上には、
図１３に示す平面形状を有する第１の配線（Ｍetal-1）
３５が形成される。
【００２５】次に、図９に示すように、絶縁膜３７の上
にはＳputterにより厚さが５００nm〜１．５μm 程度の
第２のアモルファスカーボン膜３９が堆積され、このア
モルファスカーボン膜３９の上にはＳputterにより厚さ
が５０〜３００nm程度の通気性を有するＳｉＯ2 からな
る絶縁膜４１が堆積される。この後、この絶縁膜４１の
上にはＳputterにより厚さが５００nm〜１．５μm 程度
の第３のアモルファスカーボン膜４３が堆積される。
にはＳputterにより厚さが５００nm〜１．５μm 程度の
第２のアモルファスカーボン膜３９が堆積され、このア
モルファスカーボン膜３９の上にはＳputterにより厚さ
が５０〜３００nm程度の通気性を有するＳｉＯ2 からな
る絶縁膜４１が堆積される。この後、この絶縁膜４１の
上にはＳputterにより厚さが５００nm〜１．５μm 程度
の第３のアモルファスカーボン膜４３が堆積される。
【００２６】この後、図１０に示すように、第２のアモ
ルファスカーボン膜３９及び絶縁膜３７、４１にはＶia
Ｈole ３９ａが形成され、第３のアモルファスカーボン
膜４３には第２の配線（Ｍetal-2、導電体）４５が埋め
込まれる部分に配線溝が形成される。この配線溝の平面
形状は図１３に示す第２の配線（Ｍetal-2）４５の平面
形状と同様である。
ルファスカーボン膜３９及び絶縁膜３７、４１にはＶia
Ｈole ３９ａが形成され、第３のアモルファスカーボン
膜４３には第２の配線（Ｍetal-2、導電体）４５が埋め
込まれる部分に配線溝が形成される。この配線溝の平面
形状は図１３に示す第２の配線（Ｍetal-2）４５の平面
形状と同様である。
【００２７】次に、ＶiaＨole ３９ａ内、配線溝内及び
第３のアモルファスカーボン膜４３上には、Ｓputterあ
るいはＣＶＤ法などによりＡｌ、Ａｌ合金、Ｃｕ、Ｗな
どの配線材が堆積される。次に、この配線材にＤryＥtc
h などによるＥtch Ｂack あるいはＣＭＰなどを行うこ
とにより、第３のアモルファスカーボン膜４３上の配線
材が除去され、配線溝内のみに配線材が残される。これ
により、第１の配線３５の上方には第２の配線４５が形
成され、第２の配線４５はＶiaＨole ３９ａに埋め込ま
れた配線材を介して第１の配線３５に電気的に接続され
る。
第３のアモルファスカーボン膜４３上には、Ｓputterあ
るいはＣＶＤ法などによりＡｌ、Ａｌ合金、Ｃｕ、Ｗな
どの配線材が堆積される。次に、この配線材にＤryＥtc
h などによるＥtch Ｂack あるいはＣＭＰなどを行うこ
とにより、第３のアモルファスカーボン膜４３上の配線
材が除去され、配線溝内のみに配線材が残される。これ
により、第１の配線３５の上方には第２の配線４５が形
成され、第２の配線４５はＶiaＨole ３９ａに埋め込ま
れた配線材を介して第１の配線３５に電気的に接続され
る。
【００２８】この後、図１１に示すように、第２の配線
４５及び第３のアモルファスカーボン膜４３の上にはＳ
putterにより厚さが５０nm〜３００nm程度の通気性のあ
るＳｉＯ2 からなる絶縁膜４７が堆積される。これによ
り、第２の配線４５の表面がＣapされる。
４５及び第３のアモルファスカーボン膜４３の上にはＳ
putterにより厚さが５０nm〜３００nm程度の通気性のあ
るＳｉＯ2 からなる絶縁膜４７が堆積される。これによ
り、第２の配線４５の表面がＣapされる。
【００２９】次に、図１２に示すように、第１、第２の
配線３５、４５は３５０℃〜５００℃程度の酸素雰囲気
中に放置される。これにより、第１〜第３のアモルファ
スカーボン膜３９、４３は通気性のある絶縁膜３７、４
１、４７を通過した酸素（Ｏ2 ）と反応し、二酸化炭素
（ＣＯ2 ）となってガス化する。その結果、第１〜第３
のアモルファスカーボン膜３９、４３は第１、第２の配
線３５、４５、ＶiaＨole 内の配線材それぞれの相互間
から取り除かれる。これにより、空気（Ａir）が配線３
５、４５の相互間／層間を絶縁する絶縁材となる。した
がって、図１３に示す多層配線を用いたインダクターを
形成できる。このように配線間／層間の絶縁材料を空気
とした場合は、例えば絶縁材をＳｉＯ2 にした場合に比
べて比誘電率が約１／４となる。よって、寄生容量も非
常に低い値となり、寄生容量の少ない、高周波特性に優
れたインダクターを得ることができる。
配線３５、４５は３５０℃〜５００℃程度の酸素雰囲気
中に放置される。これにより、第１〜第３のアモルファ
スカーボン膜３９、４３は通気性のある絶縁膜３７、４
１、４７を通過した酸素（Ｏ2 ）と反応し、二酸化炭素
（ＣＯ2 ）となってガス化する。その結果、第１〜第３
のアモルファスカーボン膜３９、４３は第１、第２の配
線３５、４５、ＶiaＨole 内の配線材それぞれの相互間
から取り除かれる。これにより、空気（Ａir）が配線３
５、４５の相互間／層間を絶縁する絶縁材となる。した
がって、図１３に示す多層配線を用いたインダクターを
形成できる。このように配線間／層間の絶縁材料を空気
とした場合は、例えば絶縁材をＳｉＯ2 にした場合に比
べて比誘電率が約１／４となる。よって、寄生容量も非
常に低い値となり、寄生容量の少ない、高周波特性に優
れたインダクターを得ることができる。
【００３０】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３１】さらに、上記製造方法を従来の半導体プロ
セスに組み合わせる場合は、配線工程のみを変更するこ
とで対応可能であるので、従来の半導体デバイスの構造
を大幅に変更する必要がなく、多くの半導体デバイスに
適用することが容易となる。したがって、上記製造方法
は従来の半導体プロセスと容易に組み合わせることがで
き、ＯｎＣhip にて高性能のインダクターを形成するこ
とが可能である。
セスに組み合わせる場合は、配線工程のみを変更するこ
とで対応可能であるので、従来の半導体デバイスの構造
を大幅に変更する必要がなく、多くの半導体デバイスに
適用することが容易となる。したがって、上記製造方法
は従来の半導体プロセスと容易に組み合わせることがで
き、ＯｎＣhip にて高性能のインダクターを形成するこ
とが可能である。
【００３２】図１４は、本発明の第３の実施の形態によ
る半導体装置の製造方法によって製造された多層配線を
用いたインダクターを構成したものを示す平面図であ
り、図１３と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
る半導体装置の製造方法によって製造された多層配線を
用いたインダクターを構成したものを示す平面図であ
り、図１３と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【００３３】図１４に示す半導体装置は図８〜図１２に
示す工程とほぼ同様の工程により製造することができ、
第３の実施の形態による製造方法は以下の点のみが異な
る。
示す工程とほぼ同様の工程により製造することができ、
第３の実施の形態による製造方法は以下の点のみが異な
る。
【００３４】第１のアモルファスカーボン膜には、図１
４に示す第１の配線（Ｍetal-1）３５の平面形状と同様
の形状からなる第１の配線３５を埋め込む配線溝が形成
される。
４に示す第１の配線（Ｍetal-1）３５の平面形状と同様
の形状からなる第１の配線３５を埋め込む配線溝が形成
される。
【００３５】また、第３のアモルファスカーボン膜４３
には、図１３に示す第２の配線（Ｍetal-2）４５の平面
形状と同様の形状からなる第２の配線４５を埋め込む配
線溝が形成される。
には、図１３に示す第２の配線（Ｍetal-2）４５の平面
形状と同様の形状からなる第２の配線４５を埋め込む配
線溝が形成される。
【００３６】上記第３の実施の形態においても第２の実
施の形態と同様の効果を得ることができる。
施の形態と同様の効果を得ることができる。
【００３７】尚、上記第１〜第３の実施の形態では、本
発明の半導体装置の製造方法をインダクターの製造に用
いているが、本発明を他の電子部品の製造に用いること
も可能であり、例えば薄膜インダクター、薄膜磁気ヘッ
ドコイル等に用いることも可能である。
発明の半導体装置の製造方法をインダクターの製造に用
いているが、本発明を他の電子部品の製造に用いること
も可能であり、例えば薄膜インダクター、薄膜磁気ヘッ
ドコイル等に用いることも可能である。
【００３８】また、当然のことながら、本発明は上記実
施の形態に示した素子又は半導体装置に限定されるもの
ではない。
施の形態に示した素子又は半導体装置に限定されるもの
ではない。
【００３９】
【発明の効果】以上説明したように本発明によれば、導
電体の相互間にアモルファスカーボンを形成し、該アモ
ルファスカーボンを酸素雰囲気中で熱処理を行うことに
より、該アモルファスカーボンを除去する。したがっ
て、寄生容量が少なく、高周波特性に優れたインダクタ
ー等を少ない工程数で形成することができる。
電体の相互間にアモルファスカーボンを形成し、該アモ
ルファスカーボンを酸素雰囲気中で熱処理を行うことに
より、該アモルファスカーボンを除去する。したがっ
て、寄生容量が少なく、高周波特性に優れたインダクタ
ー等を少ない工程数で形成することができる。
【図１】本発明の第１の実施の形態による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図２】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図１の次の工程を示す断面
図である。
製造方法を示すものであり、図１の次の工程を示す断面
図である。
【図３】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図２の次の工程を示す断面
図である。
製造方法を示すものであり、図２の次の工程を示す断面
図である。
【図４】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図３の次の工程を示す断面
図である。
製造方法を示すものであり、図３の次の工程を示す断面
図である。
【図５】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図４の次の工程を示す断面
図である。
製造方法を示すものであり、図４の次の工程を示す断面
図である。
【図６】本発明の第１の実施の形態による半導体装置の
製造方法を示すものであり、図５の次の工程を示す断面
図である。
製造方法を示すものであり、図５の次の工程を示す断面
図である。
【図７】第１の実施の形態による半導体装置の製造方法
で製造された単層の配線にてインダクターを構成したも
のを示す平面図である。
で製造された単層の配線にてインダクターを構成したも
のを示す平面図である。
【図８】本発明の第２の実施の形態による半導体装置の
製造方法を示す断面図である。
製造方法を示す断面図である。
【図９】本発明の第２の実施の形態による半導体装置の
製造方法を示すものであり、図８の次の工程を示す断面
図である。
製造方法を示すものであり、図８の次の工程を示す断面
図である。
【図１０】本発明の第２の実施の形態による半導体装置
の製造方法を示すものであり、図９の次の工程を示す断
面図である。
の製造方法を示すものであり、図９の次の工程を示す断
面図である。
【図１１】本発明の第２の実施の形態による半導体装置
の製造方法を示すものであり、図１０の次の工程を示す
断面図である。
の製造方法を示すものであり、図１０の次の工程を示す
断面図である。
【図１２】本発明の第２の実施の形態による半導体装置
の製造方法を示すものであり、図１１の次の工程を示す
断面図である。
の製造方法を示すものであり、図１１の次の工程を示す
断面図である。
【図１３】本発明の第２の実施の形態による半導体装置
の製造方法で製造された多層配線を用いたインダクター
を構成したものを示す平面図である。
の製造方法で製造された多層配線を用いたインダクター
を構成したものを示す平面図である。
【図１４】本発明の第３の実施の形態による半導体装置
の製造方法で製造された多層配線を用いたインダクター
を構成したものを示す平面図である。
の製造方法で製造された多層配線を用いたインダクター
を構成したものを示す平面図である。
１１…絶縁膜、１３…アモルファスカーボン膜、１５…
コイル状の溝、１７ａ…コイルの中心、１７…配線（Ｍ
etal、導電体）、１９…絶縁膜（ＳｉＯ2 ）、３１…半
導体基板（シリコン基板）、３３…絶縁膜、３５…第１
の配線（Ｍetal-1、導電体）、３７…絶縁膜（ＳｉＯ
2 ）、３９…第２のアモルファスカーボン膜、３９ａ…
ＶiaＨole 、４１…絶縁膜（ＳｉＯ2 ）、４３…第３の
アモルファスカーボン膜、４５…第２の配線（Ｍetal-
2、導電体）、４７…絶縁膜（ＳｉＯ2 ）。
コイル状の溝、１７ａ…コイルの中心、１７…配線（Ｍ
etal、導電体）、１９…絶縁膜（ＳｉＯ2 ）、３１…半
導体基板（シリコン基板）、３３…絶縁膜、３５…第１
の配線（Ｍetal-1、導電体）、３７…絶縁膜（ＳｉＯ
2 ）、３９…第２のアモルファスカーボン膜、３９ａ…
ＶiaＨole 、４１…絶縁膜（ＳｉＯ2 ）、４３…第３の
アモルファスカーボン膜、４５…第２の配線（Ｍetal-
2、導電体）、４７…絶縁膜（ＳｉＯ2 ）。
Claims (8)
- 【請求項１】 導電体の上面及び下面が絶縁膜に接して
おり、該導電体の相互間を中空とする半導体装置の製造
方法であって、 該中空とする部分にアモルファスカーボンを形成する工
程と、 該アモルファスカーボンの上に通気性のある絶縁膜を形
成する工程と、 該アモルファスカーボンを酸素雰囲気中で熱処理を行う
ことにより、該アモルファスカーボンを除去する工程
と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 上記アモルファスカーボンを形成する工
程の該アモルファスカーボンの形成方法が、スパッタに
よるものであることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項３】 上記通気性のある絶縁膜がスパッタによ
り堆積したシリコン酸化膜であることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項４】 上記導電体がインダクターを構成するこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項５】 上面及び下面が絶縁膜に接し且つ相互間
を中空とする第１の導電層と、上面及び下面が絶縁膜に
接し且つ相互間を中空とする第２の導電層と、該第１及
び第２の導電層を接続する接続部とを含む半導体装置の
製造方法であって、 該中空とする部分にアモルファスカーボンを形成する工
程と、 該アモルファスカーボンの上に通気性のある絶縁膜を形
成する工程と、 該アモルファスカーボンを酸素雰囲気中で熱処理を行う
ことにより、該アモルファスカーボンを除去する工程
と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項６】 上記アモルファスカーボンを形成する工
程の該アモルファスカーボンの形成方法が、スパッタに
よるものであることを特徴とする請求項５記載の半導体
装置の製造方法。 - 【請求項７】 上記通気性のある絶縁膜がスパッタによ
り堆積したシリコン酸化膜であることを特徴とする請求
項５記載の半導体装置の製造方法。 - 【請求項８】 上記第１及び第２の導電層がインダクタ
ーを構成することを特徴とする請求項５記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14736697A JPH10335592A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14736697A JPH10335592A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335592A true JPH10335592A (ja) | 1998-12-18 |
Family
ID=15428601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14736697A Pending JPH10335592A (ja) | 1997-06-05 | 1997-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335592A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298023A (ja) * | 2000-01-18 | 2001-10-26 | Applied Materials Inc | 非常に低い誘電率プラズマ強化ｃｖｄ膜 |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| KR100348250B1 (ko) * | 1999-10-11 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자의 제조 방법 |
| US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| JP2006269537A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2007128938A (ja) * | 2005-11-01 | 2007-05-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7332395B2 (en) | 2004-11-09 | 2008-02-19 | Elpida Memory Inc. | Method of manufacturing a capacitor |
| EP2061114A1 (fr) * | 2007-11-13 | 2009-05-20 | Commissariat à l'Energie Atomique | Pile à combustible comportant une pluralité de cellules élémentaires connectées en série par les collecteurs de courant |
-
1997
- 1997-06-05 JP JP14736697A patent/JPH10335592A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6849923B2 (en) | 1999-03-12 | 2005-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| US7169697B2 (en) | 1999-03-12 | 2007-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
| KR100348250B1 (ko) * | 1999-10-11 | 2002-08-09 | 엘지전자 주식회사 | 마이크로 수동소자의 제조 방법 |
| KR100319170B1 (ko) * | 1999-12-30 | 2001-12-29 | 박종섭 | 반도체소자의 캐패시터 형성방법 |
| JP2001298023A (ja) * | 2000-01-18 | 2001-10-26 | Applied Materials Inc | 非常に低い誘電率プラズマ強化ｃｖｄ膜 |
| US7332395B2 (en) | 2004-11-09 | 2008-02-19 | Elpida Memory Inc. | Method of manufacturing a capacitor |
| US7884474B2 (en) | 2005-03-22 | 2011-02-08 | Kabushiki Kaisha Toshiba | Method for fabricating semiconductor device and semiconductor device |
| JP2006269537A (ja) * | 2005-03-22 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP4679193B2 (ja) * | 2005-03-22 | 2011-04-27 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP2007128938A (ja) * | 2005-11-01 | 2007-05-24 | Elpida Memory Inc | 半導体装置の製造方法 |
| US7767569B2 (en) | 2005-11-01 | 2010-08-03 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
| JP4543392B2 (ja) * | 2005-11-01 | 2010-09-15 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7858262B2 (en) | 2007-11-13 | 2010-12-28 | Commissariat à l'Energie Atomique | Fuel cell comprising a plurality of individual cells connected in series by current collectors |
| JP2009123703A (ja) * | 2007-11-13 | 2009-06-04 | Commissariat A L'energie Atomique | カレント・コレクタによって直列に接続された複数の個別セルを含む燃料セル |
| EP2061114A1 (fr) * | 2007-11-13 | 2009-05-20 | Commissariat à l'Energie Atomique | Pile à combustible comportant une pluralité de cellules élémentaires connectées en série par les collecteurs de courant |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6057226A (en) | Air gap based low dielectric constant interconnect structure and method of making same | |
| JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
| US7378692B2 (en) | Integrated electronic circuit comprising superposed components | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| JP2004152796A (ja) | 半導体装置及びその製造方法 | |
| US5432128A (en) | Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| US20040087082A1 (en) | Mim capacitor and manufacturing method thereor | |
| US6979644B2 (en) | Method of manufacturing electronic circuit component | |
| JPH10335592A (ja) | 半導体装置の製造方法 | |
| EP0757846A1 (en) | Electronic component comprising a thin-film structure with passive elements | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| KR100261826B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100679257B1 (ko) | 매립형 커패시터의 제조방법 | |
| JPH11145386A (ja) | インダクタ素子およびその製造方法 | |
| JP3974537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003060082A5 (ja) | ||
| JP2001244420A (ja) | 多孔性酸化シリコン層を用いて形成した超高周波用素子及びその形成方法 | |
| JP2001351971A (ja) | 半導体装置及びその製造方法 | |
| JP2707017B2 (ja) | 容量素子 | |
| JPH04188850A (ja) | コンタクトホール及びその製造方法 | |
| JP2570992B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2003243500A (ja) | 半導体集積回路装置 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP2000114261A (ja) | 半導体装置とその製造方法 |